JPH05218328A - Ｎａｎｄ型マスクｒｏｍ - Google Patents
Ｎａｎｄ型マスクｒｏｍInfo
- Publication number
- JPH05218328A JPH05218328A JP29136092A JP29136092A JPH05218328A JP H05218328 A JPH05218328 A JP H05218328A JP 29136092 A JP29136092 A JP 29136092A JP 29136092 A JP29136092 A JP 29136092A JP H05218328 A JPH05218328 A JP H05218328A
- Authority
- JP
- Japan
- Prior art keywords
- string selection
- type
- selection transistor
- transistor
- string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
- G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】ストリング選択トランジスタやセルトランジス
タがサブミクロン級であっても正確に読出しを行えるＮ
ＡＮＤ型マスクＲＯＭの提供。 【構成】ストリング選択ライン４２、４３の幅によって
規定されるエンハンスメント形チャネルのストリング選
択トランジスタのチャネル長を、他のトランジスタより
長くなるようレイアウトしてなる。その拡張されるチャ
ネル長は、Ｖｃｃ以上の高いドレイン電圧が印加されて
もパンチスルーが発生しない程度にする。これにより、
選択されないストリングの漏洩電流を抑制でき、したが
ってメモリ装置の誤動作を防止できるようになる。
タがサブミクロン級であっても正確に読出しを行えるＮ
ＡＮＤ型マスクＲＯＭの提供。 【構成】ストリング選択ライン４２、４３の幅によって
規定されるエンハンスメント形チャネルのストリング選
択トランジスタのチャネル長を、他のトランジスタより
長くなるようレイアウトしてなる。その拡張されるチャ
ネル長は、Ｖｃｃ以上の高いドレイン電圧が印加されて
もパンチスルーが発生しない程度にする。これにより、
選択されないストリングの漏洩電流を抑制でき、したが
ってメモリ装置の誤動作を防止できるようになる。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置に関
し、特にＮＡＮＤ型マスクプログラム可能なリードオン
リメモリ（マスクＲＯＭ）に関するものである。
し、特にＮＡＮＤ型マスクプログラム可能なリードオン
リメモリ（マスクＲＯＭ）に関するものである。
【０００２】
【従来の技術】一般に、ＮＡＮＤ型マスクＲＯＭは、多
数のデプレッション形トランジスタと多数のエンハンス
メント形トランジスタとが拡散層を通じて直列接続され
た構造を有する。そしてビットラインと接地電圧端との
間に直列に接続された１グループのセルは１ストリング
(string)と定義される。尚、デプレッション形トランジ
スタは副次的生成物であって、機能的には単純な接続線
である。
数のデプレッション形トランジスタと多数のエンハンス
メント形トランジスタとが拡散層を通じて直列接続され
た構造を有する。そしてビットラインと接地電圧端との
間に直列に接続された１グループのセルは１ストリング
(string)と定義される。尚、デプレッション形トランジ
スタは副次的生成物であって、機能的には単純な接続線
である。
【０００３】図２はＮＡＮＤ型マスクＲＯＭの部分等価
回路図で、１本のビットラインＢ／Ｌに接続された２本
のストリングを示す。１本のストリングは、同図に示す
ように、ビットラインから直列接続された第１ストリン
グ選択トランジスタ１（２）及び第２ストリング選択ト
ランジスタ３（４）と、該ストリング選択トランジスタ
のソース側と接地電圧端（ＧＮＤ）との間に直列接続さ
れてメモリセルとして動作するｎ個のＭＯＳトランジス
タ５、…、７、９（６、…、８、１０）とから構成され
ている。多数のストリングは平行列群を構成し、列と直
交する多数の行のうち、同じ行にあるストリング選択ト
ランジスタのゲートはストリング選択ライン１１あるい
は１２を共有し、同じ行にあるメモリセルのゲートはワ
ードライン１３、…、１４、１５のうちの１本を共有す
る。
回路図で、１本のビットラインＢ／Ｌに接続された２本
のストリングを示す。１本のストリングは、同図に示す
ように、ビットラインから直列接続された第１ストリン
グ選択トランジスタ１（２）及び第２ストリング選択ト
ランジスタ３（４）と、該ストリング選択トランジスタ
のソース側と接地電圧端（ＧＮＤ）との間に直列接続さ
れてメモリセルとして動作するｎ個のＭＯＳトランジス
タ５、…、７、９（６、…、８、１０）とから構成され
ている。多数のストリングは平行列群を構成し、列と直
交する多数の行のうち、同じ行にあるストリング選択ト
ランジスタのゲートはストリング選択ライン１１あるい
は１２を共有し、同じ行にあるメモリセルのゲートはワ
ードライン１３、…、１４、１５のうちの１本を共有す
る。
【０００４】以下に、図２を参照してＮＡＮＤ型マスク
ＲＯＭの動作を簡単に説明する。所定のメモリセルを選
択して読出しを遂行しようとする場合、選択されるビッ
トラインとワードラインとに１Ｖ〜Ｖｃｃ（電源電圧）
の読出し電圧と０Ｖ（接地電圧）とをそれぞれ印加す
る。そして読み出すべきストリングのストリング選択ト
ランジスタのゲートには、デプレッション形である場合
には０Ｖを、エンハンスメント形である場合にはＶｃｃ
を印加する。また、選択されないワードラインにはＶｃ
ｃを印加する。その結果、選択されたメモリセルがデプ
レッション形である場合にはそのゲートに印加される接
地電圧（０Ｖ）によってオンとなるので、ビットライン
に加えられた読出し電圧が伝送され、これにより論理
“１”が読み出される。一方、選択されたメモリセルが
エンハンスメント形である場合にはそのゲートに印加さ
れる接地電圧（０Ｖ）によってオフとなるので、ビット
ラインに加えられた読出し電圧は伝送されず、論理
“０”が読み出される。すなわち、読み出したいメモリ
セルのゲートに接地電圧（０Ｖ）を印加し、ノーマリオ
ン型であるデプレッション形トランジスタとノーマリオ
フ型であるエンハンスメント形トランジスタとの特性差
を利用して論理“１”又は論理“０”を読み出すもので
ある。
ＲＯＭの動作を簡単に説明する。所定のメモリセルを選
択して読出しを遂行しようとする場合、選択されるビッ
トラインとワードラインとに１Ｖ〜Ｖｃｃ（電源電圧）
の読出し電圧と０Ｖ（接地電圧）とをそれぞれ印加す
る。そして読み出すべきストリングのストリング選択ト
ランジスタのゲートには、デプレッション形である場合
には０Ｖを、エンハンスメント形である場合にはＶｃｃ
を印加する。また、選択されないワードラインにはＶｃ
ｃを印加する。その結果、選択されたメモリセルがデプ
レッション形である場合にはそのゲートに印加される接
地電圧（０Ｖ）によってオンとなるので、ビットライン
に加えられた読出し電圧が伝送され、これにより論理
“１”が読み出される。一方、選択されたメモリセルが
エンハンスメント形である場合にはそのゲートに印加さ
れる接地電圧（０Ｖ）によってオフとなるので、ビット
ラインに加えられた読出し電圧は伝送されず、論理
“０”が読み出される。すなわち、読み出したいメモリ
セルのゲートに接地電圧（０Ｖ）を印加し、ノーマリオ
ン型であるデプレッション形トランジスタとノーマリオ
フ型であるエンハンスメント形トランジスタとの特性差
を利用して論理“１”又は論理“０”を読み出すもので
ある。
【０００５】図３は、従来のＮＡＮＤ型マスクＲＯＭの
レイアウト図（加工用マスク形態）であって、図２に示
した等価回路に対するレイアウト図である。第１方向
（ストリングの長さ方向）に伸張され、半導体基板内に
ｎ＋形拡散領域（加工用マスク形態）で形成された２本
のストリングを構成するアクティブライン２０と、アク
ティブライン２０の上部で第２方向（ワードラインの長
さ方向）に伸張され、第１方向で平行に配列されたスト
リング選択ライン２２、２３、ワードライン２４〜２
６、及びｎ＋形接地ライン２８と、ワードライン２４の
上部で第１方向に伸張されたビットライン３０と、アク
ティブライン２０とビットライン３０との接触のための
接触領域３２とから構成されている。同図中の符号３
４、３５（ストリング選択用）、３６（セルの例）で示
す部分はデプレッション形ＭＯＳトランジスタを示す。
また、アクティブライン２０の領域内にあって、ワード
ライン２４〜２６と重ならない部分が実際のｎ＋拡散領
域になる。
レイアウト図（加工用マスク形態）であって、図２に示
した等価回路に対するレイアウト図である。第１方向
（ストリングの長さ方向）に伸張され、半導体基板内に
ｎ＋形拡散領域（加工用マスク形態）で形成された２本
のストリングを構成するアクティブライン２０と、アク
ティブライン２０の上部で第２方向（ワードラインの長
さ方向）に伸張され、第１方向で平行に配列されたスト
リング選択ライン２２、２３、ワードライン２４〜２
６、及びｎ＋形接地ライン２８と、ワードライン２４の
上部で第１方向に伸張されたビットライン３０と、アク
ティブライン２０とビットライン３０との接触のための
接触領域３２とから構成されている。同図中の符号３
４、３５（ストリング選択用）、３６（セルの例）で示
す部分はデプレッション形ＭＯＳトランジスタを示す。
また、アクティブライン２０の領域内にあって、ワード
ライン２４〜２６と重ならない部分が実際のｎ＋拡散領
域になる。
【０００６】最近のメモリ装置の大容量化の趨勢によ
り、セルアレイにあるストリング選択トランジスタ及び
セルトランジスタのチャネル長はサブミクロン単位まで
縮小されている。このようなメモリ装置では、ビットラ
インに接続された複数のストリング中の選択されないス
トリングでの漏洩電流が原因となって誤動作が発生する
という問題点があった。すなわち、大容量化のためにト
ランジスタのサイズが縮小されるにつれ、そのチャネル
長及びチャネル内のドーピング濃度のプロファイルは、
ゲート、ワードライン等に用いる多結晶シリコンのパタ
ン形成工程、多結晶シリコンの蝕刻工程、しきい電圧調
節のためのイオン注入工程等の製造工程の環境変化に敏
感になる。したがって、図３に示したようにストリング
選択トランジスタとセルトランジスタとが同じサイズで
ある場合には、選択されないストリング選択トランジス
タに漏洩電流が流れてしまい、オフとされたセルを読み
出すときに誤動作が生じる場合がある。この問題点は１
本のビットラインに多数のストリングを接続する場合に
著しく、高速読出しのためにビットラインの電位をＶｃ
ｃにプリチャージする場合、更に深刻になる。
り、セルアレイにあるストリング選択トランジスタ及び
セルトランジスタのチャネル長はサブミクロン単位まで
縮小されている。このようなメモリ装置では、ビットラ
インに接続された複数のストリング中の選択されないス
トリングでの漏洩電流が原因となって誤動作が発生する
という問題点があった。すなわち、大容量化のためにト
ランジスタのサイズが縮小されるにつれ、そのチャネル
長及びチャネル内のドーピング濃度のプロファイルは、
ゲート、ワードライン等に用いる多結晶シリコンのパタ
ン形成工程、多結晶シリコンの蝕刻工程、しきい電圧調
節のためのイオン注入工程等の製造工程の環境変化に敏
感になる。したがって、図３に示したようにストリング
選択トランジスタとセルトランジスタとが同じサイズで
ある場合には、選択されないストリング選択トランジス
タに漏洩電流が流れてしまい、オフとされたセルを読み
出すときに誤動作が生じる場合がある。この問題点は１
本のビットラインに多数のストリングを接続する場合に
著しく、高速読出しのためにビットラインの電位をＶｃ
ｃにプリチャージする場合、更に深刻になる。
【０００７】
【発明が解決しようとする課題】したがって本発明の目
的は、１本のビットラインに複数のストリングが接続さ
れ、セルトランジスタのサイズがサブミクロン級であっ
ても正確に読出し動作を遂行でき、特にストリング選択
トランジスタのパンチスルー等により生ずる漏洩電流を
抑制できるようなＮＡＮＤ型マスクＲＯＭを提供するこ
とにある。
的は、１本のビットラインに複数のストリングが接続さ
れ、セルトランジスタのサイズがサブミクロン級であっ
ても正確に読出し動作を遂行でき、特にストリング選択
トランジスタのパンチスルー等により生ずる漏洩電流を
抑制できるようなＮＡＮＤ型マスクＲＯＭを提供するこ
とにある。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために本発明によるＮＡＮＤ型マスクＲＯＭは、マス
クＲＯＭを構成する各ストリングのストリング選択トラ
ンジスタの中のエンハンスメント形ストリング選択トラ
ンジスタのチャネル長を、デプレッション形ストリング
選択トランジスタ、場合によっては更にセルトランジス
タのチャネル長より長くするようにしたことを特徴とす
る。
るために本発明によるＮＡＮＤ型マスクＲＯＭは、マス
クＲＯＭを構成する各ストリングのストリング選択トラ
ンジスタの中のエンハンスメント形ストリング選択トラ
ンジスタのチャネル長を、デプレッション形ストリング
選択トランジスタ、場合によっては更にセルトランジス
タのチャネル長より長くするようにしたことを特徴とす
る。
【０００９】
【作用】このように、エンハンスメント形ストリング選
択トランジスタのチャネル長を他のトランジスタのチャ
ネル長より長くすることで、製造工程の環境によりトラ
ンジスタの実効チャネル長及びチャネル内のしきい電圧
調節用ドーピング濃度のプロファイルが多少変化したと
しても、エンハンスメント形ストリング選択トランジス
タのパンチスルーを効果的に防止することができるよう
になり、したがって漏洩電流を抑制することができる。
また、エンハンスメント形、デプレッション形の二つの
ストリング選択トランジスタの内のエンハンスメント形
のトランジスタのみチャネル長を増加させるだけなの
で、ストリングの伸張方向へのレイアウト面積に与える
影響もほとんどない。
択トランジスタのチャネル長を他のトランジスタのチャ
ネル長より長くすることで、製造工程の環境によりトラ
ンジスタの実効チャネル長及びチャネル内のしきい電圧
調節用ドーピング濃度のプロファイルが多少変化したと
しても、エンハンスメント形ストリング選択トランジス
タのパンチスルーを効果的に防止することができるよう
になり、したがって漏洩電流を抑制することができる。
また、エンハンスメント形、デプレッション形の二つの
ストリング選択トランジスタの内のエンハンスメント形
のトランジスタのみチャネル長を増加させるだけなの
で、ストリングの伸張方向へのレイアウト面積に与える
影響もほとんどない。
【００１０】
【実施例】以下、本発明の実施例を添付の図面を参照し
て詳細に説明する。図１は本発明によるＮＡＮＤ型マス
クＲＯＭの実施例のレイアウト図（加工用マスク形態）
であって、上述の図２に示す等価回路に対応しているも
のである。第１方向（ストリングの長さ方向）に伸張さ
れて半導体基板内にｎ＋形拡散領域で形成されたアクテ
ィブライン４０と、アクティブライン４０の上部で第２
方向（ワードラインの長さ方向）に伸張され、第１方向
で平行に配列されたストリング選択ライン４２、４３、
ワードライン４４、…、４５、４６、及び接地ライン４
８と、ワードラインの上部で第１方向に伸張されたビッ
トライン５０と、アクティブライン４０とビットライン
５０との接触のための接触領域５２と、から構成されて
いる。同図中の符号５４、５５、５６で示す部分はデプ
レッション形ＭＯＳトランジスタを示す。
て詳細に説明する。図１は本発明によるＮＡＮＤ型マス
クＲＯＭの実施例のレイアウト図（加工用マスク形態）
であって、上述の図２に示す等価回路に対応しているも
のである。第１方向（ストリングの長さ方向）に伸張さ
れて半導体基板内にｎ＋形拡散領域で形成されたアクテ
ィブライン４０と、アクティブライン４０の上部で第２
方向（ワードラインの長さ方向）に伸張され、第１方向
で平行に配列されたストリング選択ライン４２、４３、
ワードライン４４、…、４５、４６、及び接地ライン４
８と、ワードラインの上部で第１方向に伸張されたビッ
トライン５０と、アクティブライン４０とビットライン
５０との接触のための接触領域５２と、から構成されて
いる。同図中の符号５４、５５、５６で示す部分はデプ
レッション形ＭＯＳトランジスタを示す。
【００１１】図１から理解できるように、ストリング選
択ラインの幅によって規定されるエンハンスメント形チ
ャネルのストリング選択トランジスタのチャネル長は、
他のトランジスタより長くなるようレイアウトされてい
る。そして拡張されるチャネル長は、Ｖｃｃ以上の高い
ドレイン電圧が印加されてもパンチスルーが発生しない
程度にしてある。この実施例の場合、エンハンスメント
形のストリング選択トランジスタのチャネル長は、他の
ストリング選択トランジスタより略０．１μｍ〜０．２
μｍ（動作電圧２．５〜５．５Ｖの場合）長くなるよう
にされている。すなわち、例えば２．５〜３．５Ｖの動
作電圧を使用する１６メガ以上のメモリ装置では略０．
１μｍ、４．５〜５．５Ｖの動作電圧を使用する４メガ
以下のメモリ装置では略０．２μｍ長くなるようにされ
ている。これにより、選択されないストリングのストリ
ング選択トランジスタのパンチスルーを防止することが
でき、漏洩電流による誤動作を防止できるようになる。
択ラインの幅によって規定されるエンハンスメント形チ
ャネルのストリング選択トランジスタのチャネル長は、
他のトランジスタより長くなるようレイアウトされてい
る。そして拡張されるチャネル長は、Ｖｃｃ以上の高い
ドレイン電圧が印加されてもパンチスルーが発生しない
程度にしてある。この実施例の場合、エンハンスメント
形のストリング選択トランジスタのチャネル長は、他の
ストリング選択トランジスタより略０．１μｍ〜０．２
μｍ（動作電圧２．５〜５．５Ｖの場合）長くなるよう
にされている。すなわち、例えば２．５〜３．５Ｖの動
作電圧を使用する１６メガ以上のメモリ装置では略０．
１μｍ、４．５〜５．５Ｖの動作電圧を使用する４メガ
以下のメモリ装置では略０．２μｍ長くなるようにされ
ている。これにより、選択されないストリングのストリ
ング選択トランジスタのパンチスルーを防止することが
でき、漏洩電流による誤動作を防止できるようになる。
【００１２】
【発明の効果】以上述べてきたように本発明によるＮＡ
ＮＤ型マスクＲＯＭは、ストリング選択トランジスタの
中のエンハンスメント形ストリング選択トランジスタの
チャネル長を他のトランジスタより長くしたことで、エ
ンハンスメント形ストリング選択トランジスタのパンチ
スルーを効果的に防止でき、したがって、選択されない
ストリングの漏洩電流を抑制できるのでメモリ装置の誤
動作を防ぐことが可能となる。また、エンハンスメント
形、デプレッション形の二つのストリング選択トランジ
スタの内のエンハンスメント形のトランジスタのみチャ
ネル長を増加させているので、メモリ装置の集積度にあ
まり影響を与えることなくメモリ装置の動作信頼性を確
保できるようになるという効果もある。
ＮＤ型マスクＲＯＭは、ストリング選択トランジスタの
中のエンハンスメント形ストリング選択トランジスタの
チャネル長を他のトランジスタより長くしたことで、エ
ンハンスメント形ストリング選択トランジスタのパンチ
スルーを効果的に防止でき、したがって、選択されない
ストリングの漏洩電流を抑制できるのでメモリ装置の誤
動作を防ぐことが可能となる。また、エンハンスメント
形、デプレッション形の二つのストリング選択トランジ
スタの内のエンハンスメント形のトランジスタのみチャ
ネル長を増加させているので、メモリ装置の集積度にあ
まり影響を与えることなくメモリ装置の動作信頼性を確
保できるようになるという効果もある。
【図１】本発明によるＮＡＮＤ型マスクＲＯＭの実施例
を示すレイアウト図。
を示すレイアウト図。
【図２】ＮＡＮＤ型マスクＲＯＭの部分等価回路図。
【図３】従来のＮＡＮＤ型マスクＲＯＭの一例を示すレ
イアウト図。
イアウト図。
４０ アクティブライン ４２、４３ ストリング選択ライン ４４〜４６ ワードライン ４８ 接地ライン ５０ ビットライン ５２ 接触領域 ５４〜５６ デプレッション形トランジスタ
Claims (2)
- 【請求項１】 ビットラインから直列に接続されたデプ
レッション形及びエンハンスメント形のストリング選択
トランジスタで構成されるストリング選択トランジスタ
群と、該ストリング選択トランジスタ群と接地電圧端と
の間に直列に接続された多数のセルトランジスタとを備
えてなるＮＡＮＤ型マスクＲＯＭにおいて、 エンハンスメント形ストリング選択トランジスタのチャ
ネル長が、デプレッション形ストリング選択トランジス
タのチャネル長よりも長くなっていることを特徴とする
ＮＡＮＤ型マスクＲＯＭ。 - 【請求項２】 エンハンスメント形ストリング選択トラ
ンジスタのチャネル長は、電源電圧以上のドレイン電圧
に対してもパンチスルーが発生しない程度の長さである
ことを特徴とする請求項１記載のＮＡＮＤ型マスクＲＯ
Ｍ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR910019085 | 1991-10-29 | ||
| KR1991P19085 | 1991-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218328A true JPH05218328A (ja) | 1993-08-27 |
Family
ID=19321940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29136092A Pending JPH05218328A (ja) | 1991-10-29 | 1992-10-29 | Ｎａｎｄ型マスクｒｏｍ |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH05218328A (ja) |
| KR (1) | KR960005564B1 (ja) |
| CN (1) | CN1072040A (ja) |
| DE (1) | DE4229129A1 (ja) |
| FR (1) | FR2683078A1 (ja) |
| GB (1) | GB2261090A (ja) |
| IT (1) | IT1255920B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027726A (ja) * | 2005-07-12 | 2007-02-01 | Samsung Electronics Co Ltd | Ｎａｎｄ型フラッシュメモリ装置及びその製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358148B1 (ko) * | 1995-05-15 | 2003-01-08 | 주식회사 하이닉스반도체 | 마스크롬 |
| KR100358139B1 (ko) * | 1995-07-11 | 2003-01-15 | 주식회사 하이닉스반도체 | 마스크롬 |
| KR980005033A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 마스크 롬 디바이스 |
| KR100408575B1 (ko) * | 1996-12-17 | 2003-12-06 | 지멘스 악티엔게젤샤프트 | 메모리 셀 장치의 병렬 라인을 제어하기 위한 장치 |
| JP2005243127A (ja) * | 2004-02-25 | 2005-09-08 | Sanyo Electric Co Ltd | 紫外線消去型半導体メモリ装置 |
| CN102214485B (zh) * | 2010-04-02 | 2016-03-30 | 台湾积体电路制造股份有限公司 | 只读存储器与只读存储器操作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276757A (ja) * | 1988-04-28 | 1989-11-07 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4305139A (en) * | 1979-12-26 | 1981-12-08 | International Business Machines Corporation | State detection for storage cells |
| US4980861A (en) * | 1987-01-16 | 1990-12-25 | Microchip Technology Incorporated | NAND stack ROM |
| KR910004166B1 (ko) * | 1988-12-27 | 1991-06-22 | 삼성전자주식회사 | 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 |
| JP2509707B2 (ja) * | 1989-09-04 | 1996-06-26 | 株式会社東芝 | 半導体装置の製造方法 |
| KR940004609B1 (ko) * | 1991-09-04 | 1994-05-25 | 삼성전자 주식회사 | 마스크 리드 온리 메모리 |
-
1992
- 1992-08-27 FR FR9210327A patent/FR2683078A1/fr active Pending
- 1992-09-01 DE DE4229129A patent/DE4229129A1/de not_active Withdrawn
- 1992-10-27 IT ITMI922458A patent/IT1255920B/it active IP Right Grant
- 1992-10-29 JP JP29136092A patent/JPH05218328A/ja active Pending
- 1992-10-29 KR KR1019920020029A patent/KR960005564B1/ko not_active Expired - Fee Related
- 1992-10-29 CN CN92112534A patent/CN1072040A/zh active Pending
- 1992-10-29 GB GB9222728A patent/GB2261090A/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276757A (ja) * | 1988-04-28 | 1989-11-07 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027726A (ja) * | 2005-07-12 | 2007-02-01 | Samsung Electronics Co Ltd | Ｎａｎｄ型フラッシュメモリ装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2261090A (en) | 1993-05-05 |
| CN1072040A (zh) | 1993-05-12 |
| DE4229129A1 (de) | 1993-05-06 |
| FR2683078A1 (fr) | 1993-04-30 |
| IT1255920B (it) | 1995-11-17 |
| KR960005564B1 (ko) | 1996-04-26 |
| ITMI922458A1 (it) | 1994-04-27 |
| KR930009080A (ko) | 1993-05-22 |
| GB9222728D0 (en) | 1992-12-09 |
| ITMI922458A0 (it) | 1992-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081052A (en) | ROM and process for producing the same | |
| KR960012252B1 (ko) | 반도체 메모리장치 | |
| JP5135004B2 (ja) | 不揮発性半導体記憶装置、及びディプレッション型ｍｏｓトランジスタ | |
| KR100712087B1 (ko) | 반도체메모리장치및그제조방법 | |
| US7095651B2 (en) | Non-volatile semiconductor memory device | |
| KR101309876B1 (ko) | 비휘발성 메모리 어레이 | |
| JPH1056086A (ja) | Ｎａｎｄセルアレイ及びその形成方法 | |
| US20060023505A1 (en) | Non-volatile semiconductor memory device | |
| KR100346991B1 (ko) | 반도체 기억 장치 | |
| US20110121379A1 (en) | Three-Terminal Single Poly NMOS Non-Volatile Memory Cell With Shorter Program/Erase Times | |
| KR960012055B1 (ko) | 반도체집적회로장치 및 그 제조방법 | |
| JPH05218328A (ja) | Ｎａｎｄ型マスクｒｏｍ | |
| US5275959A (en) | Process for producing ROM | |
| US7227232B2 (en) | Contactless mask programmable ROM | |
| KR100243827B1 (ko) | 플랫 nor형 마스크 rom | |
| KR940004609B1 (ko) | 마스크 리드 온리 메모리 | |
| CN116322045B (zh) | 一次可编程复位存储阵列及其形成方法 | |
| US11751386B2 (en) | Field-effect transistors, devices containing such field-effect transistors and methods of their formation | |
| KR930001733B1 (ko) | 반도체 기억장치 | |
| JP7549471B2 (ja) | 半導体装置 | |
| JP2820152B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH04230077A (ja) | 半導体記憶装置 | |
| KR20240079036A (ko) | 공통 바디 바이어스 영역을 포함하는 반도체 장치 | |
| KR20020076320A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100255148B1 (ko) | 플래쉬 메모리 셀 어레이 |