JPH0521702A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH0521702A JPH0521702A JP3170968A JP17096891A JPH0521702A JP H0521702 A JPH0521702 A JP H0521702A JP 3170968 A JP3170968 A JP 3170968A JP 17096891 A JP17096891 A JP 17096891A JP H0521702 A JPH0521702 A JP H0521702A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- tab
- electronic component
- directions
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ２方向のリードを有するＴＡＢチップによ
り、４方向のリードを有する電子部品を形成する。 【構成】 ２方向にリード１Ｃ，２Ｃを有する２個のＴ
ＡＢチップ１Ａ，２Ａを互いに表裏反転させるととも
に、相対的に９０°水平回転させて積み重ね、これらの
ＴＡＢチップ１Ａ，２Ａをモールド体５にてモールドし
て一体化した。
り、４方向のリードを有する電子部品を形成する。 【構成】 ２方向にリード１Ｃ，２Ｃを有する２個のＴ
ＡＢチップ１Ａ，２Ａを互いに表裏反転させるととも
に、相対的に９０°水平回転させて積み重ね、これらの
ＴＡＢチップ１Ａ，２Ａをモールド体５にてモールドし
て一体化した。
Description
【０００１】
【産業上の利用分野】本発明は電子部品に係り、２方向
にリードを有する２個のＴＡＢチップを積み重ねて、４
方向にリードを有する電子部品としたものである。
にリードを有する２個のＴＡＢチップを積み重ねて、４
方向にリードを有する電子部品としたものである。
【０００２】
【従来の技術】電子部品として、図４に示すように、モ
ールド体１０１から２方向にリード１０２が延出する電
子部品Ｐ１（一般にＳＯＰと呼ばれる）や、図５に示す
ように、モールド体１０３から４方向にリードが延出す
る電子部品Ｐ２（一般にＱＦＰと呼ばれる）が知られて
いる。
ールド体１０１から２方向にリード１０２が延出する電
子部品Ｐ１（一般にＳＯＰと呼ばれる）や、図５に示す
ように、モールド体１０３から４方向にリードが延出す
る電子部品Ｐ２（一般にＱＦＰと呼ばれる）が知られて
いる。
【０００３】
【発明が解決しようとする課題】ＱＦＰの方がＳＯＰよ
りも集積度が高く、したがって基板の高集積化の点にお
いて、ＳＯＰはＱＦＰよりも不利である。
りも集積度が高く、したがって基板の高集積化の点にお
いて、ＳＯＰはＱＦＰよりも不利である。
【０００４】そこで本発明は、２方向のリードを有する
チップにより、ＱＦＰと同様の４方向のリードを有する
電子部品が得られる手段を提供することを目的とする。
チップにより、ＱＦＰと同様の４方向のリードを有する
電子部品が得られる手段を提供することを目的とする。
【０００５】
【課題を解決するための手段】このために本発明は、２
方向にリードを有する２個のＴＡＢチップを互いに表裏
反転させるとともに、相対的に９０°水平回転させて積
み重ね、これらのＴＡＢチップをモールド体にてモール
ドして一体化したものである。
方向にリードを有する２個のＴＡＢチップを互いに表裏
反転させるとともに、相対的に９０°水平回転させて積
み重ね、これらのＴＡＢチップをモールド体にてモール
ドして一体化したものである。
【０００６】
【作用】上記構成によれば２方向にリードを有する２個
のＴＡＢチップを一体化して、実質的に４方向のリード
を有する電子部品を形成できる。
のＴＡＢチップを一体化して、実質的に４方向のリード
を有する電子部品を形成できる。
【０００７】
【実施例】次に、図面を参照しながら本発明の実施例を
説明する。
説明する。
【０００８】図１は本発明に係る電子部品Ｐを示してい
る。また図２（ａ）（ｂ）は、図１のＸ−Ｘ，Ｙ−Ｙ断
面を示している。この電子部品Ｐは、２個のＴＡＢチッ
プ１Ａ，２Ａを積み重ね、モールド体５でモールドして
一体化したものである。
る。また図２（ａ）（ｂ）は、図１のＸ−Ｘ，Ｙ−Ｙ断
面を示している。この電子部品Ｐは、２個のＴＡＢチッ
プ１Ａ，２Ａを積み重ね、モールド体５でモールドして
一体化したものである。
【０００９】このＴＡＢチップ１Ａ，２Ａは、半導体チ
ップ１Ｂ，２Ｂから２方向にリード１Ｃ，２Ｃを有する
ＳＯＰと同様のものであって、各々の半導体チップ１
Ｂ，２Ｂとリード１Ｃ，２Ｃは、フィルムキャリヤを打
ち抜いて形成されたリード１Ｄ，２Ｄにより接続されて
いる。この電子部品Ｐは、ＴＡＢチップ１Ａ，２Ａを後
述する手段により２個積み重ねることにより、４方向に
リード１Ｃ，２Ｃを有するＱＦＰと同様の電子部品にな
っている。ａ，ｂは各々の半導体チップ１Ｂ，２Ｂの回
路形成面である。
ップ１Ｂ，２Ｂから２方向にリード１Ｃ，２Ｃを有する
ＳＯＰと同様のものであって、各々の半導体チップ１
Ｂ，２Ｂとリード１Ｃ，２Ｃは、フィルムキャリヤを打
ち抜いて形成されたリード１Ｄ，２Ｄにより接続されて
いる。この電子部品Ｐは、ＴＡＢチップ１Ａ，２Ａを後
述する手段により２個積み重ねることにより、４方向に
リード１Ｃ，２Ｃを有するＱＦＰと同様の電子部品にな
っている。ａ，ｂは各々の半導体チップ１Ｂ，２Ｂの回
路形成面である。
【００１０】図３は上記電子部品Ｐの製造方法を示して
いる。図３（ａ）において、まず一方のＴＡＢチップ２
Ａのリード２Ｄをリードフレーム２Ｃ’に着地させ、リ
ード２Ｄをリードフレーム２Ｃ’に熱溶着する。熱溶着
手段としては、熱圧着子をリード２Ｄに押し付ける手段
や、レーザ光をリード２Ｄに照射する手段が知られてい
る。
いる。図３（ａ）において、まず一方のＴＡＢチップ２
Ａのリード２Ｄをリードフレーム２Ｃ’に着地させ、リ
ード２Ｄをリードフレーム２Ｃ’に熱溶着する。熱溶着
手段としては、熱圧着子をリード２Ｄに押し付ける手段
や、レーザ光をリード２Ｄに照射する手段が知られてい
る。
【００１１】次いでこのＴＡＢチップ２Ａを垂直方向に
１８０°回転させて表裏反転させるとともに、９０°水
平回転させる（図３（ｂ））。
１８０°回転させて表裏反転させるとともに、９０°水
平回転させる（図３（ｂ））。
【００１２】次いで図３（ｃ）に示すように、もう一方
のＴＡＢチップ１ＡをＴＡＢチップ２Ａの上方から積み
重ね、リード１Ｄをリードフレーム１Ｃ’に熱溶着させ
る。このようにして、２個のＴＡＢチップ１Ａ，２Ａを
積み重ねたならば、モールドプレス手段によりモールド
体５を形成するとともに、リードフレーム１Ｃ’，２
Ｃ’を打ち抜いてリード１Ｃ，２Ｃをフォーミングする
ことにより、図１、図２に示す電子部品Ｐが得られる。
のＴＡＢチップ１ＡをＴＡＢチップ２Ａの上方から積み
重ね、リード１Ｄをリードフレーム１Ｃ’に熱溶着させ
る。このようにして、２個のＴＡＢチップ１Ａ，２Ａを
積み重ねたならば、モールドプレス手段によりモールド
体５を形成するとともに、リードフレーム１Ｃ’，２
Ｃ’を打ち抜いてリード１Ｃ，２Ｃをフォーミングする
ことにより、図１、図２に示す電子部品Ｐが得られる。
【００１３】すなわち本手段は、２方向にリードを有す
るＴＡＢチップを一体化して、４方向にリードを有する
１個の電子部品Ｐとしているので、従来２個基板に実装
していたものを、１個の電子部品Ｐを実装すればよいこ
ととなり、したがって基板をそれだけ小形高集積化でき
るとともに、実装時間も半減できる。
るＴＡＢチップを一体化して、４方向にリードを有する
１個の電子部品Ｐとしているので、従来２個基板に実装
していたものを、１個の電子部品Ｐを実装すればよいこ
ととなり、したがって基板をそれだけ小形高集積化でき
るとともに、実装時間も半減できる。
【００１４】ところで、ＴＡＢチップ以外の通常の電子
部品は、半導体チップの電極とリードフレームの電極と
を、ワイヤにより接続して形成される。この接続（ワイ
ヤリング）は、ワイヤボンダのキャピラリツールをＵＳ
振動させながら、ワイヤを上記電極に押し付けることに
より行われる。この場合、ＵＳ振動を有効に働かせるた
めには、リードフレームを下方からバックアップしてい
なければならない。ところがＴＡＢチップでない通常の
チップを図３（ｂ）に示すように積み重ねてワイヤリン
グしようとしても、下側のチップが存在するために、リ
ードフレームをバックアップできず、したがってキャピ
ラリツールのＵＳ振動は有効に働かず、ワイヤリングは
出来ないこととなる。
部品は、半導体チップの電極とリードフレームの電極と
を、ワイヤにより接続して形成される。この接続（ワイ
ヤリング）は、ワイヤボンダのキャピラリツールをＵＳ
振動させながら、ワイヤを上記電極に押し付けることに
より行われる。この場合、ＵＳ振動を有効に働かせるた
めには、リードフレームを下方からバックアップしてい
なければならない。ところがＴＡＢチップでない通常の
チップを図３（ｂ）に示すように積み重ねてワイヤリン
グしようとしても、下側のチップが存在するために、リ
ードフレームをバックアップできず、したがってキャピ
ラリツールのＵＳ振動は有効に働かず、ワイヤリングは
出来ないこととなる。
【００１５】これに対し、本発明のように、チップとし
てＴＡＢチップを使用すれば、リード１Ｄ，２Ｄとリー
ドフレーム１Ｃ’，２Ｃ’はＵＳ振動が不要な熱溶着手
段やレーザ手段により接続できるので、上記電子部品Ｐ
を製造することが可能となる。
てＴＡＢチップを使用すれば、リード１Ｄ，２Ｄとリー
ドフレーム１Ｃ’，２Ｃ’はＵＳ振動が不要な熱溶着手
段やレーザ手段により接続できるので、上記電子部品Ｐ
を製造することが可能となる。
【００１６】
【発明の効果】以上説明したように本発明は、２方向に
リードを有する２個のＴＡＢチップを互いに表裏反転さ
せるとともに、相対的に９０°水平回転させて積み重
ね、これらのＴＡＢチップをモールド体にてモールドし
て一体化して電子部品を形成しているので、２方向にリ
ードを有するＴＡＢチップにより、４方向にリードを有
する電子部品を得ることができ、実質的な高集積化を図
れる。
リードを有する２個のＴＡＢチップを互いに表裏反転さ
せるとともに、相対的に９０°水平回転させて積み重
ね、これらのＴＡＢチップをモールド体にてモールドし
て一体化して電子部品を形成しているので、２方向にリ
ードを有するＴＡＢチップにより、４方向にリードを有
する電子部品を得ることができ、実質的な高集積化を図
れる。
【図１】本発明に係る電子部品の平面図
【図２】本発明に係る電子部品の断面図
【図３】本発明に係る電子部品の製造工程図
【図４】従来のＳＯＰの平面図
【図５】従来のＱＦＰの平面図
１Ａ ＴＡＢチップ ２Ａ ＴＡＢチップ １Ｃ リード ２Ｃ リード ５ モールド体 Ｐ 電子部品
Claims (1)
- 【特許請求の範囲】 【請求項１】２方向にリードを有する２個のＴＡＢチッ
プを互いに表裏反転させるとともに、相対的に９０°水
平回転させて積み重ね、これらのＴＡＢチップをモール
ド体にてモールドして一体化したことを特徴とする電子
部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170968A JP2882102B2 (ja) | 1991-07-11 | 1991-07-11 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170968A JP2882102B2 (ja) | 1991-07-11 | 1991-07-11 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521702A true JPH0521702A (ja) | 1993-01-29 |
| JP2882102B2 JP2882102B2 (ja) | 1999-04-12 |
Family
ID=15914705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170968A Expired - Fee Related JP2882102B2 (ja) | 1991-07-11 | 1991-07-11 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882102B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000033379A1 (en) * | 1998-12-02 | 2000-06-08 | Hitachi, Ltd. | Semiconductor device, method of manufacture thereof, and electronic device |
-
1991
- 1991-07-11 JP JP3170968A patent/JP2882102B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000033379A1 (en) * | 1998-12-02 | 2000-06-08 | Hitachi, Ltd. | Semiconductor device, method of manufacture thereof, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2882102B2 (ja) | 1999-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4412439B2 (ja) | メモリモジュール及びその製造方法 | |
| JP2882102B2 (ja) | 電子部品 | |
| US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH01220837A (ja) | 半導体集積回路装置 | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JPH1140563A (ja) | 半導体装置およびその電気特性変更方法 | |
| JP2002092575A (ja) | 小型カードとその製造方法 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JPH0451056B2 (ja) | ||
| JP2692904B2 (ja) | ダイオードチップ内蔵型半導体装置とその製造方法 | |
| JPH03250657A (ja) | 表裏両面実装可能な樹脂封止型半導体装置 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JPS6120356A (ja) | 半導体装置 | |
| JPH0613535A (ja) | 電子部品搭載装置 | |
| JPH04159765A (ja) | 混成集積回路装置 | |
| JPH065756A (ja) | 樹脂封止型半導体装置および製造方法 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH05326736A (ja) | 半導体装置 | |
| JPH07147368A (ja) | 半導体集積回路装置およびその実装構造 | |
| JPH02129952A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPH03245475A (ja) | 面付型混成集積回路の製造方法 | |
| JPH06302647A (ja) | 半導体電子部品 | |
| JPS63222453A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |