JPS63222453A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63222453A JPS63222453A JP5597487A JP5597487A JPS63222453A JP S63222453 A JPS63222453 A JP S63222453A JP 5597487 A JP5597487 A JP 5597487A JP 5597487 A JP5597487 A JP 5597487A JP S63222453 A JPS63222453 A JP S63222453A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding
- lead
- lead frame
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 3
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は半導体装置に係り、特にその実装構造に関する
。
。
樹脂封止型の半導体装置は、通常第３図に示す如く、半
導体集積回路（以下ＩＣ）等の作り込まれた半導体チッ
プ１をリードフレーム２のダイパッド３上に搭載し、ボ
ンディングワイヤ４等によって結線した後、モールド用
樹脂ケース５による封止を経て完成せしめられる。
導体集積回路（以下ＩＣ）等の作り込まれた半導体チッ
プ１をリードフレーム２のダイパッド３上に搭載し、ボ
ンディングワイヤ４等によって結線した後、モールド用
樹脂ケース５による封止を経て完成せしめられる。
近年、半導体テクノロジーのめざましい進歩と共に半導
体チップにはいろいろな機能を有するものが出現し、チ
ップサイズや、パターン形状についても、多種多様のも
のが用いられるようになってきている。
体チップにはいろいろな機能を有するものが出現し、チ
ップサイズや、パターン形状についても、多種多様のも
のが用いられるようになってきている。
例えばメモリをＩＣ化したＤ−ＲＡＭ等のメモリチップ
によくみられるようにパターン設計上の問題から短辺側
の２辺に多数のボンディングパッドが集中的に配列され
ているものもある。
によくみられるようにパターン設計上の問題から短辺側
の２辺に多数のボンディングパッドが集中的に配列され
ているものもある。
このようなＩＣチップとリードフレームとの電気的接続
はリードフレームのインナーリードの先端に設けられた
ボンディングパッドとチップの周縁部に配設されたボン
ディングパッドとの間をワイヤボンディングすることに
よってなされている。
はリードフレームのインナーリードの先端に設けられた
ボンディングパッドとチップの周縁部に配設されたボン
ディングパッドとの間をワイヤボンディングすることに
よってなされている。
しかしながら、前述したような短辺側の２辺にボンディ
ングパッドが集中しているＩＣチップの場合、ボンディ
ングワイヤの引きまわし距離が長くなり、ボンディング
ワイヤが隣接ボンディングワイヤに接触して歩留りを低
下させるという問題点があった。
ングパッドが集中しているＩＣチップの場合、ボンディ
ングワイヤの引きまわし距離が長くなり、ボンディング
ワイヤが隣接ボンディングワイヤに接触して歩留りを低
下させるという問題点があった。
そこで本発明では、リードフレームの少なくとも１本の
インナーリードの先端が、絶縁性の支持板を介して固着
せしめられる半導体チップと交差して、半導体チップの
他の辺上にある接続すべきボンディングパッドの位置ま
で引きまわされ、ここで接続せしめられるようにしてい
る。
インナーリードの先端が、絶縁性の支持板を介して固着
せしめられる半導体チップと交差して、半導体チップの
他の辺上にある接続すべきボンディングパッドの位置ま
で引きまわされ、ここで接続せしめられるようにしてい
る。
すなわち、リードフレームのインナーリードの先端を半
導体チップ上記の接続すべきボンディングパッドと最も
近くなるように、半導体チップの′下方で引きまわし配
線を行うとともに、この引きまわし部で半導体チップを
支持する支持板を支持するようにしているため、ボンデ
ィングワイヤを短くすることができ短絡不良を防ぐのみ
ならず、小型化が可能となる。
導体チップ上記の接続すべきボンディングパッドと最も
近くなるように、半導体チップの′下方で引きまわし配
線を行うとともに、この引きまわし部で半導体チップを
支持する支持板を支持するようにしているため、ボンデ
ィングワイヤを短くすることができ短絡不良を防ぐのみ
ならず、小型化が可能となる。
以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
説明する。
第１図は本発明実施例のメモリ用ＩＣの断面図、第２図
は、同メモリ用ＩＣの構造説明図である。
は、同メモリ用ＩＣの構造説明図である。
このメモリ用ＩＣはダイパッドをもたず、第１乃至第１
６のり−ドビンＰ１乃至Ｐ１６を具えたリードフレーム
１０のうちの第３のリードビンＰ３、第６のリードビン
Ｐ６、第１１のリードビンＰ１１、第１４のリードビン
Ｐ１４の先端部をケース１１内で短辺側に引きまわし、
半導体チップ１３のボンディングパッドＢＰの位置まで
延設し、この引きまわし部Ｒ上に絶縁フィルム１２を介
して半導体チップ１３を固着せしめたことを特徴とする
もので、第３、第６、第１１、第１４のり一ドビンは夫
々、半導体チップの短辺側に集中しているボンディング
パッドＢＰとボンディングワイヤ１４を介して接続され
他のリードビンも夫々、同様に半導体チップ上のボンデ
ィングパッドＢＰと接続され、樹脂ケース１１によって
封止せしめられてなるものである。ここでＨは樹脂を係
止するためのアンカーホールである。
６のり−ドビンＰ１乃至Ｐ１６を具えたリードフレーム
１０のうちの第３のリードビンＰ３、第６のリードビン
Ｐ６、第１１のリードビンＰ１１、第１４のリードビン
Ｐ１４の先端部をケース１１内で短辺側に引きまわし、
半導体チップ１３のボンディングパッドＢＰの位置まで
延設し、この引きまわし部Ｒ上に絶縁フィルム１２を介
して半導体チップ１３を固着せしめたことを特徴とする
もので、第３、第６、第１１、第１４のり一ドビンは夫
々、半導体チップの短辺側に集中しているボンディング
パッドＢＰとボンディングワイヤ１４を介して接続され
他のリードビンも夫々、同様に半導体チップ上のボンデ
ィングパッドＢＰと接続され、樹脂ケース１１によって
封止せしめられてなるものである。ここでＨは樹脂を係
止するためのアンカーホールである。
次に、このメモリ用ＩＣの製造方法について説明する。
まず、リードフレーム１０を形成する。
そして、絶縁フィルム１２上に半導体チップ１３を固着
した後、このリードフレーム１ｏの第３．７．１１．１
４のリードビンの引きまわし部Ｒ上に絶縁性接着剤Ｓを
介してこの絶縁フィルムを貼着する。
した後、このリードフレーム１ｏの第３．７．１１．１
４のリードビンの引きまわし部Ｒ上に絶縁性接着剤Ｓを
介してこの絶縁フィルムを貼着する。
この後、ワイヤボンディングにより・て半導体チップ上
のボンディングパッドと各リードビンの先端部（インナ
ーリード）との間を接続する。
のボンディングパッドと各リードビンの先端部（インナ
ーリード）との間を接続する。
そして最後に、樹脂封止工程を経てリードフレームのタ
イバー（図示せず）を切除すると共に、リードビンの樹
脂ケース１１外に突出する部分すなわちアウターリード
を所望の形状に成型して完成せしめられる。
イバー（図示せず）を切除すると共に、リードビンの樹
脂ケース１１外に突出する部分すなわちアウターリード
を所望の形状に成型して完成せしめられる。
このようにして形成されたメモリ用ＩＣは、チップの短
辺側の２辺にボンディングパッドの集中した半導体チッ
プを用いながらも、ボンディングワイヤを短くすること
ができ、ワイヤ同志の接触、短絡が防止され、信頼性の
高いものとなっている。
辺側の２辺にボンディングパッドの集中した半導体チッ
プを用いながらも、ボンディングワイヤを短くすること
ができ、ワイヤ同志の接触、短絡が防止され、信頼性の
高いものとなっている。
なお、実施例では１６ピンのデュアルインライン型ＩＣ
について説明したが、これに限定されることなく、他の
型のものにも適用可能であることはいうまでもない、 また、実施例では、絶縁性の支持板として絶縁フィルム
を用いたが、可撓性の材料に限定されることなく、剛性
の薄板を用いてもよいことはいうまでもない。
について説明したが、これに限定されることなく、他の
型のものにも適用可能であることはいうまでもない、 また、実施例では、絶縁性の支持板として絶縁フィルム
を用いたが、可撓性の材料に限定されることなく、剛性
の薄板を用いてもよいことはいうまでもない。
以上説明してきたように、本発明によれば、半導体チッ
プが絶縁性の支持板を介してリードフレーム上に固着せ
しめられると共に、該リードフレームの少なくとも１本
のインナーリードの先端が前記絶縁性の支持板の下方で
前記半導体チップと交差して他の辺上のボンディングパ
ッドの位置まで引きまわされているため、ボンディング
ワイヤを短くすることができ、短絡不良もなく信頼性の
高い半導体装置を得ることが可能となる。
プが絶縁性の支持板を介してリードフレーム上に固着せ
しめられると共に、該リードフレームの少なくとも１本
のインナーリードの先端が前記絶縁性の支持板の下方で
前記半導体チップと交差して他の辺上のボンディングパ
ッドの位置まで引きまわされているため、ボンディング
ワイヤを短くすることができ、短絡不良もなく信頼性の
高い半導体装置を得ることが可能となる。
第１図および第２図は夫々本発明実施例の半導体装置の
断面図および平面説明図、第３図は従来の半導体装置を
示す図である。 １・・・半導体チップ、２・・・リードフレーム、３・
・・ダイヤパッド、４・・・ボンディングワイヤ、５・
・・ケース、１０・・・リードフレーム、１１・・・ケ
ース、１２・・・絶縁フィルム、１３・・・半導体デツ
プ、ＢＰ・・・ボンディングパッド、Ｈ・・・アンカー
ホール、Ｐｌ、Ｐｌ６・・・リードピン 第１図 第３図 第２図
断面図および平面説明図、第３図は従来の半導体装置を
示す図である。 １・・・半導体チップ、２・・・リードフレーム、３・
・・ダイヤパッド、４・・・ボンディングワイヤ、５・
・・ケース、１０・・・リードフレーム、１１・・・ケ
ース、１２・・・絶縁フィルム、１３・・・半導体デツ
プ、ＢＰ・・・ボンディングパッド、Ｈ・・・アンカー
ホール、Ｐｌ、Ｐｌ６・・・リードピン 第１図 第３図 第２図
Claims (1)
- 【特許請求の範囲】 リードフレーム上に半導体チップを搭載し、半導体チッ
プの周縁部に形成されたボンディングパッドとリードフ
レームのインナーリードとを接続してなる半導体装置に
おいて、 前記半導体チップは、絶縁性の支持板を介して前記リー
ドフレーム上に固着せしめられると共に、前記インナー
リードのうちの少なくとも１本が、前記半導体チップと
交差し、他の辺上にあるボンディングパッドの位置まで
延設せしめられるようにしたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5597487A JPS63222453A (ja) | 1987-03-11 | 1987-03-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5597487A JPS63222453A (ja) | 1987-03-11 | 1987-03-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63222453A true JPS63222453A (ja) | 1988-09-16 |
Family
ID=13014048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5597487A Pending JPS63222453A (ja) | 1987-03-11 | 1987-03-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63222453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254957A (ja) * | 1988-08-19 | 1990-02-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167454A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
| JPS61258458A (ja) * | 1985-05-13 | 1986-11-15 | Hitachi Ltd | 樹脂封止ｉｃ |
-
1987
- 1987-03-11 JP JP5597487A patent/JPS63222453A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167454A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
| JPS61258458A (ja) * | 1985-05-13 | 1986-11-15 | Hitachi Ltd | 樹脂封止ｉｃ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254957A (ja) * | 1988-08-19 | 1990-02-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0680086B1 (en) | Semiconductor device and method of producing said semiconductor device | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPS5966157A (ja) | 半導体装置及びその製造方法 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| US4951120A (en) | Lead frame and semiconductor device using the same | |
| JPH09252014A (ja) | 半導体素子の製造方法 | |
| JP2004014801A (ja) | 半導体装置およびその製造方法 | |
| JP3093603B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63222453A (ja) | 半導体装置 | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| JPH0955407A (ja) | テープキャリア構造 | |
| KR200169583Y1 (ko) | 볼 그리드 어레이 패키지 | |
| JP2507852B2 (ja) | 半導体装置 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JPH02253650A (ja) | リードフレーム | |
| KR100198031B1 (ko) | Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조 | |
| JP2004200719A (ja) | 半導体装置 | |
| JPH031551A (ja) | 樹脂封止型半導体装置 | |
| JPH113961A (ja) | 半導体装置およびその製造方法 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH09116083A (ja) | リードフレーム及び半導体装置 | |
| JP2001094036A (ja) | 積層チップパッケージ |