JPH05102380A - 半導体集積回路装置およびその実装構造 - Google Patents
半導体集積回路装置およびその実装構造Info
- Publication number
- JPH05102380A JPH05102380A JP25639391A JP25639391A JPH05102380A JP H05102380 A JPH05102380 A JP H05102380A JP 25639391 A JP25639391 A JP 25639391A JP 25639391 A JP25639391 A JP 25639391A JP H05102380 A JPH05102380 A JP H05102380A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package
- substrate
- lsi package
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 従来の表面実装形ＬＳＩパッケージやピン挿
入形ＬＳＩパッケージよりも実装効率が高いＬＳＩパッ
ケージ構造を提供する。 【構成】 パッケージ本体２の一面から外方に延在する
複数本のリードＬを表面実装形のリードとピン挿入形の
リードとで構成し、前記表面実装形のリードを千鳥状に
成形した縦形構造のＬＳＩパッケージ１である。
入形ＬＳＩパッケージよりも実装効率が高いＬＳＩパッ
ケージ構造を提供する。 【構成】 パッケージ本体２の一面から外方に延在する
複数本のリードＬを表面実装形のリードとピン挿入形の
リードとで構成し、前記表面実装形のリードを千鳥状に
成形した縦形構造のＬＳＩパッケージ１である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ＬＳＩパッケージの実装効率の向上に適用
して有効な技術に関するものである。
関し、特に、ＬＳＩパッケージの実装効率の向上に適用
して有効な技術に関するものである。
【０００２】
【従来の技術】ジグザグインラインパッケージ(Zigzag
In-line Package;以下、ＺＩＰという）は、ＤＩＰ(Dua
l In-line Package)と並ぶピン挿入形ＬＳＩパッケージ
の代表例であり、主としてメモリＬＳＩを形成した半導
体チップの気密封止に用いられている。
In-line Package;以下、ＺＩＰという）は、ＤＩＰ(Dua
l In-line Package)と並ぶピン挿入形ＬＳＩパッケージ
の代表例であり、主としてメモリＬＳＩを形成した半導
体チップの気密封止に用いられている。
【０００３】ＺＩＰは、パッケージ本体の一面から外方
に延在する複数本のリードを千鳥状に成形した縦形構造
を有し、ＤＩＰに比べてパッケージの幅方向の寸法が短
いことから、基板に実装する際の実装面積がＤＩＰの約
三分の一程度で済むという特長がある。
に延在する複数本のリードを千鳥状に成形した縦形構造
を有し、ＤＩＰに比べてパッケージの幅方向の寸法が短
いことから、基板に実装する際の実装面積がＤＩＰの約
三分の一程度で済むという特長がある。
【０００４】なお、ＺＩＰについては、特開昭６２−１
３６０６０号公報、特開平３−６４９５４号公報などに
記載がある。
３６０６０号公報、特開平３−６４９５４号公報などに
記載がある。
【０００５】
【発明が解決しようとする課題】しかしながら、ＺＩＰ
は、ピン挿入方式であることから、基板の片面にしか実
装できないため、ＳＯＪ(Small Outline J-lead packag
e)などの表面実装形ＬＳＩパッケージに比べて実装効率
が低いという問題点がある。
は、ピン挿入方式であることから、基板の片面にしか実
装できないため、ＳＯＪ(Small Outline J-lead packag
e)などの表面実装形ＬＳＩパッケージに比べて実装効率
が低いという問題点がある。
【０００６】また、基板への実装方法も表面実装形ＬＳ
Ｉパッケージとは異なるため、同一の基板にＺＩＰと表
面実装形ＬＳＩパッケージとを混載する場合は、実装作
業が煩雑になるという問題点がある。
Ｉパッケージとは異なるため、同一の基板にＺＩＰと表
面実装形ＬＳＩパッケージとを混載する場合は、実装作
業が煩雑になるという問題点がある。
【０００７】本発明の目的は、パッケージ本体の形状や
寸法がＺＩＰと同様でありながら、表面実装方式で基板
に実装することができ、しかも従来の表面実装形ＬＳＩ
パッケージやピン挿入形ＬＳＩパッケージよりも実装効
率が高いＬＳＩパッケージ構造を提供することにある。
寸法がＺＩＰと同様でありながら、表面実装方式で基板
に実装することができ、しかも従来の表面実装形ＬＳＩ
パッケージやピン挿入形ＬＳＩパッケージよりも実装効
率が高いＬＳＩパッケージ構造を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
通りである。
発明のうち、代表的なものの概要を説明すれば、以下の
通りである。
【００１０】(1) 本発明の半導体集積回路装置は、パッ
ケージ本体の一面から外方に延在する複数本のリードを
表面実装形のリードとピン挿入形のリードとで構成し、
前記表面実装形のリードを千鳥状に成形したＬＳＩパッ
ケージ構造を有する。
ケージ本体の一面から外方に延在する複数本のリードを
表面実装形のリードとピン挿入形のリードとで構成し、
前記表面実装形のリードを千鳥状に成形したＬＳＩパッ
ケージ構造を有する。
【００１１】(2) 本発明の半導体集積回路装置は、前記
(1) のＬＳＩパッケージを実装する基板の主面に凹溝を
設け、前記ピン挿入形のリードを前記凹溝に挿入した実
装構造を有する。
(1) のＬＳＩパッケージを実装する基板の主面に凹溝を
設け、前記ピン挿入形のリードを前記凹溝に挿入した実
装構造を有する。
【００１２】
【作用】上記した手段(1) によれば、ＺＩＰと同じ縦形
で、しかも表面実装が可能なＬＳＩパッケージが得られ
る。この場合、ピン挿入形のリードは、このＬＳＩパッ
ケージを基板上に位置決めする際のガイドとして利用で
きる。
で、しかも表面実装が可能なＬＳＩパッケージが得られ
る。この場合、ピン挿入形のリードは、このＬＳＩパッ
ケージを基板上に位置決めする際のガイドとして利用で
きる。
【００１３】上記した手段(2) によれば、ピン挿入形の
リードが基板を貫通しないことにより、このＬＳＩパッ
ケージを基板の両面に実装することができる。また、こ
の凹溝を通じてピン挿入用のリードと基板の内部配線と
を電気的に接続することもできるので、内部配線を有す
る多層基板への実装も可能となる。
リードが基板を貫通しないことにより、このＬＳＩパッ
ケージを基板の両面に実装することができる。また、こ
の凹溝を通じてピン挿入用のリードと基板の内部配線と
を電気的に接続することもできるので、内部配線を有す
る多層基板への実装も可能となる。
【００１４】
【実施例】図１は、本発明の一実施例であるＬＳＩパッ
ケージの正面図、図２は、同じく側面図、図３は、同じ
く底面図である。
ケージの正面図、図２は、同じく側面図、図３は、同じ
く底面図である。
【００１５】本実施例のＬＳＩパッケージ１は、パッケ
ージ本体２の形状および寸法がＺＩＰのパッケージ本体
と同一の規格で構成されている。
ージ本体２の形状および寸法がＺＩＰのパッケージ本体
と同一の規格で構成されている。
【００１６】このパッケージ本体２は、例えばシリコー
ンフィラーを添加したエポキシ系樹脂からなり、その内
部にはシリコン単結晶からなる半導体チップ（図示せ
ず）が封止されている。この半導体チップの主面には、
例えば１６メガビット〔Mbit〕の記憶容量を有するＤＲ
ＡＭが形成されている。
ンフィラーを添加したエポキシ系樹脂からなり、その内
部にはシリコン単結晶からなる半導体チップ（図示せ
ず）が封止されている。この半導体チップの主面には、
例えば１６メガビット〔Mbit〕の記憶容量を有するＤＲ
ＡＭが形成されている。
【００１７】上記パッケージ本体２の底面からは、複数
本のリードＬのアウターリード部が外方に延在してい
る。図示はしないが、パッケージ本体２に封止されたリ
ードＬのインナーリード部と半導体チップとは、ボンデ
ィングワイヤを介して電気的に接続されている。
本のリードＬのアウターリード部が外方に延在してい
る。図示はしないが、パッケージ本体２に封止されたリ
ードＬのインナーリード部と半導体チップとは、ボンデ
ィングワイヤを介して電気的に接続されている。
【００１８】上記リードＬは、リードフレームから切断
され、かつ成形されている。リードフレームは、例えば
４２アロイなどのＦｅ−Ｎｉ合金、またはＣｕで構成さ
れており、板厚は２００〜２５０μｍ程度である。
され、かつ成形されている。リードフレームは、例えば
４２アロイなどのＦｅ−Ｎｉ合金、またはＣｕで構成さ
れており、板厚は２００〜２５０μｍ程度である。
【００１９】上記リードＬのそれぞれには、規格に基づ
き所定の番号が付されている。本実施例のＬＳＩパッケ
ージ１は、例えば２４本のリードＬを有し、図１および
図３に示すように、パッケージ本体２の左端から右端に
沿って１番端子乃至２４番端子が配置されている。
き所定の番号が付されている。本実施例のＬＳＩパッケ
ージ１は、例えば２４本のリードＬを有し、図１および
図３に示すように、パッケージ本体２の左端から右端に
沿って１番端子乃至２４番端子が配置されている。
【００２０】上記２４本の端子のうち、７番端子および
１８番端子は電源〔ＶCC〕用端子であり、６番端子およ
び１９番端子は接地〔ＶSS〕用端子である。
１８番端子は電源〔ＶCC〕用端子であり、６番端子およ
び１９番端子は接地〔ＶSS〕用端子である。
【００２１】また、２、４および９番端子は空き端子、
３番端子はカラムアドレスストローブ信号端子、５番端
子はデータ出力端子、８番端子はデータ入力信号端子、
１０番端子はライトイネーブル信号端子、１１番端子は
ロウアドレスストローブ信号端子、１２番端子乃至１７
番端子および２０番端子乃至２４番端子はそれぞれアド
レス信号端子である。
３番端子はカラムアドレスストローブ信号端子、５番端
子はデータ出力端子、８番端子はデータ入力信号端子、
１０番端子はライトイネーブル信号端子、１１番端子は
ロウアドレスストローブ信号端子、１２番端子乃至１７
番端子および２０番端子乃至２４番端子はそれぞれアド
レス信号端子である。
【００２２】本実施例のＬＳＩパッケージ１は、上記２
４本の端子のうち、電源〔ＶCC〕用端子である７および
１８番端子と接地〔ＶSS〕用端子である６および１９番
端子とがピン挿入形になっており、その他の端子（信号
用端子）が表面実装形になっている。
４本の端子のうち、電源〔ＶCC〕用端子である７および
１８番端子と接地〔ＶSS〕用端子である６および１９番
端子とがピン挿入形になっており、その他の端子（信号
用端子）が表面実装形になっている。
【００２３】ピン挿入形のリードＬは、パッケージ本体
２の底面から外方に真っ直ぐ延在しており、表面実装形
のリードＬは、それらの先端が１本おきにＬ字状、逆Ｌ
字状となるように成形されている。
２の底面から外方に真っ直ぐ延在しており、表面実装形
のリードＬは、それらの先端が１本おきにＬ字状、逆Ｌ
字状となるように成形されている。
【００２４】本実施例のＬＳＩパッケージ１の組み立て
は、ＺＩＰに準じて行う。すなわち、常法に従ってリー
ドフレームのタブ（ダイパッド部）に半導体チップを接
合した後、リードＬと半導体チップとの間にワイヤをボ
ンディングし、次いで半導体チップを樹脂モールドした
後、リードフレームの不要箇所を切断除去し、最後に信
号用端子を構成するリードＬを１本おきにＬ字状、逆Ｌ
字状に成形する。
は、ＺＩＰに準じて行う。すなわち、常法に従ってリー
ドフレームのタブ（ダイパッド部）に半導体チップを接
合した後、リードＬと半導体チップとの間にワイヤをボ
ンディングし、次いで半導体チップを樹脂モールドした
後、リードフレームの不要箇所を切断除去し、最後に信
号用端子を構成するリードＬを１本おきにＬ字状、逆Ｌ
字状に成形する。
【００２５】図４および図５は、本実施例のＬＳＩパッ
ケージ１を基板３に実装した状態を示している。
ケージ１を基板３に実装した状態を示している。
【００２６】本実施例のＬＳＩパッケージ１は、ＺＩＰ
と同じく基板３の主面上に縦形に実装される。Ｌ字状ま
たは逆Ｌ字状に成形された信号用のリードＬは、基板３
の表面に接合されており、電源〔ＶCC〕用および接地
〔ＶSS〕用のリードＬは、基板３の表面に設けた凹溝４
に挿入されている。
と同じく基板３の主面上に縦形に実装される。Ｌ字状ま
たは逆Ｌ字状に成形された信号用のリードＬは、基板３
の表面に接合されており、電源〔ＶCC〕用および接地
〔ＶSS〕用のリードＬは、基板３の表面に設けた凹溝４
に挿入されている。
【００２７】上記凹溝４は、スルーホールを兼ねてお
り、この凹溝４を通じて上記リードＬと基板３の内部配
線５とが電気的に接続されている。この内部配線５は、
電源〔ＶCC〕用の配線および接地〔ＶSS〕用の配線から
なる。
り、この凹溝４を通じて上記リードＬと基板３の内部配
線５とが電気的に接続されている。この内部配線５は、
電源〔ＶCC〕用の配線および接地〔ＶSS〕用の配線から
なる。
【００２８】一方、図示はしないが、信号用のリードＬ
は、基板３の表面の信号用配線と一体に形成されたパッ
ド上に半田付けされている。
は、基板３の表面の信号用配線と一体に形成されたパッ
ド上に半田付けされている。
【００２９】本実施例のＬＳＩパッケージ１を基板３に
実装するには、基板３の表面のパッド上および凹溝４の
内部にクリーム半田を塗布した後、ＬＳＩパッケージ１
を基板３の表面に位置決めし、この状態で半田をリフロ
ーさせる。
実装するには、基板３の表面のパッド上および凹溝４の
内部にクリーム半田を塗布した後、ＬＳＩパッケージ１
を基板３の表面に位置決めし、この状態で半田をリフロ
ーさせる。
【００３０】ＬＳＩパッケージ１を基板３の表面に位置
決めするときは、電源〔ＶCC〕用および接地〔ＶSS〕用
のリードＬが凹溝４に挿入されるので、位置決め工程か
らリフロー工程までの間にＬＳＩパッケージ１が倒れた
り、信号用のリードＬがパッドからずれたりすることは
ない。
決めするときは、電源〔ＶCC〕用および接地〔ＶSS〕用
のリードＬが凹溝４に挿入されるので、位置決め工程か
らリフロー工程までの間にＬＳＩパッケージ１が倒れた
り、信号用のリードＬがパッドからずれたりすることは
ない。
【００３１】以上の構成からなる本実施例によれば、下
記の効果を得ることができる。
記の効果を得ることができる。
【００３２】(1) ＺＩＰと同じ縦形構造であり、基板に
実装したときにＤＩＰやＳＯＪなどに比べてパッケージ
の幅方向の寸法が短いので、実装効率が高い。
実装したときにＤＩＰやＳＯＪなどに比べてパッケージ
の幅方向の寸法が短いので、実装効率が高い。
【００３３】(2) ピン挿入形のリードを基板の表面に設
けた凹溝内に挿入し、このリードが基板を貫通しないよ
うにしたので、表面実装形ＬＳＩと同様、基板の両面に
実装することができる。
けた凹溝内に挿入し、このリードが基板を貫通しないよ
うにしたので、表面実装形ＬＳＩと同様、基板の両面に
実装することができる。
【００３４】(3) 基板の表面に設けた凹溝を通じてピン
挿入形のリードと基板の内部配線とを電気的に接続でき
るようにしたので、基板上の配線の自由度を向上させる
ことができる。
挿入形のリードと基板の内部配線とを電気的に接続でき
るようにしたので、基板上の配線の自由度を向上させる
ことができる。
【００３５】(4) 上記(1) 乃至(3) により、従来の表面
実装形ＬＳＩパッケージ、ピン挿入形ＬＳＩパッケージ
のいずれよりも実装効率が高いＬＳＩパッケージを提供
することができる。
実装形ＬＳＩパッケージ、ピン挿入形ＬＳＩパッケージ
のいずれよりも実装効率が高いＬＳＩパッケージを提供
することができる。
【００３６】(5) 信号用のリードを表面実装形にしたこ
とにより、本実施例のＬＳＩパッケージと表面実装形Ｌ
ＳＩパッケージとを同一の基板に混載する場合でも、実
装工程が複雑になることはない。
とにより、本実施例のＬＳＩパッケージと表面実装形Ｌ
ＳＩパッケージとを同一の基板に混載する場合でも、実
装工程が複雑になることはない。
【００３７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３８】前記実施例では、表面実装形のリードをＬ
字状に成形したが、ガルウィング状、Ｊ字状あるいはバ
ットリード状などに成形することもできる。
字状に成形したが、ガルウィング状、Ｊ字状あるいはバ
ットリード状などに成形することもできる。
【００３９】前記実施例では、電源用のリードをピン挿
入形のリードで構成したが、電源用のリードを表面実装
形のリードで構成したり、信号用のリードの一部をピン
挿入形のリードで構成したりしてもよい。
入形のリードで構成したが、電源用のリードを表面実装
形のリードで構成したり、信号用のリードの一部をピン
挿入形のリードで構成したりしてもよい。
【００４０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４１】(1) 本発明によれば、ＺＩＰと同じ縦形
で、しかも表面実装が可能なＬＳＩパッケージが得られ
る。
で、しかも表面実装が可能なＬＳＩパッケージが得られ
る。
【００４２】(2) 本発明によれば、両面実装が可能なＬ
ＳＩパッケージが得られる。
ＳＩパッケージが得られる。
【００４３】(3) 本発明によれば、内部配線を有する多
層基板への実装が可能なＬＳＩパッケージが得られる。
層基板への実装が可能なＬＳＩパッケージが得られる。
【００４４】(4) 上記(1) 乃至(3) により、従来の表面
実装形ＬＳＩパッケージ、ピン挿入形ＬＳＩパッケージ
のいずれよりも実装効率が高いＬＳＩパッケージを提供
することができる。
実装形ＬＳＩパッケージ、ピン挿入形ＬＳＩパッケージ
のいずれよりも実装効率が高いＬＳＩパッケージを提供
することができる。
【図１】本発明の一実施例であるＬＳＩパッケージの正
面図である。
面図である。
【図２】このＬＳＩパッケージの側面図である。
【図３】このＬＳＩパッケージの底面図である。
【図４】このＬＳＩパッケージの実装構造を示す正面図
である。
である。
【図５】このＬＳＩパッケージの実装構造を示す側面図
である。
である。
１ ＬＳＩパッケージ ２ パッケージ本体 ３ 基板 ４ 凹溝 ５ 内部配線 Ｌ リード
フロントページの続き (72)発明者 松本 哲郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (4)
- 【請求項１】 パッケージ本体の一面から外方に延在す
る複数本のリードを表面実装形のリードとピン挿入形の
リードとで構成し、前記表面実装形のリードを千鳥状に
成形したことを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置を実
装する基板の主面に凹溝を設け、前記ピン挿入形のリー
ドを前記凹溝に挿入したことを特徴とする半導体集積回
路装置の実装構造。 - 【請求項３】 前記凹溝を通じて前記ピン挿入形のリー
ドと基板の内部配線とを電気的に接続したことを特徴と
する請求項２記載の半導体集積回路装置の実装構造。 - 【請求項４】 前記ピン挿入形のリードが電源用のリー
ドであり、前記内部配線が電源配線であることを特徴と
する請求項３記載の半導体集積回路装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25639391A JPH05102380A (ja) | 1991-10-03 | 1991-10-03 | 半導体集積回路装置およびその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25639391A JPH05102380A (ja) | 1991-10-03 | 1991-10-03 | 半導体集積回路装置およびその実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102380A true JPH05102380A (ja) | 1993-04-23 |
Family
ID=17292057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25639391A Pending JPH05102380A (ja) | 1991-10-03 | 1991-10-03 | 半導体集積回路装置およびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016194220A1 (ja) * | 2015-06-05 | 2016-12-08 | 三菱電機株式会社 | 車両用交流発電機のレギュレータ |
-
1991
- 1991-10-03 JP JP25639391A patent/JPH05102380A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016194220A1 (ja) * | 2015-06-05 | 2016-12-08 | 三菱電機株式会社 | 車両用交流発電機のレギュレータ |
| JPWO2016194220A1 (ja) * | 2015-06-05 | 2017-10-19 | 三菱電機株式会社 | 車両用交流発電機のレギュレータ |
| CN107735930A (zh) * | 2015-06-05 | 2018-02-23 | 三菱电机株式会社 | 车用交流发电机的调节器 |
| EP3306794A4 (en) * | 2015-06-05 | 2019-01-09 | Mitsubishi Electric Corporation | CONTROLLER FOR VEHICLE CHARGER GENERATOR |
| US10411572B2 (en) | 2015-06-05 | 2019-09-10 | Mitsubishi Electric Corporation | Vehicle-use alternating current generator regulator |
| CN107735930B (zh) * | 2015-06-05 | 2019-10-18 | 三菱电机株式会社 | 车用交流发电机的调节器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967262A (en) | Gull-wing zig-zag inline lead package having end-of-package anchoring pins | |
| US5483024A (en) | High density semiconductor package | |
| US6855575B2 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
| JP2857380B2 (ja) | 積層リードフレームを用いたチップスケールパッケージの製造方法 | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| EP0587294B1 (en) | Semiconductor package | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JPH0621321A (ja) | 電気部品実装用支持体付きの集積回路装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JPS5972757A (ja) | 半導体装置 | |
| KR20010056618A (ko) | 반도체패키지 | |
| EP0221496A2 (en) | Integrated circuit package | |
| US6407446B2 (en) | Leadframe and semiconductor chip package having cutout portions and increased lead count | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JPH0322544A (ja) | 半導体装置 | |
| JPH05102380A (ja) | 半導体集積回路装置およびその実装構造 | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH0451056B2 (ja) | ||
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR200235610Y1 (ko) | 적층형반도체패키지 | |
| JPH0629422A (ja) | 混成集積回路装置 | |
| JPH03250657A (ja) | 表裏両面実装可能な樹脂封止型半導体装置 |