JPS6120356A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は複数個の累子を同一チップ上に形成した半導体
集積（ロ）路等の半導体チップを、更に複数ナッグ組み
合せることにエフ大きな機能を有する半導体装置におい
て、これらの複数の半導体チップを同一ケース内に立体
的に組み込んだ半導体装置に関するものである。

（従来技術及び発明が解決しようとする問題点）従来、
この種の半導体装ｌｉ［に５１つの半導体チップを１つ
のケースに封入した集積回路を、配線用基板上に平面的
に配列していたため、実装密度か上らず、また、チップ
間の配線による１６号の伝播遅延の問題があった。また
、１つのケース内に複数のチップを同時に封入する方法
についてもこれまで幾つかの方法が提案されてきた。第
８図はその実施例でろ茗。図において１０１〜１０４は
半導体チップ、１０５はケースであり、各チップ間の電
気的接続は通常のワイヤーボンティングｆｆｉ’に用い
ている。このワイヤーボンティング法のほか、フエイン
ダウンボンデイング法を用いる方法もある。いずれの方
法においても、半導体チップを平面的に配列しているた
め、実装密度、テッグ間配線長共に、個々の半導体チッ
プをケースに封入後、配線基板上に配列して接続する方
法とあ筐り変らない。また、１枚のウェハに種々の機能
をＭする複数の集積回路を同時ＶＣ製造し、それぞれを
チップに裁断せず、製造工程における配線技術で各集積
回路を継ぐ方法もあるが、この方法も平面的な配列で、
かつ集績回路間の配線が複雑で、比較的面積を必要とす
ると共に、同時に製造したウエノ・上の集積回路が丁べ
て正常に動作する必要があるため、歩留りが悪い欠点が
あった。これらの欠点を解決するため、半導体チップを
配線基板上に立体的に配列し、実装密度を向上させる提
案が棒れている。第９図は、その実施例である。

図において２０１〜２０７は半導体集積回路装置、２１
５は配線用基板、２０８〜２１４は半導体集積回路ｆｉ
装ソケットである。第９囚に示す工うに半導体チップを
立体的に配置することに工り、第８図のような平面配置
にくらべて、実装密度を高めることができる。しかし、
第９図の例でも判わる工うに、半導体チップを配線用基
板に実装するためソケットを必要とし、実装密度をあけ
る上でこれが障害となっている。丁なわち、半導体チッ
プは半導体集積−路のみ真食刻技術で加工されるのに対
して、ソケットは従来の機械加工技術を用いて製造する
ため、実装密度の向上に限度があり、又チップ間の配線
も長くなるという欠点力５らった。

（問題点を解決するための手段） 本発明は、これらの欠点を除去するために提案されたも
ので、半導体チップの端部に端子を設け、これを別の半
導体チップに複数個同時に配置することにエフ実装密度
を高め、かつ配線長を短くすることを目的とする。

上記の目的を達成するため、不発８ＡはｇｔＡ部に接続
端子を設けた、集積回路を含む複数の半導体チップが、
前記の半導体チップの接続端子を設けた側に、多層配線
を有し、かつ内部の配線と接続された接続用パッド金偏
えた配線用半導体チップと一体に結合され、さらに前記
の沙数の半導体チップ本体は互に平行に配列され、夫夫
の半導体チップの接続端子が、前記の配線用半導体チッ
プの接続パッドと電気的に接続され、前記の半導体チッ
プ及びこれと一体に結合された配線用半導体チップが共
にケース内に収納されていることを特徴とする半導体装
置を発明の要旨とするものである。

次に本発明の詳細な説明する。なお実施例は一つの例示
であって、不発明の精神全逸脱しない範囲で、種々の変
更あるいは改良全行いうることＶｉ百うまでもない。

第１図は本発明の半導体装置の実施例の概念図を示すも
のであり、（ａ）図は半導体チップと配服用半導体チッ
プとの結合状態を示す斜視図、（ｂ）図は半導体装置の
縦断面白を示す。

（ａ）図において３０１〜３０４は夫々半導体チップを
示すもので、このチップは配線用半導体チップ３０５に
対して、はぼ垂直に固定されている。

図ボの場合は夫々の半導体チップの一力の端面に取付用
の突起ａ、ｂ’２設け、この突起を配線用半導体チップ
に設けられた凹部に押入して両者ヲ固冗するものである
。この状態において半導体チップ３０１〜３０４は互に
平行に配列される。

しかしながら、半導体ナツツと配線用半導体チップとの
結合力法はこれに駆足されるものでない。

（ｂ）図は（ＩＩＬＪ図の半導体、チップ及び配線用半
導体チップをケース３０７　Ｋ収納し７を状態を示すも
ので、ケースの内部には半導体チップ３０１〜３０４の
外形と相似の９３０６が形成され、半導体チップ３０１
は、この溝に挿入きれ、接宥剤をもって、溝内部に固定
される。またケースの上部にはキャップ３０８が装着さ
れ、ケース内部を密閉する。

ケース３０７の上部の側面にＦｉ接続用端子３１１が設
けられてお！７．この接続用端子ｒｒｉ図示の場合り字
形に折ジ曲けられており、この折曲部はケース内部に収
納されておｐ、配Ｎ用ｆッ７３０５に設けられたフェイ
スダウンボンティング３１２を介して配線用チップ３０
５の内部配線と接続され、また配線用チップ３０５　Ｋ
設けられた接続用パッド３０９ヲ介して、半導体チップ
３０１がらのリード端子３１０と接続されている。３１
３はケース３０７に形成された窓を示す。

集積回路を含む半導体チップ３０１〜３０４は、夫々別
の機能１Ｆ１：Ｍする集積回路であり、これらを組合せ
ることにより、工９大きな機能を実現する工う構成され
ている。これらの半導体ナツツ３０１〜３０４は外形寸
法が相互ＦＣ合っていること及びチップ＃部に接続端子
があること以外は通常の半導体集積回路と変らない。ｔ
、た配縁用チップ３０５は多層配線を主体とした集積回
路である。

以上のように構成するＣとにより、集積回路を含む複数
の半導体チップ３０１〜３０４ヲ立体的に組み＠せてケ
ースに封入することができ、実装＠度か平面に配置した
場合に比べて、１桁以上向上すると共に、半導体チップ
靭１〜３０４ヲ直接、配線用の半導体チップ３０５に接
続することりこより配線長を短くてることが可能となる
。

第２図は半導体チップ３０１〜３０４と配崖用の半導体
チップ３０５の電気的接続部分を示す実施例である。図
において４３０は集積回路を含む半導体ナラ１３０１〜
３０４の端部、４３１はその端部４３０に設けられた接
続端子で、この端子は半導体チップ４３０の内部の回路
と接続されている。

４３２は配線用の半導体ナツツ３０５０表面部、４３３
はその表面部４３２に設けられｆｃ接続パッドで、この
接続パッドは半導体チップ３０５の内部の回路と接続さ
れている。４３４は接続端子４３１と接続パッド４３３
とを電気的に接続するための半導体チップの構成材料工
り溶点の低い材料（例えはハンダ）である。このように
溶点の低い接続材料４３４ヲ使用する仁とにエリ、半導
体チップ間ｔ−直接接続することが可能となる。また、
集積回路を含む半導体チップ３０１〜３０４をその半導
体チップのｐ４でと同程度の寸法で相互に配線が可能と
なる。半導体チップの厚さ＃Ｓｔ機械的強度の許容する
範囲内で、チップをケースに組み込む前にチップの厚さ
全エツチングＶこより薄くしておくことも可能である。

第３図は接続材料４３４を作る工程を示した実施例であ
り、図において５４０は半導体基板、５４１は絶縁膜、
５４２は接続パッド用金属材料、５４３は接続材料であ
る。第３図（ａ）は接続拐料５４３を全面に形成した所
の断面図であり、第３図（ｂ）は、接続材料５４３　′
！ｉｌ−パターニングした後の断面図である。この工う
に１接続材料５４３を接続パッド用金桐材料５４２０面
積より充分に大きくしておくことにＬり、第３図（ｅＪ
　Ｋボアようにその後の熱処理で、接続材料５４３を熔
かせは、＆血張力に工り接続材料５４３は接続パッド用
金縞材料５４２のまわりＶｃ集まる。このようにして、
最初に形成する接続材料５４３を比較的薄く作っておき
、最後の熱処理にＬジ厚くすることが可能となる。

第４図は、集積回路を含む半導体ナツツ３０１〜３０４
の端部に設ける接続端子３１０の構造に関する実施例で
あり、図において６５１は半導体基板、６５２は半導体
基板を支持する絶縁材料、６５３は接続端子で、図示さ
れていないが、半導体基板６５１の引出線は絶縁材料６
５２０表面に形成されており、この引出線と接続端子６
５３とが接続はれるものである。接続端子の形状として
は第４図（ａ）〜ＣＣ）に示すように、絶縁材料中に埋
め込１ｔ′Ｌだ形状（ａ）、側面から突起した形状（ｂ
ｌ、側面から表面に連続した形状（Ｃ）のいずれによっ
ても接続端子を実現することは可能である。

第５凶は乗積（ロ）路を含む半導体ナツツ全正確な突起
をＭする形状で作り出アための方法を示した実施例であ
り、７６０は半導体基板、７６１はチップの支持板、７
６２はレジストマスクである。

集積回路を含む半導体チップの端すとして第５図（ａ）
を用いる場合は７６０′はウェハの表面、７６０”はウ
ェハの裏面でなければならない。基板をハ■望の形にす
るためには、基板７６０にレジスト７６２を塗布し、つ
いでレジスト７６２にリングラフィを用いて所望のパタ
ーンを作！１１（第５図ｂ）、ついでこのレジスト全マ
スクにしてエツチングにエフ半導体基板７６０　全エツ
チングし、エツチング終了後、レジス）　７６２　’！
に除去する（第５図Ｃ）。

次に半導体チップに突起を形成する方法及び配線用半導
体チップに凹部を形成する方法ｔＬついて述べる。

集積回路を含む半導体チップのシリコン基板として１１
０面のものを用いれは、第６凶（ａ）に示す↓うなマス
ク８０１を用いて、ＫＯＨ等による異方性エツチングに
エフ第５図に示した方法により第６図（ｂ）に示すよう
なチップ８０２を収り出丁ことかできる。第７図にボア
ようＶＣ’ｌた配線用半導体チップ９０１には１００面
全使用し、ＫＯＨ等による異方性エツチングを用いるこ
とにより、第７図Ｐこ示す形状を有する溝９０２を形成
することができる。以上の方法を用いることにエフ、相
互の位置合せが容易な集積回路を含む半導体ナツツと配
線用半導体チップ全作ジ出丁ことができる。また、第５
図〜第７図に示す方法以外にも、方向性の強い、たとえ
は、アルゴンイオンエツチング法郷と等方性のエツチン
グ、たとえば、反応性イオンエツチング（ＲＩ　Ｅ　）
　’ｃｍみ合せて用いても上記のような半導体チップを
得ることができる。以上のような方法で形状の揃った突
起や′ｍ全肩する半導体チップを用いることに工９、半
導体チップ３０１〜３０４を梢度良くケース３０７に固
定することかできる。

なお、耐融用の半導体チップには、チップ間の配線のみ
ｋ　ｌ′）−り込むたけでなく、トランジスタ、集積回
路、電僚回路、クロック回路等の累＋を搭載することが
可能であり、これＶｃニジ、共通の電源、クロックを作
ることができる。

（発明の効果） 以上示したような＊ａＫ工り、不発明によれば集積回路
を含む半導体チップを複数個同時にケース内に組込むこ
とにエフ、実装密度か飛緬的に同上し、非常に高機能な
半導体装ｌｉ！全１つのケース内に収めることが可能と
なる。また、半導体ナツツ間の配線がチップの厚み程度
となることにより、Ｏｉ＠の伝播遅延が非常に短くなり
、高速で処理できる半導体装ｒｊｉｊｔが実現できる等
の効果を有するものである。

【図面の簡単な説明】

第１図は本発明実施例の概念図、第２図は東ｆｔｋ［ｇ
ｌ路全含む半導体チップと配線用半導体チップの電気的
接続部分の実施例、第３図は接続拐料を作る工８を示し
た実施例、第４図＃′ｉ集槓回路全含む半導体ナツツの
端部に設ける接続端子の構造に関する実施例、第５図は
集積回路を含む半導体ナツツ全正確な突起全有する形状
で敗り出すための製法を示した実施例、第６図はナッグ
全取り出すために用いるマスクと叡ジ出したチップの形
状、第７囚は配線用半導体チップの表面に形成された、
集積回路を含む半導体チップの位置決めをする溝の形状
、第８図お工び第９凶は従来技術の例を示す。 １０１〜１０４・・半導体チップ １０５・・・・・・・・ケース ２０１〜２０７・半導体チップ ２０８〜２１４・・ソケット ２１５　　・・・・・・・配線用基板 ：（０１〜３０４・・・集８１．励路を含む半導体チッ
プ３０５　・・・・・・・配線用半導体チップ３０６・
　・・・半導体チップ３０１〜３０４のおおまかな位置
決め全する溝 ３０７・　・・・ケース不休 、３０８・・・・・・・ケースのキャップ３０９・　　
・・・・接続用パッド ３１０　　・・・・端子 ３１１・・・・・・・外部との接続端子３１２・・・・
・・・外部との接続用パッド４３０・・・・・・・・・
集積回路を含む半導体チップの端部４３１・・・・・・
・・・・・・接続端子４３２・・・・・・・・・・・・
配線用半導体チップ表面４３３・・・・・・・・・接続
パッド ４３４・・・・・・・・・・・低溶点接続材料５４１・
・・・・・・・・・・絶縁膜 ５４２・・・・・・・・・・・・接続パッド用金槁材料
５４３・・・・・・・・・接続材料 ６５１・・・・・・・・半導体チップ ６５２・・・・・・　・・・絶縁材料 ６５３・・・・・・・・接続端子 ７６０・・・・・・・・・・半導体チップ７６０’、　
７６０“・半導体チップの面７６１・・・・・・・・・
・チップの支持材７６２・・・・・・・・・・　レジス
トマスク特許出願人　日本軍４ｇ　ｍ話公社 第１ＥＩ （ａ） ３１３　　匙 第２図 第３図 第４図 第５図 第６図 第７図

Claims (8)

【特許請求の範囲】
1. （１）端部に接続端子を設けた、集積回路を含む複数の
   半導体チップが、前記の半導体チップの接続端子を設け
   た側に、多層配線を有し、かつ内部の配線と接続された
   接続用パッドを備えた配線用半導体チップと一体に結合
   され、さらに前記の複数の半導体チップ本体は互に平行
   に配列され、夫々の半導体チップの接続端子が、前記の
   配線用半導体チップの接続パッドと電気的に接続され、
   前記の半導体チップ及びこれと一体に結合された配線用
   半導体チップが共にケース内に収納されていることを特
   徴とする半導体装置。
2. （２）ケース本体内部に半導体チップの形状と相似の溝
   が形成され、前記の溝の内部に前記の半導体チップが装
   置され、かつケースの側部に設けられた外部への接続用
   の接続端子と、前記の半導体チップと一体に結合された
   配線用半導体チップの配線と接続された接続用パッドと
   が接続されていることを特徴とする特許請求の範囲第１
   項記載の半導体装置。
3. （３）半導体チップに設けた接続端子と、配線用半導体
   チップに設けた接続パッドとの間に、半導体チップの構
   成材料より融点の低い接続材料を挾んだことを特徴とす
   る特許請求の範囲第１項記載の半導体装置。
4. （４）半導体チップに設けた接続端子を、前記の半導体
   チップの側断面に設けたことを特徴とする特許請求の範
   囲第１項記載の半導体装置。
5. （５）半導体チップに設けた接続端子を、前記の半導体
   チップの側面から外方に突出して設けたことを特徴とす
   る特許請求の範囲第１項記載の半導体装置。
6. （６）半導体チップに設けた接続端子を、前記の半導体
   チップの表面および側面に連続して設けたことを特徴と
   する特許請求の範囲第１項記載の半導体装置。
7. （７）集積回路を含む半導体チップに１１０面、前記の
   半導体チップと結合される配線用チップに１００面を用
   いることを特徴とする特許請求の範囲第１項記載の半導
   体装置。
8. （８）配線用チップ内に電源クロック等の回路を同時に
   搭載したことを特徴とする特許請求の範囲第１項記載の
   半導体装置。