JPH05198694A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH05198694A
JPH05198694A JP4235373A JP23537392A JPH05198694A JP H05198694 A JPH05198694 A JP H05198694A JP 4235373 A JP4235373 A JP 4235373A JP 23537392 A JP23537392 A JP 23537392A JP H05198694 A JPH05198694 A JP H05198694A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
main surface
lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4235373A
Other languages
English (en)
Other versions
JP3061954B2 (ja
Inventor
Takao Fujizu
隆夫 藤津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4235373A priority Critical patent/JP3061954B2/ja
Publication of JPH05198694A publication Critical patent/JPH05198694A/ja
Application granted granted Critical
Publication of JP3061954B2 publication Critical patent/JP3061954B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置とくに薄型半導体装置に適用され
る柔構造のパッケ−ジの構造及びこのパッケ−ジを備え
た半導体装置の製造方法を提供する。 【構造】 微細接続技術を用いてリ−ド１４をバンプな
どの電極１２に接続した半導体チップ１０に、これとリ
−ド１４の大半を密封するようにこれらを第１のフィル
ム１８と第２のフィルム２０とで挟む。フィルム１８、
２０は熱可塑性樹脂と熱硬化性樹脂の混合物からなるた
とえばエポキサ樹脂からなる。このフィルムに金属箔を
防湿層として取付けた場合は、この金属箔が半導体チッ
プ１０をシ−ルドすることができる。リ−ド１４は、樹
脂フィルム１６で支持させることもできる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、と
くに薄型半導体装置に用いられる柔構造パッケ−ジの構
造及びこれを用いた半導体装置の製造方法に関するもの
である。
【０００２】
【従来の技術】半導体装置のパッケージ構造は、従来、
（１）アルミナなどのセラミック容器に半導体集積回路
が形成されている半導体基板（以下、半導体チップとい
う）を密封するセラミックパッケージ、（２）モールド
樹脂封止パッケージ、（３）基板上に形成された半導体
チップとこれにつながるリ−ドに液状樹脂を滴下して形
成されるボッティング樹脂封止プラスチックパッケージ
等がある。このうち、半導体チップをフィルム上に搭載
してからまたは半導体チップ上の電極と直接リードフレ
ームを接続した後、プラスッチク樹脂を高温、高圧で圧
入し、封止するモールド成形樹脂封止が広く使われてい
る。モールド樹脂の有する性質から、現在１ｍｍ程度の
厚さのＴＳＯＰ（Thin Small Outline Package) が多く
利用されている。このほかにＴＡＢ方式によるパッケー
ジ（TCP:Tape Carrier Package) が知られている。
【０００３】図１６は、従来のＴＡＢ方式に用いるフィ
ルムキャリア１の平面図であり、これを本発明のパッケ
−ジに用いることができる。このフィルムキャリア１の
基材となる樹脂フィルム１６は、可撓性を有するポリイ
ミド樹脂やポリエステルなどのプラスチックからなる絶
縁材料から形成されている。このフィルム１６は、帯状
部材であり、その両側縁には長手方向にフィルムを移動
する送り孔２を所定の間隔で形成している。長軸方向中
央部には半導体チップ１０を載置するチップ載置用開口
部１７が形成されている。この開口部１７の各辺に対向
するように所定の間隔をおいて細長い台形の開口部４が
チップ搭載用開口部を囲むように形成されている。リ−
ド１４は、この中心部の開口部１７とその周辺部の開口
部４の間の領域に形成されている。リ−ド１４は、通
常、Ｃｕなどの金属箔をフィルム全面に張付け、フォト
エッチングにより金属箔をパタ−ニングして形成され
る。セラミックパッケ−ジ内のリ−ドに比較して配線幅
や間隔を十分小さく、かつ、高精度に設定することがで
きる。リ−ド１４は、半導体チップ１０と接続されるイ
ンナ−リ−ド部分と周辺部の開口部４に支持されるアウ
タ−リ−ド部分５からなる。リ−ド１４のインナ−リ−
ドは半導体チップ１０上に整列して複数形成されたパッ
ドやその上に形成したバンプなどからなる電極１２に接
続される。
【０００４】樹脂フィルム１６上のリ−ド１４は、電極
１２が半導体チップ１０の主面の各辺に沿って規則的に
配置されているので、通常は、各辺につながるリ−ド群
がそれぞれ同一のパタ−ンを有する様に配置されてい
る。この図は、半導体チップ１０から４方向へリ−ド１
４が導出した例を示しているが、方向が相反する２方向
へリ−ドが導出するタイプのものもある。半導体チップ
１０をフィルムキャリア１に搭載し、リ−ド１４を電極
１２に取付けた後は、フィルムキャリア１の所定の領域
と共に半導体チップ１０は、モ−ルド樹脂によりパッケ
−ジングされる。モ−ルド樹脂６を施されたフィルムキ
ャリア１は、モ−ルド樹脂部分と露出しているリ−ド１
４の一部を残して、アウタ−リ−ド部分やその付近の樹
脂フィルムを切断除去する。図１９は、図１６のＣ−
Ｃ′部分の断面図であり、半導体チップ１０とキャリア
フィルムの周辺領域とを樹脂モ−ルド６によりパッケ−
ジングされている。すなわち、キャリアフィルムに搭載
した半導体チップ周囲をエポキシ樹脂やシリコ−ンなど
の液体プラスチック樹脂を滴下することによって被覆し
保護するボッティング技術やＴＣＰをモールド樹脂成形
技術などの実施によって半導体チップを機械的な応力や
様々な環境的条件から保護し、半導体装置の信頼性を確
保している。
【０００５】
【発明が解決しようとする課題】現在、半導体装置に組
み込まれる半導体チップは大型化、多ピン化しており、
パッケージが薄型になるにしたがって、薄く面積の大き
な半導体装置が作られるようになっている。そのため硬
構造パッケージでは半導体装置が薄型化するにつれて、
わずかな変形に対しても極めて脆く、外力を逃がすこと
ができずに、破壊されてしまう。その結果、近年のＩＣ
カードのように、外力による歪みを受けやすい製品に実
装する場合には硬化樹脂による硬構造の薄型パッケージ
では、ケースに強度を持たせ、ケースも硬構造としなけ
ればならないなど強度的にも問題があった。さらに、今
日の半導体装置のパッケージでは、以下に述べるような
問題点がある。（１）セラミックパッケージの場合はパ
ッケージコストが高く、また機械的強度やセラミック焼
結体の製造方法からくる制限で小型化や薄型化が困難で
ある。例えばセラミック薄板は厚さ約１ｍｍ以下の半導
体装置を作ることが難しい。（２）モールド樹脂プラス
チックパッケージの場合は、約１ｍｍ以下の厚さのもの
ではモールド成形制御が困難であり、約０．５〜０．８
ｍｍ厚程度の成形が限界である。またエボキシ樹脂だけ
では水分の透過を防ぐことはできないので、外部からの
湿気が侵入する可能性が高い。また、（３）ポッティン
グ成形によるプラスチックパッケージの場合は、樹脂の
滴下によって成形するため厚さのコントロールが困難で
ある。さらに、１ｍｍ厚以下の薄膜コートは樹脂の粘度
を調整する必要があり、使用する樹脂は制限される。こ
のため、薄型化による水分の透過を防ぐことができなく
なる。
【０００６】
【課題を解決するための手段】上述の問題点を解決する
ため、本発明は、微細接続技術を用いてリードと接続し
た半導体チップをフィルムにより密封することを特徴と
する。すなわち、本発明の半導体装置は、第１及び第２
主面を有する少なくとも１つの半導体基板と、前記半導
体基板の第１の主面上に形成されている複数の電極と、
一端が前記複数の電極の内の所定の電極上まで延びてこ
の所定の電極と接続し、他端が前記半導体基板の外方に
導出しているリードと、前記半導体基板の第１の主面に
密着している第１のフィルムと、前記半導体基板の前記
第２の主面に密着している第２のフィルムとを備え、前
記第１及び第２のフィルムは、前記リードの前記他端以
外及び前記半導体基板を上下から挟んで前記半導体基板
を密封していることを特徴としている。前記第１及び第
２のフィルムは、有機フィルム層からなることができ、
また、有機フィルム層と無機フィルム層の複合層からな
り、前記第１及び第２のフィルムの前記有機フィルム層
は互いに接着して前記半導体基板を密封することができ
る。前記第１及び第２のフィルムの前記無機フィルム層
は、絶縁保護膜によって被覆保護する事ができる。
【０００７】前記無機フィルム層は、金属又はセラミッ
クから選ばれる。前記第１のフィルムの表面には放熱装
置を取付けられる。前記リ−ドは、前記第１及び第２の
フィルムによって密封されている樹脂フィルムによって
支持することができる。前記リ−ドを支持する前記樹脂
フィルムには、少なくとも１つのスリット又は溝を形成
することができる。前記第１及び第２のフィルムの有機
フィルム層は、その前記半導体基板に接する部分が切除
されていて、前記第１及び第２のフィルムの無機フィル
ム層が直接前記半導体基板に接触していることができ
る。前記無機フィルム層が金属から形成されている場合
において、前記第１又は第２のフィルムもしくはその双
方の前記無機フィルム層と前記リ−ドの内の所定のリ−
ドとの間の有機フィルム層に導電材料が充填された貫通
孔を設けて前記無機フィルム層と前記リ−ドとを電気的
に接続することができる。また、本発明の半導体装置
は、第１の主面及び第２の主面を有する少なくとも１つ
の半導体基板と、前記第１の主面上に形成されている複
数の電極と、一端が前記複数の電極の内の所定の電極上
まで延びてこの電極と接続し、他端が前記半導体基板の
外方に導出しているリードと、２つに折り畳まれたフィ
ルムとを備え、前記フィルムは、前記リードの前記他端
以外の前記半導体基板を上下から挟んで前記半導体基板
を密封することを第２の特徴としている。
【０００８】また、第１の主面及び第２の主面を有する
第１の半導体基板と、第１の主面及び第２の主面を有す
る第２の半導体基板と、前記第１の半導体基板の第１の
主面上に形成されている複数の電極と、前記第２の半導
体基板の第１の主面上に形成されている複数の電極と、
一端が前記第１の半導体基板の第１の主面に形成された
前記複数の電極の内の所定の電極上まで延びてこの所定
の電極と接続し、他端が前記第１の半導体基板の外方に
導出している第１のリードと、一端が前記第２の半導体
基板の第１の主面に形成された前記複数の電極の内の所
定の電極上まで延びてこの所定の電極と接続し、他端が
前記第２の半導体基板の外方に導出している第２のリー
ドと、一端が前記第１の半導体基板の第１の主面に形成
された前記複数の電極の内の所定の電極以外の電極と接
続し、他端が前記第２の半導体基板の第１の主面に形成
された前記複数の電極の内の所定の電極以外の電極と接
続している内部リードと、前記第１の半導体基板の第１
の主面及び前記第２の半導体基板の第１の主面に密着し
ている第１のフィルムと、前記第１の半導体基板の第２
の主面及び前記第２の半導体基板の第２の主面に密着し
ている第２のフィルムとを備え、前記第１のフィルム及
び第２のフィルムは、前記第１のリード及び第２のリ−
ドの前記他端以外及び前記第１の半導体基板及び第２の
半導体基板を上下から挟んでこれら半導体基板を密封し
てなることを第３の特徴としている。
【０００９】本発明の半導体装置の製造方法は、一端が
第１の主面及び第２の主面を有する半導体基板のその第
１の主面上に形成された複数の電極上まで延びているリ
−ドをこの電極に接続し、このリ−ドの他端を前記半導
体基板の外方に導出させる工程と、前記第２の主面およ
び前記リ−ドの一部に第２のフィルムを密着させる工程
と、前記半導体基板の第１の主面に第１のフィルムを載
せる工程と、前記半導体基板を、上部室と下部室とに弾
性膜によって仕切られている真空装置内の前記下部室内
に置かれた加熱装置に前記第２のフィルムが前記加熱装
置に接するように配置する工程と、前記加熱装置を動作
させている間、前記下部室内を排気することによって、
この下部室を真空又は減圧状態にし、前記弾性膜を下方
に押し下げ、この弾性膜の作用によって前記第１のフィ
ルムを前記第１の主面に密着させる工程とを備えている
ことを特徴としている。
【００１０】
【作用】フィルムを大気圧よりも減圧した状態で半導体
チップの上下から挟み込むように包み、上下のフィルム
の端部を接着することにより、フィルムを通しての水分
やその端部からの水分の侵入を十分防止する柔構造の薄
型のパッケ−ジを提供することができる。フィルムに防
湿層を取付けた場合は前述の水分の侵入を更に効果的に
防止することができる。防湿層が金属などの場合には、
半導体チップを電磁的にシールドすることができので耐
雑音性が向上し、防湿層が熱伝導性が場合は、−その熱
放散性が向上する。また、上下のフィルム間には、大気
圧より減圧した状態にあるので、その空間部分を必要最
小限にすることができる。したがって、半導体装置を回
路基板に実装する際の熱処理によって生ずる空間内の空
気の膨脹を最小限に止めることができる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。まず、図１及び図２を参照して第１の実施例を説
明する。図１は、第１の実施例の断面図（図２のＡ−
Ａ′部分）、図２は、その平面図である。図において、
半導体チップ１０の第１の主面上には、その周辺に沿っ
て電力供給用もしくは入出力信号用の複数の電極１２が
並べられている。この電極は、パッド電極でも良いしバ
ンプ電極でも良い。図示はしないが半導体チップ１０
は、これら電極以外は保護絶縁膜で被覆されている。電
極は、リ−ド１４と接続するためにこの保護絶縁膜から
露出している。半導体チップ１０上の例えばパッド電極
などの電極１２と外部引出しのリード１４とは従来から
知られているＴＡＢ（Tape AutomatedBonding) もしく
はメッキ接続ＭＰＢ（Micre Plating Bonding)などの微
細接続技術で接続する。ＴＡＢ法では、図１６に示すよ
うな整列された複数のリ−ド１４とそのチップ搭載用開
口部１７に半導体チップ１０が搭載され樹脂フィルム１
６を有するフィルムキャリア１を用いる。
【００１２】ここに取付けられたリ−ド１４は、半導体
チップ１０の電極１２にボンディグされた後その他端に
形成されたアウタ−リ−ド部分５をその部分の樹脂フィ
ルムとともに切り取ってプリント板のような回路基板に
取付けが容易なように整形する。リ−ド１４の、回路基
板に取付けるように整形され、半導体チップ１０から突
出している外部端を除いて、半導体チップ１０、リ−ド
１４及びリ−ド１４を支持する樹脂フィルム１６は、第
１のフィルム１８と第２のフィルム２０によって挟まれ
る。両者は、真空中もしくは大気圧より減圧の状態で前
記樹脂フィルムと共に熱的に融着し、フィルム１８、２
０の間に挟まれている半導体チップなどを密封する。フ
ィルム１８、２０には、柔軟性があり、耐湿性及び熱伝
導性の高い、例えば、ポリイミドやエポキシのような絶
縁材料が使用される。第１のフィルム１８は、半導体チ
ップ１０の第１の主面とその上のリ−ド１４に密着して
おり、第２のフィルム２０は、半導体チップ１０の第２
の主面、リ−ド１４及び樹脂フィルム１６と密着してい
る。
【００１３】半導体チップ１０は、真空もしくは減圧状
態で密封されているので、無駄な空間はなく非常に薄い
半導体装置を得ることができる。半導体チップ１０の厚
さは約０．２５ｍｍ、電極１２の高さは約０．０７ｍ
ｍ、リ−ド１４の厚さは約０．０３ｍｍ、樹脂フィルム
１６の厚さは約０．０６ｍｍそして第１及び第２のフィ
ルム１８、２０の厚さはそれぞれ約０．０２５ｍｍであ
るので、この半導体装置全体の厚さは約０．４７ｍｍと
なり従来の１ｍｍ程度の厚さの半導体装置より薄型化が
進む。図１に示す半導体チップ１０のフィルム１８、２
０から導出するリ−ド１４の外部端は、整形され回路基
板に実装され易いようになっている。この実装時におい
て、半導体チップ１０は熱の影響を受けるが、絶縁フイ
ルム１８、２０間は、大気圧より減圧状態にして有るの
で、このフィルムは半導体チップ１０などに密着してい
る。したがって、フィルムの間には、必要最小限のほん
の僅かの空間しか有していない。そこで、前記実装時に
おいて、半導体チップ１０は熱にさらされても熱膨張を
起こす空間はごく少ないので熱の影響は無視できる。
【００１４】つぎに、図３を参照して第２の実施例を説
明する。図３は、この実施例の半導体装置の断面図であ
る。この実施例では、半導体チップ１０の第１の主面に
密着する第１のフィルム１８は、厚さ０．０１５ｍｍの
防湿性の無機フィルム層２２と厚さ０．０２５ｍｍの接
着性の有機フィルム層２４から構成されている。また、
第２の主面等に密着する第２のフィルム２０は、厚さ
０．０１５ｍｍの防湿性の無機フィルム層２６と厚さ
０．０２５ｍｍの接着性の有機フィルム層２８から構成
されている。有機フィルム２４、２８は、例えば、エポ
キシ樹脂からなり、無機フィルム層２２、２６は、Ａ
ｌ、Ｃｕ、Ｆｅもしくはこれらの混合物からなる金属箔
やアルミナ、シリカ、ベリリヤ、窒化アルミなどのセラ
ミックからなる。無機フィルム層２４、２６は、防湿性
や熱伝導性に優れているので、半導体装置の湿気に対す
る抵抗や熱放散性が向上する。さらに、前記無機フィル
ム層にＡｌなどの金属を用いた場合、これをア−スする
事により、半導体装置がシ−ルドされ、外部からの雑音
の侵入、内部からの雑音の放出を防ぎ、クロストークノ
イズなどからの対雑音性能が著しく向上する。そして半
導体チップをプリント基板に接着剤で取付けたときに、
この半導体装置から発生した熱は、容易に無機フィルム
層２６と接着剤を介してプリント基板に放散される。
【００１５】つぎに、図４を参照して第３の実施例を説
明する。図４は、この実施例の半導体装置の断面図であ
る。ここでは、第１及び第２のフィルムの露出面が絶縁
保護膜によって保護されていることに特徴がある。第１
のフィルム１８は、エポキシ樹脂などの接着性の有機フ
ィルム層２４とＡｌなどの防湿性の無機フィルム層２２
からなり無機フィルム層２２がエポキシ樹脂などの厚さ
約０．０１ｍｍの絶縁保護膜３０と密着して保護されて
いる。第２ののフィルム２０は、エポキシ樹脂などの接
着性の有機フィルム層２８とＡｌなどの防湿性の無機フ
ィルム層２６からなり、無機フィルム層２６がエポキシ
樹脂などの厚さ約０．０１ｍｍの絶縁保護膜３２と密着
して保護されている。熱伝導性の高いフィルム１８、２
０の無機フィルム層の酸化が防止される。
【００１６】つぎに、図５及び図６を参照して第４の実
施例を説明する。図５はこの実施例の図６に示すＢ−
Ｂ′部分の断面図であり、図６はこの実施例の半導体装
置の平面図であるが、内部の半導体チップ１０の状態を
明らかにするために、第１のフィルム１８は省略してあ
る。図に示すようにこの半導体装置は、１対の半導体チ
ップ１０からなり、第１及び第２のフィルムの構造は、
第３の実施例と同じである。第１のフィルム１８は、エ
ポキシ樹脂などの接着性の有機フィルム層２４とＡｌな
どの防湿性の無機フィルム層２２からなり無機フィルム
層２２がエポキシ樹脂などの厚さ約０．０１ｍｍの絶縁
保護膜３０と密着して保護されている。第２ののフィル
ム２０は、エポキシ樹脂などの接着性の有機フィルム層
２８とＡｌなどの防湿性の無機フィルム層２６からな
り、無機フィルム層２６がエポキシ樹脂などの厚さ約
０．０１ｍｍの絶縁保護膜３２と密着して保護されてい
る。この半導体装置を形成するにあたり、１つの半導体
チップ１０にリ−ド１４を取付けるには、チップ搭載用
開口部１７を２つ有するフィルムキャリアを使用するこ
とが可能である。半導体チップ１０内の集積回路間を接
続するためには、各半導体チップ上に形成された金バン
プ電極などの電極１２間を内部リ−ド３４で接続する。
内部リ−ド３４は、樹脂フィルム１６によって支持され
ている。各半導体チップ１０上に形成されている電極１
２の数は、図では、１２個であるが、これは１例であっ
て、その数に制限はなく、必要に応じて決定される。こ
の実施例では半導体装置の小形化が向上する。
【００１７】つぎに、図７を参照して第５の実施例を説
明する。図は、この実施例の半導体装置の断面図であ
る。この実施例では、放熱板に特徴がある。半導体チッ
プ１０の第１の主面に密着する第１のフィルム１８は、
厚さ０．０１５ｍｍの防湿性の無機フィルム層２２と厚
さ０．０４０ｍｍの接着性の有機フィルム層２４から構
成されている。また第２の主面等に密着する第２のフィ
ルム２０は、厚さ０．０１５ｍｍの防湿性の無機フィル
ム層２６と厚さ０．０４０ｍｍの接着性の有機フィルム
層２８から構成されている。無機フィルム２２の上には
ＡｌやＣｕなどの複数の放熱フィン３６が取付けられて
半導体装置の放熱特性を向上させている。
【００１８】つぎに、図８を参照して第６の実施例を説
明する。図は、この実施例の半導体装置の断面図であ
る。フィルムは、第３の実施例と同じ構成である。第１
のフィルム１８は、エポキシ樹脂などの接着性の有機フ
ィルム層２４とＡｌなどの防湿性の無機フィルム層２２
からなり無機フィルム層２２がエポキシ樹脂などの厚さ
約０．０１ｍｍの絶縁保護膜３０と密着して保護されて
いる。第２ののフィルム２０は、エポキシ樹脂などの接
着性の有機フィルム層２８とＡｌなどの防湿性の無機フ
ィルム層２６からなり、無機フィルム層２６がエポキシ
樹脂などの厚さ約０．０１ｍｍの絶縁保護膜３２と密着
して保護されている。この実施例では、リ−ドを支持す
る樹脂フィルム１６に１つもしくは複数のスリット３８
を形成している。スリット３８は折り曲げを容易にする
ために設けられている。半導体装置全体に一様の力が上
面または下面から加わったとき、半導体チップ１０に直
接機械的な力が加わらないのでこの半導体チップの破損
を防ぐことができる。スリット３８の代わりにスリット
と同じ様な形状の溝を用いることもできる。
【００１９】つぎに、図９を参照して第７の実施例を説
明する。図は、この実施例の半導体装置の断面図であ
る。ＴＡＢ方式に用いるフィルムキャリアは、今までの
実施例のような２層フィルムキャリアの他にリ−ドを支
持する樹脂フィルムを用いない１層フィルムキャリアや
リ−ドと樹脂フィルムとを接着剤で接続する３層フィル
ムキャリアが知られており、本発明は、これらのフィル
ムキャリアにも適用することができる。この実施例で
は、１層フィルムキャリアを用いる。複数のリ−ド１４
の半導体チップ１０から離れた外部端を接着テ−プ（図
示せず）で接続してリ−ド１４を整列させる。そして１
対のフィルム１８、２０で半導体チップ１０などを挟ん
で密封してから接着テ−プを取り外す。リ−ド１４の機
械的強度を維持するためにこの厚さは、約０．０８ｍｍ
程度以上にすることが好ましい。フィルム１８、２０は
第３の実施例と同じ構成である。
【００２０】つぎに、図１０を参照して第８の実施例を
説明する。図は、この実施例の半導体装置の断面図であ
る。フィルムキャリアは、第７の実施例と同じ１層フィ
ルムキャリアを用いる。第１のフィルム１８は、エポキ
シ樹脂などの接着性の有機フィルム層２４とＡｌなどの
防湿性の無機フィルム層２２からなり無機フィルム層２
２がエポキシ樹脂などの厚さ約０．０１ｍｍの絶縁保護
膜３０と密着して保護されている。第２ののフィルム２
０は、エポキシ樹脂などの接着性の有機フィルム層２８
とＡｌなどの防湿性の無機フィルム層２６からなり、無
機フィルム層２６がエポキシ樹脂などの厚さ約０．０１
ｍｍの絶縁保護膜３２と密着して保護されている。しか
し、この実施例のフィルム１８、２０の有機フィルム層
２４、２８の半導体チップ１０の第１の主面及び第２の
主面と接する部分は除去されている。したがって、フィ
ルムを構成するＡｌ箔のような無機フィルム層２２、２
６は直接前記主面に密着している。この実施例では、そ
の結果半導体チップからの熱放散がさらに効率的にな
る。
【００２１】つぎに、図１１を参照して第９の実施例を
説明する。図は、この実施例の半導体装置の断面図であ
る。第１のフィルム１８は、エポキシ樹脂などの接着性
の有機フィルム層２４とＡｌなどの防湿性の無機フィル
ム層２２からなり無機フィルム層２２がエポキシ樹脂な
どの厚さ約０．０１ｍｍの絶縁保護膜３０と密着して保
護されている。第２ののフィルム２０は、エポキシ樹脂
などの接着性の有機フィルム層２８とＡｌなどの防湿性
の無機フィルム層２６からなり、無機フィルム層２６が
エポキシ樹脂などの厚さ約０．０１ｍｍの絶縁保護膜３
２と密着して保護されている。半導体チップ１０の上下
に形成されている無機フィルム層２２、２６がＡｌ箔な
どの金属で構成される場合、この無機フィルム層を複数
のリ−ド１４の内のグランドレベルのリードと接続する
ことにより、無機フィルム層にシールド効果をもたせる
ことができる。また、リード１４は無機フィルム層に挟
まれた構造になっているので、ストリップ線路と見なす
ことができる。第１及び第２のフィルムの厚さ、リード
の幅や厚さを調整することにより、特性インピーダンス
を制御することができる。従って、本発明に係るパッケ
ージにおいてはリードを伝導線路として扱うことができ
るようになり、反射ノイズ、クロストークノイズを減少
させることが可能となり、高周波で動作する高速な半導
体装置に対応することができる。
【００２２】まず貫通孔４０をグランドレベルのリ−ド
１４を介して絶縁フィルム１８、２０及び絶縁保護膜３
０、３２を貫通するようにそのエッジ付近４１に形成す
る。ついで貫通孔４２をグランドレベルのリ−ド１４を
介してフィルム１８、２０、樹脂フィルム１６及び絶縁
保護膜３０、３２を貫通するように形成する。貫通孔４
２は、貫通孔４０より内側の半導体チップ１０よりに形
成される。無機フィルム層２２、２６をグランドレベル
リ−ド１４と接続する方法は、フィルム１８、２０を半
導体チップ１０に接着した後に、グランドレベルリード
１４を貫通するように貫通孔４０を形成し、例えば、プ
リント基板製造において通常用いられているスルーホー
ルメッキにより貫通孔の内壁に金属層を形成し、グラン
ドレベルリードと無機フィルム層２２、２６とを接続す
る。あるいは、貫通孔４０の内部に導電性銀ペーストを
埋め込み加熱処理を行うことにより接続しても良い。グ
ランドは、信号伝送のために流れる電流のリターンパス
であるから、貫通孔４０はパッケージ外側４１だけでな
く、半導体チップ１０近傍にも貫通孔４２を設ける必要
がある。貫通孔４０をできるだけ外側に設け、貫通孔４
２をできるだけ半導体チップ１０に近傍して設けること
によりグランドのインダクダンスを減少させることがで
きる。従ってグランドのインダクダンスに起因するグラ
ンドバウンスを減少させることができ、より高速な動作
を可能にする。
【００２３】つぎに、図１２を参照に第１０の実施例に
ついて説明する。図は、この実施例の半導体装置の断面
図である。第１のフィルム１８は、エポキシ樹脂などの
接着性の有機フィルム層２４とＡｌなどの防湿性の無機
フィルム層２２からなり無機フィルム層２２がエポキシ
樹脂などの厚さ約０．０１ｍｍの絶縁保護膜３０と密着
して保護されている。第２ののフィルム２０は、エポキ
シ樹脂などの接着性の有機フィルム層２８とＡｌなどの
防湿性の無機フィルム層２６からなり、無機フィルム層
２６がエポキシ樹脂などの厚さ約０．０１ｍｍの絶縁保
護膜３２と密着して保護されている。前実施例では、半
導体チップ１０の上下の無機フィルム層２２、２６をグ
ランドに用いた場合を説明したが、、この場合、電源の
インダクタンスは従来のままであるので電源のノイズは
減少しない。そこで、一方の無機フィルム層をグランド
に、他方を電源とすることによって、電源・グランド双
方のノイズを減少させることが可能となる。まず、貫通
孔４４をフィルム１８及び絶縁保護膜３０を貫通し、グ
ランドレベルリ−ド１４が露出するようにそのエッジ付
近４３に形成する。ついで、貫通孔４６をフィルム１８
及び絶縁保護膜３０を貫通し、グランドレベルリ−ド１
４が露出するように形成する。
【００２４】貫通孔４６は貫通孔４４より内側の半導体
チップ１０よりに形成される。無機フィルム層２２をグ
ランドレベルリ−ド１４と接続する方法は、前実施例と
同様にスル−ホ−ルメッキや導電ペ−ストの埋込みを用
いる。この様に構成すれば、半導体装置が動作するとき
にフィルム１８の無機フィルム層２２はグランドレベル
リ−ドの分岐線として用いられ、またグランドレベル電
圧のシ−ルドとしても用いられる。ついで、貫通孔４８
をフィルム２０及び絶縁保護膜３２を貫通し、電源用リ
−ド１４が露出するようにそのエッジ付近４５に形成す
る。その後、貫通孔５０を樹脂フィルム１６、フィルム
２０及び絶縁保護膜３２を貫通し、電源用リ−ド１４が
露出するように形成する。貫通孔５０は、貫通孔４８よ
り内側の半導体チップ１０よりに形成される。無機フィ
ルム層２６を電源用リ−ド１４と接続する方法は、前実
施例と同様にスル−ホ−ルメッキや導電ペ−ストの埋込
みを用いる。この様に構成すれば、半導体装置が動作す
るときにフィルム１８の無機フィルム層２２は電源用リ
−ドの分岐線として用いられ、また電源電圧のシ−ルド
としても用いられる。
【００２５】つぎに、図１３を参照して第１１の実施例
を説明する。図は、この実施例の半導体装置の断面図で
ある。第１のフィルム１８は、エポキシ樹脂などの接着
性の有機フィルム層２４とＡｌなどの防湿性の無機フィ
ルム層２２からなり無機フィルム層２２がエポキシ樹脂
などの厚さ約０．０１ｍｍの絶縁保護膜３０と密着して
保護されている。第２ののフィルム２０は、エポキシ樹
脂などの接着性の有機フィルム層２８とＡｌなどの防湿
性の無機フィルム層２６からなり、無機フィルム層２６
がエポキシ樹脂などの厚さ約０．０１ｍｍの絶縁保護膜
３２と密着して保護されている。まず、貫通孔５２を有
機フィルム層２４を貫通し、グランドレベルリ−ド１４
が露出するようにそのエッジ付近５３に形成する。つい
で、貫通孔５４をフィルム１８の有機フィルム層２４を
貫通し、グランドレベルリ−ド１４が露出するように形
成する。貫通孔５４は、貫通孔５２より内側の半導体チ
ップ１０よりに形成される。無機フィルム層２２をグラ
ンドレベルリ−ド１４と接続する方法は、前実施例と同
様にスル−ホ−ルメッキや導電ペ−ストの埋込みを用い
る。この様に構成すれば、半導体装置が動作するときに
フィルム１８の無機フィルム層２２はグランドレベルリ
−ドの分岐線として用いられ、またグランドレベル電圧
のシ−ルドとしても用いられる。
【００２６】一方、フィルム２０の有機フィルム層２８
の中央部分であって、半導体チップ１０の第２の主面に
接する領域を取り除いてＡｌ箔などの無機フィルム層２
６が直接この第２の主面に密着させる。そして、貫通孔
５６を有機フィルム層２８を貫通し、電源用リ−ド１４
が露出するようにそのエッジ付近５５に形成する。貫通
孔５６には導電材料を充填して電源用リ−ド１４と無機
フィルム層２６とを電気的に接続する。また、この無機
フィルム層２６は半導体チップ１０の第２の主面に電気
的に接続されている。このような構成により、この第２
の主面が他のリ−ドに接続している電極１２に電気的に
接続している場合、無機フィルム層２６は、電源用リ−
ドの分岐線として用いられる。以上のように、この実施
例では樹脂フィルム１６を貫通する貫通孔を省略する事
ができる。つぎに、図１４を参照して第１２の実施例を
説明する。図は、この実施例の断面図である。ＴＡＢ方
式をもちいることは、本発明を実現するための１つの手
段であるが、ＴＡＢ方式に用いるフィルムキャリアには
種々の形式がある。
【００２７】今までの実施例では４方向からリ−ド群が
導出するタイプを例にして本発明を説明してきたが、こ
の実施例はリ−ド群が互いに反対方向に導出している２
方向タイプのフィルムキャリアに適用する。ここでは、
パッケ−ジを構成するフィルムは、例えば、図１に示す
ような第１のフィルム１８を用い、これを２つに折って
中にリ−ド１４を電極１２に接続した半導体チップ１０
を挟み込み、これらを真空もしくは減圧状態で密封す
る。フィルムキャリアを一部切除しておいてフィルム１
８を取付け、その後リ−ド部分を整形する場合は、フィ
ルム１８は、半導体チップ１０の上下で１つながりにな
っているが、フィルムキャリアを加工しないでそのまま
フィルム１８を挟みつけ、その後フィルムキャリアの不
要部を切除し、リ−ド加工を行う場合は、フィルムは上
下に別れてしまい、図１の半導体装置と同じ断面形状と
なる。
【００２８】つぎに、図１５を参照して本発明の半導体
装置の製造方法について説明する。図は、その製造装置
の断面図を示している。真空装置６０の内部は、上部室
６２と下部室６４とに弾性膜６６によって２分されてい
る。この下部室６４の中に加熱装置６８が収納されてい
て、下部室６４は真空ポンプ（図示せず）に接続されて
いる。半導体チップ１０を真空装置６０で操作する前
に、樹脂フィルム１６に整列されているリ−ド１４はＴ
ＡＢ法やＭＰＢ法によって半導体チップ１０に接続され
る（図１参照）。そして、第２のフィルム２０が半導体
チップ１０の第２の主面、リ−ド１４および樹脂フィル
ム１６とに仮接着される。この第２のフィルム２０が取
付けられた半導体チップ１０は、下部室６４内の加熱装
置６８の上に置かれ、第２のフィルム２０は加熱装置６
８に面するようにする。ついで、第１のフィルム１８を
加熱装置の上に置かれた半導体チップ１０の第１の主面
に置き、第１のフィルム１８は弾性膜６６に面するよう
にする。この状態で真空ポンプを動作させて真空装置６
０の下部室６４を大気圧より減圧状態にする。
【００２９】下部室６４が排気されるにしたがって弾性
膜６６は下部室６４に図の点線に示すように張り出し、
これによって、第１のフィルム１８は、半導体チップ１
０に押付けられる。この間加熱装置６８は、１００〜２
５０℃程度の温度範囲で動作している。このプロセスに
よって第１のフィルム１８と第２のフィルムは、互いに
熱融着して半導体チップ１０などを密封する。密封する
時間は、大体数１０秒程度である。
【００３０】図１７を参照して上記製造装置をＴＡＢ方
式に適用した例を説明する。図はＴＡＢ方式によるフィ
ルムキャリアの平面図を示す。フィルムキャリア１の基
材は中心部にチップ搭載用開口部１７、側部に送り孔２
および周辺開口部１７の周辺の台形開口部４を有するポ
リイミドフィルムなどの樹脂フィルム１６からなり、樹
脂フィルム１６にはチップ搭載用開口部１７に先端が突
出した複数のリ−ド１４が形成されている。この先端を
半導体チップ１０の電極にボンディングしてフィルムキ
ャリア１を形成する。これにその裏から第２のフィルム
２０を取付けて図１５の装置を使って図１７に示すよう
に第１のフィルム１８を取付ける。その後このフィルム
キャリア１の不要部分を切り捨てて図１に示すような半
導体装置を形成する。図１の半導体装置をプリント板に
実装するには、その前にリ−ド１４の他端を加工してか
ら取付ける。このような構成では、半導体チップ周囲に
無駄な空間は一切なく、フィルム層が半導体チップ及び
リードに密着しているので半導体装置全体の厚さを極め
て薄く形成することができる。
【００３１】本発明においては、半導体チップの厚さが
２５０μｍ程度、ＴＡＢフィルムの厚さがリード厚を含
めて約１００μｍの厚さで、全体の厚さが４５０μｍ程
度の半導体装置を形成することができた。従来のＴＳＯ
Ｐではかなり薄くしても１ｍｍ程度の厚さであるから、
半導体装置の厚さを半減することができた。このサンド
イッチ構造をした半導体装置では、フィルム層の透過に
よる水分の侵入は防ぐことができるが、接着性の有機フ
ィルム層とリードとの融着部からの侵入に注意する必要
がある。信頼性評価試験の結果、エキポシ樹脂による有
機フィルム層の融着では、従来のＴＳＯＰなどのモール
ド樹脂封止パッケージとほぼ同じ防湿性を実現できた。
また、無機フィルム層を金属薄膜によって形成した場
合、半導体チップを上下から金属層で包むことになり、
半導体チップ及びリードとの接続部のほんのわずかな空
間を残すのみで、他の部分はフィルム層に密着し、熱放
散性が著しく向上する。実効熱抵抗が従来のＴＳＯＰの
場合５０℃／Ｗであるのに対し、本発明を用いて、無機
フィルム層としてＡｌ薄膜を用いた厚さ４５０μｍの半
導体装置においては２８℃／Ｗにまで減少した。これ
は、パッケージの厚さが非常に薄いことに加えて金属薄
膜の熱伝導によるものである。
【００３２】さらに、無機フィルム層の金属薄膜をアー
スすることにより、半導体チップがシールドされ、外部
からの雑音の侵入、内部からの雑音の放出を防ぎ、クロ
ストークノイズなどからの対雑音性能が著しく向上す
る。図１８に本発明の半導体装置（図４の例）の特性を
示す。半導体装置に三角波を通したときに、後引きノイ
ズがどの様に減衰するか説明した特性図であり、縦軸に
半導体装置に印加する電圧（Ｖ）、横軸は、減衰時間
（ｎｓ）である。図示のようなに三角波を半導体装置に
通したときに、図１８に示す従来の半導体装置の場合
（曲線２１）は、後引きノイズが２８ｎｓ程度まで減衰
しないが、本発明の半導体装置の場合（曲線２２）では
１４ｎｓ程度で十分に減衰し、シールドによる効果が十
分ある事が分かる。また、本発明のような薄フィルムに
よるサンドイッチ構造は柔構造であり、外力によるわず
かな歪みに対して柔軟に対応できるのでＩＣカードのよ
うな歪みを受けやすい製品に実装する場合にも、信頼性
を確保することが可能である。
【００３３】以上の実施例ではパッケ−ジを構成するフ
ィルムの材料にポリイミドやエポキシ樹脂を用いている
が、本発明はこの材料に限定されるものではない。一般
的には熱可塑性樹脂もしくは熱可塑性樹脂に熱硬化性樹
脂を混合した樹脂を用いる。前実施例で用いた前記エポ
キシ樹脂は、熱可塑性エポキシ樹脂に熱硬化性エポキシ
樹脂を混合している。この様に熱硬化性樹脂を用いるの
は、パッケ−ジを構成するフィルムの強度を向上させる
ためであり、熱硬化性樹脂の含有量によってその強度を
適宜調整することができる。本発明に用いられる上記以
外の材料としては、ポリエステル、ポリカ−ボネ−ト、
ポリプロピレン、ポリアミド、ポリエチレン、ポリ弗化
ビニル、ポリ弗化ビニリデン、ポリアセタ−ル、ポリ弗
化エチレン、ポリエチレンナフタレ−ト、ポリブチレン
テレフタレ−ト、塩化ビニ−ル、ポリフェニリノキサイ
ド、エチレン−酢酸ビニル共重合体、エチレン−エチル
アクリレ−ト共重合体、アイオノマ−樹脂などがある。
図３のようにフィルムが無機フィルム層を有している場
合には、例えば、Ａｌなどの金属箔に加熱溶融した樹脂
材料を塗布し、延伸または圧延ロ−ラで一体にラミネ−
トする。金属箔を用いない場合は、フィルムの有機フィ
ルム層に金属を蒸着や溶射などによって金属層を形成す
る。アルミナなどのセラミックを無機フィルム層に用い
る場合は、材料をフィルムに溶射するか、塗布しその後
過熱処理する。
【００３４】無機フィルム層は、Ａｌ、Ｓｎ、Ｐｂ、Ｃ
ｕ、Ｆｅ及びそれらの合金などの金属やＡｌ2 Ｏ3 、Ａ
ｌＮ、ＢｅＯ、ＳｉＯ2 などのセラミックの薄膜を用い
ることができる。以上で熱融着でフィルムの端部を密着
させたが、この他、密着させる部分またはフィルム内側
となる片面に２０〜４０μｍ程度の厚さでエポキシ樹脂
などの接着剤を塗布して接着しても良い。また、リード
３を挟む絶縁フィルム端部を広くとることにより、フィ
ルムの接着部からの水分の侵入経路を長くし、防湿性を
向上させることが可能である。
【００３５】
【発明の効果】以上のように、本発明の半導体装置で
は、半導体チップ及びこれに付随するリ−ド等がパッケ
−ジとして用いられる大気圧より減圧状態にある絶縁フ
ィルムに密着し、その中にサンドイッチ構造で密閉され
ているので、そのパッケ−ジ内に無駄な空間を生じるこ
と無く極めて薄い半導体装置を得ることができる。さら
に空間が小さくなることにより半導体装置をプリント板
などの回路基板に実装する時に生ずる熱により空間中の
空気が膨脹しても、空間中には膨脹による応力によって
パッケ−ジである絶縁フィルムが破壊されるほどの十分
な量の空気を含んでいない。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の断面図
（図２のＡ−Ａ′部）。
【図２】第１の実施例の半導体装置の平面図。
【図３】第２の実施例の半導体装置の断面図。
【図４】第３の実施例の半導体装置の断面図。
【図５】第４の実施例の半導体装置の断面図（図６のＢ
−Ｂ′部）。
【図６】第４の実施例の半導体装置の平面図。
【図７】第５の実施例の半導体装置の断面図。
【図８】第６の実施例の半導体装置の断面図。
【図９】第７の実施例の半導体装置の断面図。
【図１０】第８の実施例の半導体装置の断面図。
【図１１】第９の実施例の半導体装置の断面図。
【図１２】第１０の実施例の半導体装置の断面図。
【図１３】第１１の実施例の半導体装置の断面図。
【図１４】第１２の実施例の半導体装置の断面図。
【図１５】本発明に用いる半導体装置の製造装置。
【図１６】本発明及び従来のＴＡＢ方式のフィルムキャ
リアの平面図。
【図１７】本発明によるＴＡＢ方式のフィルムキャリア
の平面図。
【図１８】半導体装置に印加した三角波の減衰特性図。
【図１９】従来の半導体装置の断面図（図１６のＣ−
Ｃ′部）。
【符号の説明】
１ ＴＡＢ方式のフィルムキャリア ２ フィルムキャリアの送り孔 ４ フィルムキャリアの台形開口部 ５ リ−ド先端のアウタ−リ−ド部 ６ モ−ルド樹脂 １０ 半導体チップ １２ 電極 １４ リ−ド １６ 樹脂フィルム １７ チップ搭載開口部 １８ 第１のフィルム ２０ 第２のフィルム ２２ 第１のフィルムの無機フィルム層 ２４ 第１のフィルムの有機フィルム層 ２６ 第２のフィルムの無機フィルム層 ２８ 第２のフィルムの有機フィルム層 ３０、３２ 絶縁保護膜 ３４ 内部リ−ド ３８ スリット ４０、４２、４４、４６、４８、５２、５４、５５
貫通孔 ４１、４３、４５、５３、５５ フィルム端部 ６０ 真空装置 ６２ 上部室 ６４ 下部室 ６６ 弾性膜 ６８ 加熱装置

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 第１の主面及び第２の主面を有する少な
    くとも１つの半導体基板と、 前記半導体基板の第１の主面上に形成されている複数の
    電極と、 一端が前記複数の電極の内の所定の電極上まで延びてこ
    の所定の電極と接続し他端が前記半導体基板の外方に導
    出しているリードと、 前記半導体基板の第１の主面に密着している第１のフィ
    ルムと、 前記半導体基板の第２の主面に密着している第２のフィ
    ルムとを備え、 前記第１のフィルム及び第２のフィルムは、前記リード
    の前記他端以外及び前記半導体基板を上下から挟んで前
    記半導体基板を密封してなることを特徴とする半導体装
    置。
  2. 【請求項２】 前記第１のフィルム及び第２のフィルム
    は、有機フィルム層からなることを特徴とする請求項１
    に記載の半導体装置。
  3. 【請求項３】 前記第１のフィルム及び第２のフィルム
    は、それぞれ有機フィルム層と無機フィルム層からな
    り、前記第１のフィルム及び第２のフィルムの前記有機
    フィルム層は互いに接着して前記半導体基板を密封する
    ことを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記第１のフィルム及び第２のフィルム
    の前記無機フィルム層は、絶縁保護膜によって被覆保護
    されていることを特徴とする請求項３に記載の半導体装
    置。
  5. 【請求項５】 前記無機フィルム層は、金属又はセラミ
    ックからなることを特徴とする請求項３に記載の半導体
    装置。
  6. 【請求項６】 前記第１のフィルムの表面には放熱装置
    が取付けられていることを特徴とする請求項１乃至請求
    項５のいずれかに記載の半導体装置。
  7. 【請求項７】 前記リ−ドは、前記第１のフィルム及び
    第２のフィルムによって密封されている樹脂フィルムに
    よって支持されていることを特徴とする請求項１乃至請
    求項６のいずれかに記載の半導体装置。
  8. 【請求項８】 前記リ−ドを支持する前記樹脂フィルム
    には、少なくとも１つのスリット又は溝が形成されてい
    ることを特徴とする請求項７に記載の半導体装置。
  9. 【請求項９】 前記第１のフィルム及び第２のフィルム
    の前記有機フィルム層は、その前記半導体基板に接する
    部分が切除されていて、前記第１のフィルム及び第２の
    フィルムの無機フィルム層が直接前記半導体基板に接触
    していることを特徴とする請求項３乃至請求項８のいず
    れかに記載の半導体装置。
  10. 【請求項１０】 前記無機フィルム層が金属から形成さ
    れている場合において、前記第１又は第２のフィルムも
    しくはその双方の前記無機フィルム層と前記リ−ドの内
    の所定のリ−ドとの間の前記有機フイルム層に導電材料
    が充填された貫通孔を設けて前記無機フィルム層と前記
    所定のリ−ドとを電気的に接続することを特徴とする請
    求項３乃至請求項９のいずれかに記載の半導体装置。
  11. 【請求項１１】 第１の主面及び第２の主面を有する少
    なくとも１つの半導体基板と、 前記半導体基板の第１の主面上に形成されている複数の
    電極と、 一端が前記複数の電極の内の所定の電極上まで延びてこ
    の電極と接続し、他端が前記半導体基板の外方に導出し
    ているリードと、 ２つに折り畳まれたフィルムとを備え、 前記フィルムは、前記リードの前記他端以外及び前記半
    導体基板を上下から挟んで前記半導体基板を密封するこ
    とを特徴とする半導体装置。
  12. 【請求項１２】 第１の主面及び第２の主面を有する第
    １の半導体基板と、 第１の主面及び第２の主面を有する第２の半導体基板
    と、 前記第１の半導体基板の第１の主面上に形成されている
    複数の電極と、 前記第２の半導体基板の第１の主面上に形成されている
    複数の電極と、 一端が前記第１の半導体基板の第１の主面に形成された
    前記複数の電極の内の所定の電極上まで延びてこの所定
    の電極と接続し、他端が前記第１の半導体基板の外方に
    導出している第１のリードと、 一端が前記第２の半導体基板の第１の主面に形成された
    前記複数の電極の内の所定の電極上まで延びてこの所定
    の電極と接続し、他端が前記第２の半導体基板の外方に
    導出している第２のリードと、 一端が前記第１の半導体基板の第１の主面に形成された
    前記複数の電極の内の所定の電極以外の電極と接続し、
    他端が前記第２の半導体基板の第１の主面に形成された
    前記複数の電極の内の所定の電極以外の電極と接続する
    内部リードと、 前記第１の半導体基板の第１の主面及び前記第２の半導
    体基板の第１の主面に密着している第１のフィルムと、 前記第１の半導体基板の第２の主面及び前記第２の半導
    体基板の第２の主面に密着している第２のフィルムとを
    備え、 前記第１のフィルム及び第２のフィルムは、前記第１の
    リード及び第２のリ−ドの前記他端以外及び前記第１の
    半導体基板及び第２の半導体基板を上下から挟んでこれ
    ら半導体基板を密封してなることを特徴とする半導体装
    置。
  13. 【請求項１３】 一端が第１の主面及び第２の主面を有
    する半導体基板の第１の主面上に形成された電極上まで
    延びているリ−ドをこの電極に接続し、このリ−ドの他
    端を前記半導体基板の外方に導出させる工程と、 前記半導体基板の第２の主面および前記リ−ドの一部に
    第２のフィルムを密着させる工程と、 前記半導体基板の第１の主面に第１のフィルムを載せる
    工程と、 前記半導体基板を、弾性膜によって上部室と下部室とに
    仕切られている真空装置内の前記下部室内に置かれた加
    熱装置に前記第２のフィルムが前記加熱装置に接するよ
    うに配置する工程と、 前記加熱装置を動作させている間、前記下部室内を排気
    することによってこの下部室を大気圧より減圧状態にし
    て前記弾性膜を下方に押し下げ、この弾性膜の作用によ
    って前記第１のフィルムを前記半導体基板の第１の主面
    に密着させる工程とを備えていることを特徴とする半導
    体装置の製造方法。
JP4235373A 1991-08-20 1992-08-11 半導体装置 Expired - Fee Related JP3061954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4235373A JP3061954B2 (ja) 1991-08-20 1992-08-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-207087 1991-08-20
JP20708791 1991-08-20
JP4235373A JP3061954B2 (ja) 1991-08-20 1992-08-11 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11204423A Division JP3141020B2 (ja) 1999-07-19 1999-07-19 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JPH05198694A true JPH05198694A (ja) 1993-08-06
JP3061954B2 JP3061954B2 (ja) 2000-07-10

Family

ID=16533985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4235373A Expired - Fee Related JP3061954B2 (ja) 1991-08-20 1992-08-11 半導体装置

Country Status (5)

Country Link
US (3) US5448106A (ja)
EP (2) EP0689243B1 (ja)
JP (1) JP3061954B2 (ja)
KR (2) KR960016239B1 (ja)
DE (2) DE69217772T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245553A (ja) * 2005-02-02 2006-09-14 Seiko Instruments Inc 半導体パッケージ及び半導体パッケージの製造方法
JP2007157876A (ja) * 2005-12-02 2007-06-21 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2010176950A (ja) * 2009-01-28 2010-08-12 Kyocera Corp 光電変換装置
JP2011114225A (ja) * 2009-11-27 2011-06-09 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板
JP2013141047A (ja) * 2013-04-24 2013-07-18 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板
CN105531806A (zh) * 2013-09-26 2016-04-27 贝斯荷兰有限公司 用于模制和表面处理电子部件的方法以及用此方法生产的电子部件
JP2021044506A (ja) * 2019-09-13 2021-03-18 豊田合成株式会社 紫外光照射装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
DE59708435D1 (de) * 1996-07-23 2002-11-14 Infineon Technologies Ag Halbleiterbauelement mit isolierendem gehäuse
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
KR100218368B1 (ko) * 1997-04-18 1999-09-01 구본준 리드프레임과 그를 이용한 반도체 패키지 및 그의 제조방법
EP0887850A3 (en) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US6238845B1 (en) 1997-11-13 2001-05-29 Texas Instruments Incorporated Method of forming lead frames with preformation support
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
US6130477A (en) * 1999-03-17 2000-10-10 Chen; Tsung-Chieh Thin enhanced TAB BGA package having improved heat dissipation
FR2794266B1 (fr) * 1999-05-25 2002-01-25 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
US6229202B1 (en) 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
US8164182B2 (en) 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate
US8201326B2 (en) * 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
JP5629670B2 (ja) 2011-04-20 2014-11-26 株式会社アドバンテスト 試験用キャリア
JP5702701B2 (ja) 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
US11551046B1 (en) * 2011-10-19 2023-01-10 Dynamics Inc. Stacked dynamic magnetic stripe commmunications device for magnetic cards and devices
TWI441358B (zh) * 2012-01-12 2014-06-11 Lextar Electronics Corp 晶片封裝結構及其製造方法
US9426914B2 (en) * 2012-05-17 2016-08-23 Intel Corporation Film insert molding for device manufacture
DE102013102828B4 (de) * 2013-03-20 2018-04-12 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungseinrichtung
KR102251001B1 (ko) 2014-06-26 2021-05-12 삼성전자주식회사 반도체 패키지
CN108242427B (zh) * 2016-12-23 2020-05-12 光宝电子(广州)有限公司 电子制品的封装结构及封装工艺
CN107910318A (zh) * 2017-12-05 2018-04-13 深圳市共进电子股份有限公司 一种电磁辐射吸波散热结构
KR102519001B1 (ko) 2018-05-28 2023-04-10 삼성전자주식회사 필름 패키지 및 이를 포함하는 패키지 모듈

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2042802A (en) * 1979-02-14 1980-09-24 Ferranti Ltd Encapsulation of semiconductor devices
JPS5954252A (ja) * 1982-09-21 1984-03-29 Nec Corp フイルムキヤリアテ−プ
DE3235493A1 (de) * 1982-09-24 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Verdrahtung fuer solarzellen
JPS59172253A (ja) * 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
JPS6127663A (ja) * 1984-07-17 1986-02-07 Nec Corp 半導体集積回路
JPS61168943A (ja) * 1985-01-23 1986-07-30 Hitachi Ltd 農用作業機
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
JPH01206651A (ja) * 1988-02-15 1989-08-18 Mitsui Toatsu Chem Inc 半導体装置
JPH01282844A (ja) * 1988-05-09 1989-11-14 Nec Corp 樹脂封止型半導体装置
JPH0249456A (ja) * 1988-08-11 1990-02-19 Fujitsu Ltd 樹脂封止型半導体装置
DE3838085A1 (de) * 1988-11-10 1990-05-17 Rheinmetall Gmbh Beschleunigungsfeste verpackung fuer integrierte schaltungen und verfahren zu ihrer herstellung
US5099306A (en) * 1988-11-21 1992-03-24 Honeywell Inc. Stacked tab leadframe assembly
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
JPH0314245A (ja) * 1989-06-13 1991-01-22 Toshiba Corp 半導体装置の樹脂封止方法
JPH0373559A (ja) * 1989-08-15 1991-03-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5021864A (en) * 1989-09-05 1991-06-04 Micron Technology, Inc. Die-mounting paddle for mechanical stress reduction in plastic IC packages
JPH03171655A (ja) * 1989-11-29 1991-07-25 Fujitsu Ltd 半導体装置とその製造方法
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5130783A (en) * 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245553A (ja) * 2005-02-02 2006-09-14 Seiko Instruments Inc 半導体パッケージ及び半導体パッケージの製造方法
JP4743764B2 (ja) * 2005-02-02 2011-08-10 セイコーインスツル株式会社 半導体パッケージの製造方法
JP2007157876A (ja) * 2005-12-02 2007-06-21 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2010176950A (ja) * 2009-01-28 2010-08-12 Kyocera Corp 光電変換装置
JP2011114225A (ja) * 2009-11-27 2011-06-09 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板
JP2013141047A (ja) * 2013-04-24 2013-07-18 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板
CN105531806A (zh) * 2013-09-26 2016-04-27 贝斯荷兰有限公司 用于模制和表面处理电子部件的方法以及用此方法生产的电子部件
JP2021044506A (ja) * 2019-09-13 2021-03-18 豊田合成株式会社 紫外光照射装置

Also Published As

Publication number Publication date
DE69217772D1 (de) 1997-04-10
DE69217772T2 (de) 1997-07-10
EP0689243B1 (en) 2000-05-10
KR960016239B1 (ko) 1996-12-07
JP3061954B2 (ja) 2000-07-10
EP0528684A2 (en) 1993-02-24
KR970001887B1 (en) 1997-02-18
EP0689243A3 (en) 1996-06-12
US5672908A (en) 1997-09-30
EP0528684A3 (en) 1993-05-05
KR930005167A (ko) 1993-03-23
US5767572A (en) 1998-06-16
US5448106A (en) 1995-09-05
EP0689243A2 (en) 1995-12-27
DE69231039D1 (de) 2000-06-15
EP0528684B1 (en) 1997-03-05

Similar Documents

Publication Publication Date Title
JP3061954B2 (ja) 半導体装置
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6683377B1 (en) Multi-stacked memory package
US5397917A (en) Semiconductor package capable of spreading heat
US6150193A (en) RF shielded device
US4363076A (en) Integrated circuit package
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US4437235A (en) Integrated circuit package
US6962829B2 (en) Method of making near chip size integrated circuit package
US7268426B2 (en) High-frequency chip packages
JP2860646B2 (ja) 半導体パッケージ及び製造方法
US5659198A (en) TCP type semiconductor device capable of preventing crosstalk
US6683795B1 (en) Shield cap and semiconductor package including shield cap
US5401688A (en) Semiconductor device of multichip module-type
JP3483720B2 (ja) 半導体装置
US20040164411A1 (en) Semiconductor package and method for fabricating the same
JP2825084B2 (ja) 半導体装置およびその製造方法
JPH08124967A (ja) 半導体装置
US5559369A (en) Ground plane for plastic encapsulated integrated circuit die packages
US6576988B2 (en) Semiconductor package
JP3141020B2 (ja) 半導体装置の製造方法及び半導体装置
JPS6220707B2 (ja)
JP3203228B2 (ja) 半導体装置とその製造方法
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
JPS61137349A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees