JPH05191208A - 適応等化器および受信機 - Google Patents
適応等化器および受信機Info
- Publication number
- JPH05191208A JPH05191208A JP4003276A JP327692A JPH05191208A JP H05191208 A JPH05191208 A JP H05191208A JP 4003276 A JP4003276 A JP 4003276A JP 327692 A JP327692 A JP 327692A JP H05191208 A JPH05191208 A JP H05191208A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adaptive equalizer
- output
- tap coefficient
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
- H04L2027/0095—Intermittant signals in a preamble or similar structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Circuits Of Receivers In General (AREA)
- Lock And Its Accessories (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 周波数選択性フェージング下で初期捕捉時や
ハンドオフ時にもフレーム同期制御が可能な受信機を得
ることを目的としている。 【構成】 受信機の復調部に、準同期検波器140 、上記
検波出力の一時記憶メモリ144 、上記メモリの書込みア
ドレスカウンタ145 、受信データパターンと既知ＵＷデ
ータパターンとの相関をとる非同期相関器146 、上記ア
ドレスカウンタ出力と上記非同期相関器出力を入力とす
るＵＷ仮判定回路147 、上記ＵＷ仮判定回路出力を用い
て上記メモリ内の受信入力データを等化する適応等化器
148 、上記等化データを入力としてＵＷ位置の検出を行
うＵＷ検出器103 、上記ＵＷ仮判定回路出力と上記ＵＷ
検出器出力を入力としてフレーム同期制御を行うフレー
ム同期制御手段150 を備えることを特徴とする。
ハンドオフ時にもフレーム同期制御が可能な受信機を得
ることを目的としている。 【構成】 受信機の復調部に、準同期検波器140 、上記
検波出力の一時記憶メモリ144 、上記メモリの書込みア
ドレスカウンタ145 、受信データパターンと既知ＵＷデ
ータパターンとの相関をとる非同期相関器146 、上記ア
ドレスカウンタ出力と上記非同期相関器出力を入力とす
るＵＷ仮判定回路147 、上記ＵＷ仮判定回路出力を用い
て上記メモリ内の受信入力データを等化する適応等化器
148 、上記等化データを入力としてＵＷ位置の検出を行
うＵＷ検出器103 、上記ＵＷ仮判定回路出力と上記ＵＷ
検出器出力を入力としてフレーム同期制御を行うフレー
ム同期制御手段150 を備えることを特徴とする。
Description
【０００１】
【産業上の利用分野】高速ディジタル移動体通信では、
周波数選択性フェージングによる波形歪が伝送特性の大
きな劣化をもたらす。この発明はこの伝送特性の劣化を
抑える目的で使用する適応等化器および周波数選択性フ
ェージング下で用いる受信機に関するものである。
周波数選択性フェージングによる波形歪が伝送特性の大
きな劣化をもたらす。この発明はこの伝送特性の劣化を
抑える目的で使用する適応等化器および周波数選択性フ
ェージング下で用いる受信機に関するものである。
【０００２】
【従来の技術】移動体通信のような伝送路の速い変動に
追従し、等化器の初期設定が短時間のトレーニングプロ
セスで行えるベースバンド波形適応等化器の一つとし
て、例えば、中嶋，三瓶：“判定帰還形適応等化器によ
る陸上移動通信の周波数選択性フェージング補償特
性”，電子情報通信学会論文誌(B-II),J72-B-II,No.10,
pp.513-523(1989.10）に記載されている判定帰還形適応
等化器が知られている。
追従し、等化器の初期設定が短時間のトレーニングプロ
セスで行えるベースバンド波形適応等化器の一つとし
て、例えば、中嶋，三瓶：“判定帰還形適応等化器によ
る陸上移動通信の周波数選択性フェージング補償特
性”，電子情報通信学会論文誌(B-II),J72-B-II,No.10,
pp.513-523(1989.10）に記載されている判定帰還形適応
等化器が知られている。
【０００３】図42は、上記文献に示されたＱＰＳＫ変調
方式（伝送速度２／Ｔ bps，Ｔは１シンボル時間）に対
する判定帰還形適応等化器を示す構成ブロック図であ
る。図において、１はタップ間隔が一定遅延時間Ｔp 秒
でタップ数がＬ個であるフィードフォワード部のトラン
スバーサルフィルタ（以下、ＦＦ部と呼ぶ）、２はタッ
プ間隔が一定遅延時間Ｔ秒でタップ数が（Ｍ−Ｌ）個で
あるフィードバック部のトランスバーサルフィルタ（以
下、ＦＢ部と呼ぶ）、３はＦＦ部１の出力データとＦＢ
部２の出力データを加算する加算器、４は加算器３の出
力信号系列をＴ秒毎に識別し硬判定を行う判定器、５は
ＦＦ部１，ＦＢ部２のタップ係数をＴ秒毎に定めるタッ
プ係数更新回路、６はＦＢ部２の入力信号系列を判定器
４の出力信号系列または参照信号系列に切り替えるスイ
ッチ回路、７は適応等化器の受信信号入力端子、８は参
照信号入力端子、９は判定帰還形適応等化器の出力端子
である。
方式（伝送速度２／Ｔ bps，Ｔは１シンボル時間）に対
する判定帰還形適応等化器を示す構成ブロック図であ
る。図において、１はタップ間隔が一定遅延時間Ｔp 秒
でタップ数がＬ個であるフィードフォワード部のトラン
スバーサルフィルタ（以下、ＦＦ部と呼ぶ）、２はタッ
プ間隔が一定遅延時間Ｔ秒でタップ数が（Ｍ−Ｌ）個で
あるフィードバック部のトランスバーサルフィルタ（以
下、ＦＢ部と呼ぶ）、３はＦＦ部１の出力データとＦＢ
部２の出力データを加算する加算器、４は加算器３の出
力信号系列をＴ秒毎に識別し硬判定を行う判定器、５は
ＦＦ部１，ＦＢ部２のタップ係数をＴ秒毎に定めるタッ
プ係数更新回路、６はＦＢ部２の入力信号系列を判定器
４の出力信号系列または参照信号系列に切り替えるスイ
ッチ回路、７は適応等化器の受信信号入力端子、８は参
照信号入力端子、９は判定帰還形適応等化器の出力端子
である。
【０００４】図43は、移動体通信に用いられる信号のバ
ーストフォーマットの一例を示す図である。図におい
て、13は判定帰還形適応等化器のトレーニングやフレー
ム同期をとるために用いるユニークワード（ＵＷ）、14
はランダムデ−タ部ａ（情報ビット）、15は基地局の識
別や等化器の参照信号に用いるカラーコード（以下、Ｃ
Ｃと呼ぶ）、16はランダムデータ部ｂ（情報ビット）で
ある。
ーストフォーマットの一例を示す図である。図におい
て、13は判定帰還形適応等化器のトレーニングやフレー
ム同期をとるために用いるユニークワード（ＵＷ）、14
はランダムデ−タ部ａ（情報ビット）、15は基地局の識
別や等化器の参照信号に用いるカラーコード（以下、Ｃ
Ｃと呼ぶ）、16はランダムデータ部ｂ（情報ビット）で
ある。
【０００５】次に、従来のＱＰＳＫ変調方式に対する判
定帰還形適応等化器の動作について説明する。図42に示
したすＱＰＳＫ変調方式に対する判定帰還形適応等化器
では、復調器によりベースバンド信号に変換され、各バ
ースト先頭の図43に示したＵＷ13を用いて伝送路の特性
を推定し、タップ係数を収束させる（トレーニングモー
ド）。このとき、ＦＢ部２の入力信号系列は判定誤りの
ないデータとしＵＷ13の既知信号系列である。次いで、
ランダムデータ部a 14，ＣＣ15，ランダムデータ部ｂ16
について等化を行う（トラッキングモード）。このと
き、ランダムデータ部a 14，ランダムデータ部ｂ16につ
いては判定器４の出力信号系列がＦＢ部２の入力信号系
列であり、ＣＣ15についてはＣＣ15の既知信号系列がＦ
Ｂ部２の入力信号系列となる。
定帰還形適応等化器の動作について説明する。図42に示
したすＱＰＳＫ変調方式に対する判定帰還形適応等化器
では、復調器によりベースバンド信号に変換され、各バ
ースト先頭の図43に示したＵＷ13を用いて伝送路の特性
を推定し、タップ係数を収束させる（トレーニングモー
ド）。このとき、ＦＢ部２の入力信号系列は判定誤りの
ないデータとしＵＷ13の既知信号系列である。次いで、
ランダムデータ部a 14，ＣＣ15，ランダムデータ部ｂ16
について等化を行う（トラッキングモード）。このと
き、ランダムデータ部a 14，ランダムデータ部ｂ16につ
いては判定器４の出力信号系列がＦＢ部２の入力信号系
列であり、ＣＣ15についてはＣＣ15の既知信号系列がＦ
Ｂ部２の入力信号系列となる。
【０００６】タップ係数更新部５では、判定帰還形適応
等化器の入力信号系列、ＵＷ13およびＣＣ15の既知信号
系列より定まる参照信号系列と、判定器４の出力信号系
列と、加算器３の出力信号系列とを用い、カルマンフィ
ルタアルゴリズム（ＲＬＳアルゴリズム）等のタップ係
数更新アルゴリズムに従い、１シンボル毎にＦＦ部１，
ＦＢ部２のタップ係数を更新する。
等化器の入力信号系列、ＵＷ13およびＣＣ15の既知信号
系列より定まる参照信号系列と、判定器４の出力信号系
列と、加算器３の出力信号系列とを用い、カルマンフィ
ルタアルゴリズム（ＲＬＳアルゴリズム）等のタップ係
数更新アルゴリズムに従い、１シンボル毎にＦＦ部１，
ＦＢ部２のタップ係数を更新する。
【０００７】上記、タップ係数更新アルゴリズムについ
て、カルマンフィルタアルゴリズム（ＲＬＳアルゴリズ
ム）を例にとり簡単に説明する。時刻ｔ＝ nＴ，（ｎ＝
0,1,2,…）における等化器への入力信号ベクトルをＸ
M(n) 、タップ係数をＣM (n) 、等化器出力をＩ(n) 、
希望出力をｄ(n) 、誤差信号をｅ(n) とする。ここで、
ＸM (n) ，ＣM (n) ，Ｉ(n) ，ｄ(n) は同相及び直交チ
ャネルからなる複素数である。また、判定帰還形適応等
化器のＦＦ部１のタップ数をＬ、総タップ数をＭとする
と以下となる。 ＸM (n) ＝［ｙ1 * (n) ,ｙ2 * (n) ,…,ｙL * (n) , ｄ1 * (n) ,ｄ2 * (n) ,…,ｄM-L * (n) ］* （１） ＣM (n) ＝［Ｃ1 * (n) ,Ｃ2 * (n) ,…,ＣM * (n) ］ （２） Ｉ(n) ＝ ＣM * (n-1) ＸM (n) （３） ｅ(n/n-1) ＝ｄ(n) −Ｉ(n) ＝ｄ(n) −ＣM * (n-1) ＸM (n) （４） ここで＊は、複素共役転置行列（又は、ベクトル）を表
わす。また、ｄ(n) はトレーニングモードでは既知信号
系列であり、トラッキングモードでは、判定器４にて式
３の結果を硬判定した出力信号系列である。そして、次
式で表される評価関数εを最小にするタップ係数ＣM
(n) が求める値となる。 ここで、λは忘却係数（０＜λ≦１）を表す。式５を最
小にするＣM (n) は以下となる。 ＣM (n) ＝Ｒ-1(n) Ｄ(n) （６） さらに、時刻ｔ＝(n-1) Ｔの時のＣM (n-1) ，Ｐ(n-1)
から、時刻ｔ＝ｎＴの時のＣM (n) を漸化的に求めるア
ルゴリズムは、以下のようになる。 Ｋ(n) ＝Ｐ(n-1) ＸM (n) ／［λ＋ＸM * (n) Ｐ(n-1) ＸM (n) ］ （９） Ｐ(n) ＝［Ｐ(n-1) −Ｋ(n) ＸM * (n) Ｐ(n-1) ］ （10） ＣM (n) ＝ＣM (n-1) ＋Ｋ(n) ｅ* (n/n-1) （11） Ｐ(0) ＝δ-1Ｉ，ＣM (0) ＝０ （12） ここで、Ｋ(n) はカルマンゲイン、Ｐ(n) はタップ係数
の推定誤差共分散行列、Ｉは単位行列である。なお、こ
のタップ係数更新アルゴリズムに関して、Ｓ・ヘイキン
著、武部 幹訳：“適応フィルタ入門”，第５章，現代
工学社（1987）、又はJ.G.PROAKIS:“DIGITAL COMMUNIC
ATION”，6.8章，McGRAW-HILL(1983）に詳しく示されて
いる。
て、カルマンフィルタアルゴリズム（ＲＬＳアルゴリズ
ム）を例にとり簡単に説明する。時刻ｔ＝ nＴ，（ｎ＝
0,1,2,…）における等化器への入力信号ベクトルをＸ
M(n) 、タップ係数をＣM (n) 、等化器出力をＩ(n) 、
希望出力をｄ(n) 、誤差信号をｅ(n) とする。ここで、
ＸM (n) ，ＣM (n) ，Ｉ(n) ，ｄ(n) は同相及び直交チ
ャネルからなる複素数である。また、判定帰還形適応等
化器のＦＦ部１のタップ数をＬ、総タップ数をＭとする
と以下となる。 ＸM (n) ＝［ｙ1 * (n) ,ｙ2 * (n) ,…,ｙL * (n) , ｄ1 * (n) ,ｄ2 * (n) ,…,ｄM-L * (n) ］* （１） ＣM (n) ＝［Ｃ1 * (n) ,Ｃ2 * (n) ,…,ＣM * (n) ］ （２） Ｉ(n) ＝ ＣM * (n-1) ＸM (n) （３） ｅ(n/n-1) ＝ｄ(n) −Ｉ(n) ＝ｄ(n) −ＣM * (n-1) ＸM (n) （４） ここで＊は、複素共役転置行列（又は、ベクトル）を表
わす。また、ｄ(n) はトレーニングモードでは既知信号
系列であり、トラッキングモードでは、判定器４にて式
３の結果を硬判定した出力信号系列である。そして、次
式で表される評価関数εを最小にするタップ係数ＣM
(n) が求める値となる。 ここで、λは忘却係数（０＜λ≦１）を表す。式５を最
小にするＣM (n) は以下となる。 ＣM (n) ＝Ｒ-1(n) Ｄ(n) （６） さらに、時刻ｔ＝(n-1) Ｔの時のＣM (n-1) ，Ｐ(n-1)
から、時刻ｔ＝ｎＴの時のＣM (n) を漸化的に求めるア
ルゴリズムは、以下のようになる。 Ｋ(n) ＝Ｐ(n-1) ＸM (n) ／［λ＋ＸM * (n) Ｐ(n-1) ＸM (n) ］ （９） Ｐ(n) ＝［Ｐ(n-1) −Ｋ(n) ＸM * (n) Ｐ(n-1) ］ （10） ＣM (n) ＝ＣM (n-1) ＋Ｋ(n) ｅ* (n/n-1) （11） Ｐ(0) ＝δ-1Ｉ，ＣM (0) ＝０ （12） ここで、Ｋ(n) はカルマンゲイン、Ｐ(n) はタップ係数
の推定誤差共分散行列、Ｉは単位行列である。なお、こ
のタップ係数更新アルゴリズムに関して、Ｓ・ヘイキン
著、武部 幹訳：“適応フィルタ入門”，第５章，現代
工学社（1987）、又はJ.G.PROAKIS:“DIGITAL COMMUNIC
ATION”，6.8章，McGRAW-HILL(1983）に詳しく示されて
いる。
【０００８】以上、図42に示したＱＰＳＫ変調方式に対
する判定帰還形適応等化器について説明したが、以下
に、上記適応等化器の入力信号がπ／４シフトＱＰＳＫ
変調方式（伝送速度２／Ｔ bps，Ｔはシンボル時間）の
場合について考えてみる。ここで、π／４シフトＱＰＳ
Ｋ変調方式の一例として、EIA Document,IS-54，“Cell
ular System Dual-Mode Mobile Station Compatibility
Standard”( Dec.1990 ）に示される符号化則を示し、
それに対するこの適応等化器の参照信号について説明す
る。図44は上記符号化則に従って送信信号系列を符号化
する方法を示す構成ブロック図である。図において、送
信信号系列bmはシリアル／パラレル変換により１番目の
データから順番に、奇数番目のデータは信号系列ＸK 、
偶数番目のデータは信号系列ＹK に変換される。そし
て、（ＸK ，ＹK ）は式13，式14にしたがって差動符号
化した送信信号系列（ＩK ，ＱK ）に変換される。 ＩK ＝ＩK-1 cos [ΔΦ（ＸK ，ＹK ）] −ＱK-1 sin [ΔΦ（ＸK ，ＹK ）] （13ａ） ＱK ＝ＩK-1 sin [ΔΦ（ＸK ，ＹK ）] ＋ＱK-1 cos [ΔΦ（ＸK ，ＹK ）] （14ｂ） ここで、位相変化ΔΦは図45の図表に従って与えられ
る。今、基準点（Ｉ1 ，Ｑ1 ）を（２1/2 ，０）とし、
送信信号系列 bm（1,-1,1,-1,1,-1,-1,1,-1,-1,-1,1,1,
1,-1,1,1,1,1,-1,-1,1,-1,-1,1,-1,1,-1) が上記符号化
則に従うと、図46の図表に示す差動符号化された信号系
列（ＩK ，ＱK ）に変換される。従って、送信信号系列
bmがＵＷ13，ＣＣ15の場合には上記の図46の図表に示す
信号系列（ＩK ，ＱK ）が図42に示す適応等化器の参照
信号系列となる。
する判定帰還形適応等化器について説明したが、以下
に、上記適応等化器の入力信号がπ／４シフトＱＰＳＫ
変調方式（伝送速度２／Ｔ bps，Ｔはシンボル時間）の
場合について考えてみる。ここで、π／４シフトＱＰＳ
Ｋ変調方式の一例として、EIA Document,IS-54，“Cell
ular System Dual-Mode Mobile Station Compatibility
Standard”( Dec.1990 ）に示される符号化則を示し、
それに対するこの適応等化器の参照信号について説明す
る。図44は上記符号化則に従って送信信号系列を符号化
する方法を示す構成ブロック図である。図において、送
信信号系列bmはシリアル／パラレル変換により１番目の
データから順番に、奇数番目のデータは信号系列ＸK 、
偶数番目のデータは信号系列ＹK に変換される。そし
て、（ＸK ，ＹK ）は式13，式14にしたがって差動符号
化した送信信号系列（ＩK ，ＱK ）に変換される。 ＩK ＝ＩK-1 cos [ΔΦ（ＸK ，ＹK ）] −ＱK-1 sin [ΔΦ（ＸK ，ＹK ）] （13ａ） ＱK ＝ＩK-1 sin [ΔΦ（ＸK ，ＹK ）] ＋ＱK-1 cos [ΔΦ（ＸK ，ＹK ）] （14ｂ） ここで、位相変化ΔΦは図45の図表に従って与えられ
る。今、基準点（Ｉ1 ，Ｑ1 ）を（２1/2 ，０）とし、
送信信号系列 bm（1,-1,1,-1,1,-1,-1,1,-1,-1,-1,1,1,
1,-1,1,1,1,1,-1,-1,1,-1,-1,1,-1,1,-1) が上記符号化
則に従うと、図46の図表に示す差動符号化された信号系
列（ＩK ，ＱK ）に変換される。従って、送信信号系列
bmがＵＷ13，ＣＣ15の場合には上記の図46の図表に示す
信号系列（ＩK ，ＱK ）が図42に示す適応等化器の参照
信号系列となる。
【０００９】次に、この適応等化器の判定器について説
明する。図42に示す判定帰還形適応等化器では、加算器
３の出力を判定器10で、以下の方法に従って判定を行
う。加算器３の出力（ＩI (K),ＩQ (K)）（ KはKシンボ
ル目の加算器３の出力データを表す）に対し、先ず、K
が奇数の場合と偶数の場合と場合分けを行う。 （ａ）Kが奇数の場合：加算器３の出力（ＩI (K),ＩQ
(K)）にπ／４の位相回転の演算を行い、位相回転後の
データ（Ｉ′I (K),Ｉ′Q (K)）に対して、図47(a)で示
すように、（Ｉ′I (K),Ｉ′Q (K)）の符号の正負より
判定値（ｄI (K),ｄQ(K)）を定める。 （ｂ）Kが偶数の場合：加算器３の出力（ＩI (K),ＩQ
(K)）に対し、図47(b) で示すように、データ（ＩI
(K),ＩQ (K)）の符号の正負より判定値（ｄI (K),ｄ
Q(K)）を定める。 さらに、以上の判定値（判定器出力）に対して差動復号
を行い、等化後の信号系列を求める。以上説明したよう
に、図42に示す適応等化器の入力信号がπ／４シフトＱ
ＰＳＫ変調方式の場合、Kが奇数の場合と偶数の場合で
場合分けを行い、Kが奇数の場合は加算器３の出力（ＩI
(K),ＩQ (K)） にπ／４の位相回転の演算を必要とす
るため判定器10の動作が複雑になる。また、判定器出力
の差動復号化が必要となる。
明する。図42に示す判定帰還形適応等化器では、加算器
３の出力を判定器10で、以下の方法に従って判定を行
う。加算器３の出力（ＩI (K),ＩQ (K)）（ KはKシンボ
ル目の加算器３の出力データを表す）に対し、先ず、K
が奇数の場合と偶数の場合と場合分けを行う。 （ａ）Kが奇数の場合：加算器３の出力（ＩI (K),ＩQ
(K)）にπ／４の位相回転の演算を行い、位相回転後の
データ（Ｉ′I (K),Ｉ′Q (K)）に対して、図47(a)で示
すように、（Ｉ′I (K),Ｉ′Q (K)）の符号の正負より
判定値（ｄI (K),ｄQ(K)）を定める。 （ｂ）Kが偶数の場合：加算器３の出力（ＩI (K),ＩQ
(K)）に対し、図47(b) で示すように、データ（ＩI
(K),ＩQ (K)）の符号の正負より判定値（ｄI (K),ｄ
Q(K)）を定める。 さらに、以上の判定値（判定器出力）に対して差動復号
を行い、等化後の信号系列を求める。以上説明したよう
に、図42に示す適応等化器の入力信号がπ／４シフトＱ
ＰＳＫ変調方式の場合、Kが奇数の場合と偶数の場合で
場合分けを行い、Kが奇数の場合は加算器３の出力（ＩI
(K),ＩQ (K)） にπ／４の位相回転の演算を必要とす
るため判定器10の動作が複雑になる。また、判定器出力
の差動復号化が必要となる。
【００１０】次に、時分割多重（ＴＤＭ）もしくは時分
割多元接続（ＴＤＭＡ）通信における従来の受信機とし
て、例えば、山本，加藤：“ＴＤＭＡ通信”，電子情報
通信学会（１９８９）に示されたものがある。図48は、
上記文献に示された従来の受信機のフレーム同期系を含
む復調部を示す構成ブロック図である。図において、10
1は受信ＩＦ信号の入力端子、102は受信ＩＦ信号からタ
イミングクロックとデータを抽出し出力する復調器、10
3 は復調器のデータ出力からＵＷ検出を行いＵＷ検出信
号、もしくはＵＷ不検出信号を出力するＵＷ検出器、10
4 はＵＷ検出信号をうけてフレーム同期制御を行うフレ
ーム同期制御回路である。
割多元接続（ＴＤＭＡ）通信における従来の受信機とし
て、例えば、山本，加藤：“ＴＤＭＡ通信”，電子情報
通信学会（１９８９）に示されたものがある。図48は、
上記文献に示された従来の受信機のフレーム同期系を含
む復調部を示す構成ブロック図である。図において、10
1は受信ＩＦ信号の入力端子、102は受信ＩＦ信号からタ
イミングクロックとデータを抽出し出力する復調器、10
3 は復調器のデータ出力からＵＷ検出を行いＵＷ検出信
号、もしくはＵＷ不検出信号を出力するＵＷ検出器、10
4 はＵＷ検出信号をうけてフレーム同期制御を行うフレ
ーム同期制御回路である。
【００１１】図49は、図48のＵＷ検出器103の内部構成
例を示すブロック図である。図において、121,122はそ
れぞれ復調器102出力の直交する２チャンネルＩch，Ｑc
hデータの入力端子、123 は復調器102出力の再生クロッ
クの入力端子、124はＩchデータを入力信号とし入力端
子123の再生クロックで動作する相関器、125はＱchデー
タを入力信号とし入力端子123の再生クロックで動作す
る相関器、126は相関器124と相関器ｂ125の出力を加算
する加算器、127は加算器126出力と所定のしきい値とを
比較してＵＷ検出信号を出力する比較器、128は比較器1
27出力端子である。
例を示すブロック図である。図において、121,122はそ
れぞれ復調器102出力の直交する２チャンネルＩch，Ｑc
hデータの入力端子、123 は復調器102出力の再生クロッ
クの入力端子、124はＩchデータを入力信号とし入力端
子123の再生クロックで動作する相関器、125はＱchデー
タを入力信号とし入力端子123の再生クロックで動作す
る相関器、126は相関器124と相関器ｂ125の出力を加算
する加算器、127は加算器126出力と所定のしきい値とを
比較してＵＷ検出信号を出力する比較器、128は比較器1
27出力端子である。
【００１２】図50は、図49の相関器124の内部構成例を
示すブロック図である。図において、130は相関器入力
端子でＵＷ検出器103入力端子121 に等しい。131は再生
クロックの入力端子、132は入力信号を取り込むＵＷ長
（単位シンボル）の段数を有し再生クロックで動作する
シフトレジスタ、133 はＵＷ長（単位シンボル）の段数
を有しＩchのＵＷパターンを記憶するレジスタ、134 は
シフトレジスタ132とレジスタ133の各対応するデータを
乗算する乗算器からなる乗算部、135は乗算部134を構成
する各乗算器の出力を加算する加算器、136は加算器135
出力端子である。なお相関器125の構成も同様であり、
レジスタ133に記憶するのがＱchのＵＷパターンであ
る。
示すブロック図である。図において、130は相関器入力
端子でＵＷ検出器103入力端子121 に等しい。131は再生
クロックの入力端子、132は入力信号を取り込むＵＷ長
（単位シンボル）の段数を有し再生クロックで動作する
シフトレジスタ、133 はＵＷ長（単位シンボル）の段数
を有しＩchのＵＷパターンを記憶するレジスタ、134 は
シフトレジスタ132とレジスタ133の各対応するデータを
乗算する乗算器からなる乗算部、135は乗算部134を構成
する各乗算器の出力を加算する加算器、136は加算器135
出力端子である。なお相関器125の構成も同様であり、
レジスタ133に記憶するのがＱchのＵＷパターンであ
る。
【００１３】以下、ＵＷ検出器103の動作について図4
8，49，50を参照して説明する。相関器124では、シフト
レジスタ132へ復調器102 出力のＩchデータが入力し、
再生クロックにより右シフトされる。右シフトされるシ
フトレジスタ132 内の各データはそれぞれ既知のＩch
ＵＷパターン（ｒ1〜ｒN ）を格納しているレジスタ133
の各データと乗算器で乗算され加算器135 に入力する。
加算器135は各乗算器出力を加算しシフトレジスタ132と
レジスタ133の相関値を出力する。同様に相関器125はＱ
chデータと既知のＱch ＵＷパターンとの相関をとり相
関値を出力する。
8，49，50を参照して説明する。相関器124では、シフト
レジスタ132へ復調器102 出力のＩchデータが入力し、
再生クロックにより右シフトされる。右シフトされるシ
フトレジスタ132 内の各データはそれぞれ既知のＩch
ＵＷパターン（ｒ1〜ｒN ）を格納しているレジスタ133
の各データと乗算器で乗算され加算器135 に入力する。
加算器135は各乗算器出力を加算しシフトレジスタ132と
レジスタ133の相関値を出力する。同様に相関器125はＱ
chデータと既知のＱch ＵＷパターンとの相関をとり相
関値を出力する。
【００１４】上記の相関器124出力と相関器125出力とは
加算器126 で加算され、その結果入力データとＩch，Ｑ
ch ＵＷパターンとのトータルの相関値が比較器127に入
力される。比較器127では加算器126出力値と所定のしき
い値Ａとを比較して加算器出力値≧Ａの場合はＵＷ検出
信号を、加算器出力値＜Ａの場合はＵＷ不検出信号をフ
レーム同期制御回路105に送出する。フレーム同期制御
回路105は上記ＵＷ検出信号もしくはＵＷ不検出信号を
受けてフレームの位置及び同期状態を知りフレーム同期
制御を行う。なお、ＵＷ検出器に関しては前記文献“Ｔ
ＤＭＡ通信”ｐｐ．48に詳しく示されている。
加算器126 で加算され、その結果入力データとＩch，Ｑ
ch ＵＷパターンとのトータルの相関値が比較器127に入
力される。比較器127では加算器126出力値と所定のしき
い値Ａとを比較して加算器出力値≧Ａの場合はＵＷ検出
信号を、加算器出力値＜Ａの場合はＵＷ不検出信号をフ
レーム同期制御回路105に送出する。フレーム同期制御
回路105は上記ＵＷ検出信号もしくはＵＷ不検出信号を
受けてフレームの位置及び同期状態を知りフレーム同期
制御を行う。なお、ＵＷ検出器に関しては前記文献“Ｔ
ＤＭＡ通信”ｐｐ．48に詳しく示されている。
【００１５】図48に示す従来の受信機構成に対して、伝
送路に周波数選択性フェージングが存在する移動体通信
では、その対策の一つとして適応等化器を具備した受信
機が求められている。
送路に周波数選択性フェージングが存在する移動体通信
では、その対策の一つとして適応等化器を具備した受信
機が求められている。
【００１６】
【発明が解決しようとする課題】従来の適応等化器は以
上のように構成されているので、それぞれ以下に記すよ
うな課題があった。
上のように構成されているので、それぞれ以下に記すよ
うな課題があった。
【００１７】入力信号がπ／４シフトＱＰＳＫ変調方式
の場合に、適応等化器の判定部で判定時に場合分けを行
い、π／４シフトの位相回転の演算を必要とし、判定部
の演算量が増加し、構成が複雑になるという課題があっ
た。
の場合に、適応等化器の判定部で判定時に場合分けを行
い、π／４シフトの位相回転の演算を必要とし、判定部
の演算量が増加し、構成が複雑になるという課題があっ
た。
【００１８】また、周波数選択性フェージン下で、バー
スト先頭のＵＷを用いて伝送路の特性を推定しタップ係
数を収束させた以降、伝送路特性の急速な変動に対しデ
ータの判定誤りが続くとタップ係数の更新もタップ係数
の収束する方向に行われなくなりバースト後半における
データの誤り率特性が大きくなるという課題があった。
スト先頭のＵＷを用いて伝送路の特性を推定しタップ係
数を収束させた以降、伝送路特性の急速な変動に対しデ
ータの判定誤りが続くとタップ係数の更新もタップ係数
の収束する方向に行われなくなりバースト後半における
データの誤り率特性が大きくなるという課題があった。
【００１９】また、周波数選択性フェージン下で、バー
スト先頭のＵＷを用いて伝送路の特性を推定しタップ係
数を収束させるまでは誤り率が大きく、従って適応等化
器の判定器の出力を用いたＵＷ検出器におけるＵＷ検出
確率が低くなるという課題があった。
スト先頭のＵＷを用いて伝送路の特性を推定しタップ係
数を収束させるまでは誤り率が大きく、従って適応等化
器の判定器の出力を用いたＵＷ検出器におけるＵＷ検出
確率が低くなるという課題があった。
【００２０】また、受信信号の搬送波周波数と適応等化
器を含む受信機の局発周波数の差よりなる周波数オフセ
ットが適応等化器の入力信号にある場合、その周波数オ
フセットにより生ずる受信信号の位相変化に追従して等
化を行えず、等化特性が大きく劣化するという課題があ
った。
器を含む受信機の局発周波数の差よりなる周波数オフセ
ットが適応等化器の入力信号にある場合、その周波数オ
フセットにより生ずる受信信号の位相変化に追従して等
化を行えず、等化特性が大きく劣化するという課題があ
った。
【００２１】以下の適応等化器に関する発明はかかる課
題を解決するためになされたものでそれぞれ以下を目的
としている。
題を解決するためになされたものでそれぞれ以下を目的
としている。
【００２２】請求項１に係わる発明は、π／４シフトＱ
ＰＳＫ変調方式の入力信号に対して判定部の構成を簡単
にした適応等化器を得ることを目的としている。
ＰＳＫ変調方式の入力信号に対して判定部の構成を簡単
にした適応等化器を得ることを目的としている。
【００２３】請求項２，３に係わる発明は、周波数選択
フェージン下で伝送路特性の急速な変動がある場合にも
バースト後半での誤り率の劣化を小さくし全体として誤
り率特性を改善した適応等化器を得ることを目的として
いる。
フェージン下で伝送路特性の急速な変動がある場合にも
バースト後半での誤り率の劣化を小さくし全体として誤
り率特性を改善した適応等化器を得ることを目的として
いる。
【００２４】請求項４に係わる発明は、周波数選択フェ
ージン下でＵＷの検出確率を上げた適応等化器を得るこ
とを目的としている。
ージン下でＵＷの検出確率を上げた適応等化器を得るこ
とを目的としている。
【００２５】請求項５，６に係わる発明は、適応等化器
の入力信号に周波数オフセットがある場合にも周波数オ
フセットによる等化特性の劣化を少なくした適応等化器
を得ることを目的としている。
の入力信号に周波数オフセットがある場合にも周波数オ
フセットによる等化特性の劣化を少なくした適応等化器
を得ることを目的としている。
【００２６】従来の受信機は前記のように構成されてい
るので、それぞれ以下に記すような課題があった。
るので、それぞれ以下に記すような課題があった。
【００２７】従来の受信機は同期制御手順として受信同
期をとるためには復調器のデータ出力からＵＷ検出信号
を得て同期制御が行われる。ところが、周波数選択フェ
ージング下で伝送路特性の急速な変動対策として、適応
等化器を受信機の復調部に備えようとすると、予めバー
スト先頭のＵＷ位置を知っている必要がある（即ち、フ
レーム同期が確立している必要がある）が、初期捕捉時
やハンドオフ時にはＵＷ位置が分からないため受信機が
立上がれない（フレーム同期がとれない）という課題が
あった。
期をとるためには復調器のデータ出力からＵＷ検出信号
を得て同期制御が行われる。ところが、周波数選択フェ
ージング下で伝送路特性の急速な変動対策として、適応
等化器を受信機の復調部に備えようとすると、予めバー
スト先頭のＵＷ位置を知っている必要がある（即ち、フ
レーム同期が確立している必要がある）が、初期捕捉時
やハンドオフ時にはＵＷ位置が分からないため受信機が
立上がれない（フレーム同期がとれない）という課題が
あった。
【００２８】また、さらに周波数選択性フェージング下
で高速な受信信号のレベル変動がある場合、請求項８に
係わる発明の適応等化器を備えた受信機構成における非
同期相関器出力値が復調器出力データとＵＷパターンと
の一致以外に入力信号レベルに依存し正しくＵＷ位置を
検出できない場合が生ずるという課題があった。
で高速な受信信号のレベル変動がある場合、請求項８に
係わる発明の適応等化器を備えた受信機構成における非
同期相関器出力値が復調器出力データとＵＷパターンと
の一致以外に入力信号レベルに依存し正しくＵＷ位置を
検出できない場合が生ずるという課題があった。
【００２９】また、初期捕捉時やハンドオフ時に受信信
号に大きな周波数オフセットが存在する場合、適応等化
器を備えた受信機において、適応等化器が動作できず適
応等化器出力を入力とするＵＷ検出器においてＵＷ位置
を検出できないためフレーム同期制御ができないという
課題があった。
号に大きな周波数オフセットが存在する場合、適応等化
器を備えた受信機において、適応等化器が動作できず適
応等化器出力を入力とするＵＷ検出器においてＵＷ位置
を検出できないためフレーム同期制御ができないという
課題があった。
【００３０】以下の適応等化器を備えた受信機に関する
発明はかかる課題を解決するためになされたもので、そ
れぞれ以下を目的としている。
発明はかかる課題を解決するためになされたもので、そ
れぞれ以下を目的としている。
【００３１】請求項７に係わる発明は、周波数選択性フ
ェージング下で初期捕捉時やハンドオフ時にも、フレー
ム同期確立前にＵＷ位置を検出してフレーム同期制御の
できる受信機を得ることを目的としている。
ェージング下で初期捕捉時やハンドオフ時にも、フレー
ム同期確立前にＵＷ位置を検出してフレーム同期制御の
できる受信機を得ることを目的としている。
【００３２】請求項８に係わる発明は、請求項７に係わ
る発明の目的に加えて、周波数選択性フェージング下で
高速な入力信号レベル変動のある場合にも、正常にＵＷ
検出ができ、正常にフレーム同期制御のできる受信機を
得ることを目的としている。
る発明の目的に加えて、周波数選択性フェージング下で
高速な入力信号レベル変動のある場合にも、正常にＵＷ
検出ができ、正常にフレーム同期制御のできる受信機を
得ることを目的としている。
【００３３】請求項９，１０，１１に係わる発明は、初
期捕捉時やハンドオフ時、受信信号の搬送波周波数と適
応等化器を含む受信機の局発周波数の差よりなる周波数
オフセットが存在する場合にも、正常にＵＷ検出がで
き、正常にフレーム同期制御のできる受信機を得ること
を目的としている。
期捕捉時やハンドオフ時、受信信号の搬送波周波数と適
応等化器を含む受信機の局発周波数の差よりなる周波数
オフセットが存在する場合にも、正常にＵＷ検出がで
き、正常にフレーム同期制御のできる受信機を得ること
を目的としている。
【００３４】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わる発明の適応等化器は、タップ付
き遅延回路からなる等化フィルタ部と、データ判定部
と、タップ係数演算部とを有し、タップ係数演算部では
カルマンフィルタ等のタップ係数更新アルゴリズムに従
い等化フィルタ部のタップ係数を更新する適応等化器に
おいて、等化フィルタ部の入力信号を位相回転する複素
乗算器と、データ判定部出力を差動復号する差動復号器
とを備え、入力信号の（π／４）シフト成分を除去して
から等化する手順を備えるようにしたものである。
めに、請求項１に係わる発明の適応等化器は、タップ付
き遅延回路からなる等化フィルタ部と、データ判定部
と、タップ係数演算部とを有し、タップ係数演算部では
カルマンフィルタ等のタップ係数更新アルゴリズムに従
い等化フィルタ部のタップ係数を更新する適応等化器に
おいて、等化フィルタ部の入力信号を位相回転する複素
乗算器と、データ判定部出力を差動復号する差動復号器
とを備え、入力信号の（π／４）シフト成分を除去して
から等化する手順を備えるようにしたものである。
【００３５】上記の目的を達成するために、請求項２に
係わる発明の適応等化器は、タップ付き遅延回路からな
る等化フィルタ部と、データ判定部と、タップ係数演算
部とを有し、タップ係数演算部ではカルマンフィルタ等
のタップ係数更新アルゴリズムに従い等化フィルタ部の
タップ係数を更新する適応等化器において、１バースト
中に複数回タップ係数演算部と等化フィルタ部のタップ
係数を初期化し、バースト中にある既知信号を用いて等
化フィルタ部を再トレーニングするようにしたものであ
る。
係わる発明の適応等化器は、タップ付き遅延回路からな
る等化フィルタ部と、データ判定部と、タップ係数演算
部とを有し、タップ係数演算部ではカルマンフィルタ等
のタップ係数更新アルゴリズムに従い等化フィルタ部の
タップ係数を更新する適応等化器において、１バースト
中に複数回タップ係数演算部と等化フィルタ部のタップ
係数を初期化し、バースト中にある既知信号を用いて等
化フィルタ部を再トレーニングするようにしたものであ
る。
【００３６】上記の目的を達成するために、請求項３に
係わる発明の適応等化器は、請求項２に係わる発明に加
えて、バースト中に内挿する既知信号を等化した後に既
知信号と比較する手段を備え、誤りがある場合のみタッ
プ係数を初期化し再トレーニングするようにしたもので
ある。
係わる発明の適応等化器は、請求項２に係わる発明に加
えて、バースト中に内挿する既知信号を等化した後に既
知信号と比較する手段を備え、誤りがある場合のみタッ
プ係数を初期化し再トレーニングするようにしたもので
ある。
【００３７】上記の目的を達成するために、請求項４に
係わる発明の適応等化器は、タップ付き遅延回路からな
る等化フィルタ部と、データ判定部と、タップ係数演算
部とを有し、タップ係数演算部ではカルマンフィルタ等
のタップ係数更新アルゴリズムに従い等化フィルタ部の
タップ係数を更新する適応等化器において、入力信号を
蓄えるメモリと、ユニークワード（以下、ＵＷと略称す
る）に対するタップ係数更新値の最後の値とメモリに蓄
えた入力信号の積和結果を用いてＵＷ検出を行うＵＷ検
出器とを備えるようにしたものである。
係わる発明の適応等化器は、タップ付き遅延回路からな
る等化フィルタ部と、データ判定部と、タップ係数演算
部とを有し、タップ係数演算部ではカルマンフィルタ等
のタップ係数更新アルゴリズムに従い等化フィルタ部の
タップ係数を更新する適応等化器において、入力信号を
蓄えるメモリと、ユニークワード（以下、ＵＷと略称す
る）に対するタップ係数更新値の最後の値とメモリに蓄
えた入力信号の積和結果を用いてＵＷ検出を行うＵＷ検
出器とを備えるようにしたものである。
【００３８】上記の目的を達成するために、請求項５に
係わる発明の適応等化器は、請求項４に係わる発明に加
えて、メモリに蓄えられたＵＷデータに対し異なる周波
数オフセット量に対応する位相回転の演算を行う手段
と、その結果を等化フィルタ部に送出するとともに上記
ＵＷデータに対しＵＷ検出手段と、その結果を用いて周
波数オフセット量を推定し周波数オフセット量を補償す
る手段を備えるようにしたものである。
係わる発明の適応等化器は、請求項４に係わる発明に加
えて、メモリに蓄えられたＵＷデータに対し異なる周波
数オフセット量に対応する位相回転の演算を行う手段
と、その結果を等化フィルタ部に送出するとともに上記
ＵＷデータに対しＵＷ検出手段と、その結果を用いて周
波数オフセット量を推定し周波数オフセット量を補償す
る手段を備えるようにしたものである。
【００３９】上記の目的を達成するために、請求項６に
係わる発明の適応等化器は、タップ付き遅延回路からな
る等化フィルタ部と、データ判定部と、タップ係数演算
部とを有し、タップ係数演算部ではカルマンフィルタ等
のタップ係数更新アルゴリズムに従い等化フィルタ部の
タップ係数を更新する適応等化器において、等化フィル
タ部の前にメモリを有し、各バースト毎にＵＷに対する
タップ係数更新値の最後の値とメモリに蓄えた入力信号
とを用いて周波数オフセット方向を推定し、それを平均
化して周波数オフセット方向を検出し、それを打ち消す
方向の周波数オフセット補償を微小ステップで行う手段
を備えるようにしたものである。
係わる発明の適応等化器は、タップ付き遅延回路からな
る等化フィルタ部と、データ判定部と、タップ係数演算
部とを有し、タップ係数演算部ではカルマンフィルタ等
のタップ係数更新アルゴリズムに従い等化フィルタ部の
タップ係数を更新する適応等化器において、等化フィル
タ部の前にメモリを有し、各バースト毎にＵＷに対する
タップ係数更新値の最後の値とメモリに蓄えた入力信号
とを用いて周波数オフセット方向を推定し、それを平均
化して周波数オフセット方向を検出し、それを打ち消す
方向の周波数オフセット補償を微小ステップで行う手段
を備えるようにしたものである。
【００４０】上記の目的を達成するために、請求項７に
係わる発明の受信機は、復調器と非同期相関器とＵＷ位
置の仮判定手段と適応等化器とフレーム同期制御部とを
備え、復調器が動作する前にＵＷ位置を仮判定し、適応
等化器を用いて最終的なＵＷ判定を行いフレーム同期制
御を行うようにしたものである。
係わる発明の受信機は、復調器と非同期相関器とＵＷ位
置の仮判定手段と適応等化器とフレーム同期制御部とを
備え、復調器が動作する前にＵＷ位置を仮判定し、適応
等化器を用いて最終的なＵＷ判定を行いフレーム同期制
御を行うようにしたものである。
【００４１】上記の目的を達成するために、請求項８に
係わる発明の受信機は、請求項７に係わる発明に加え
て、非同期相関器の入力信号を硬判定するかもしくは軟
判定するかを選択する選択器を備え、入力レベル変動に
応じて外部から切り換えるようにしたものである。
係わる発明の受信機は、請求項７に係わる発明に加え
て、非同期相関器の入力信号を硬判定するかもしくは軟
判定するかを選択する選択器を備え、入力レベル変動に
応じて外部から切り換えるようにしたものである。
【００４２】上記の目的を達成するために、請求項９に
係わる発明の受信機は、請求項８に係わる発明に加え
て、適応等化器にＵＷデータを送出する際に、予め非同
期相関器出力を用いた粗調ＡＦＣを行い、その周波数を
中心に微小ステップで位相回転した複数のＵＷデータを
適応等化器へ送出し、その各ＵＷデータに対して適応等
化器にてＵＷ検出を行うようにしたものである。
係わる発明の受信機は、請求項８に係わる発明に加え
て、適応等化器にＵＷデータを送出する際に、予め非同
期相関器出力を用いた粗調ＡＦＣを行い、その周波数を
中心に微小ステップで位相回転した複数のＵＷデータを
適応等化器へ送出し、その各ＵＷデータに対して適応等
化器にてＵＷ検出を行うようにしたものである。
【００４３】上記の目的を達成するために、請求項１０
に係わる発明の受信機は、請求項９に係わる発明に加え
て、受信入力信号を周波数変換するミキサーと、ミキサ
ーに局部発振信号出力を与える電圧制御発振器とを備
え、適応等化器にて周波数オフセット量を検出し、電圧
制御発振器に帰還しそれを打ち消す方向に周波数オフセ
ットの補償を行うようにしたものである。
に係わる発明の受信機は、請求項９に係わる発明に加え
て、受信入力信号を周波数変換するミキサーと、ミキサ
ーに局部発振信号出力を与える電圧制御発振器とを備
え、適応等化器にて周波数オフセット量を検出し、電圧
制御発振器に帰還しそれを打ち消す方向に周波数オフセ
ットの補償を行うようにしたものである。
【００４４】上記の目的を達成するために、請求項１１
に係わる発明の受信機は、請求項１０に係わる発明に加
えて、適応等化器にて各バースト毎にＵＷに対するタッ
プ係数更新値の最後の値とメモリに蓄えた入力信号とを
用いて周波数オフセット方向を推定する手段と、それを
平均化して周波数オフセット方向を検出する手段と、周
波数オフセットが検出された場合にはそれを打ち消す方
向に電圧制御発振器の制御電圧を微小ステップで変化さ
せることにより周波数オフセット補償を行う手段とを備
えるようにしたものである。
に係わる発明の受信機は、請求項１０に係わる発明に加
えて、適応等化器にて各バースト毎にＵＷに対するタッ
プ係数更新値の最後の値とメモリに蓄えた入力信号とを
用いて周波数オフセット方向を推定する手段と、それを
平均化して周波数オフセット方向を検出する手段と、周
波数オフセットが検出された場合にはそれを打ち消す方
向に電圧制御発振器の制御電圧を微小ステップで変化さ
せることにより周波数オフセット補償を行う手段とを備
えるようにしたものである。
【００４５】
【作用】上記のように構成されたそれぞれの請求項に係
わるこの発明の適応等化器の作用について以下に示す。
わるこの発明の適応等化器の作用について以下に示す。
【００４６】請求項１に係わるこの発明の適応等化器で
は、入力信号がπ／４シフトＱＰＳＫ変調方式の場合
に、適応等化器の入力段の複素乗算器にて、入力信号の
π／４シフト成分を除去することにより、判定部におけ
る場合分けとπ／４の位相回転の演算が不要になり、判
定部の演算量を少なく構成を簡単にすることができる。
は、入力信号がπ／４シフトＱＰＳＫ変調方式の場合
に、適応等化器の入力段の複素乗算器にて、入力信号の
π／４シフト成分を除去することにより、判定部におけ
る場合分けとπ／４の位相回転の演算が不要になり、判
定部の演算量を少なく構成を簡単にすることができる。
【００４７】請求項２に係わるこの発明の適応等化器で
は、ＣＣ以降のデータの等化を行う際に、初期化回路に
よって、タップ係数更新回路とタップ係数を初期化し、
ＣＣを参照信号として再トレーニングして伝送路の推定
をし直すことにより、１バースト中での伝送路の状態の
変化が大きい場合にも、バースト後半における誤り率の
劣化を小さくし、バースト全体として誤り率を改善する
ことができる。
は、ＣＣ以降のデータの等化を行う際に、初期化回路に
よって、タップ係数更新回路とタップ係数を初期化し、
ＣＣを参照信号として再トレーニングして伝送路の推定
をし直すことにより、１バースト中での伝送路の状態の
変化が大きい場合にも、バースト後半における誤り率の
劣化を小さくし、バースト全体として誤り率を改善する
ことができる。
【００４８】請求項３に係わるこの発明の適応等化器で
は、ＣＣ以降のデータの等化を行う際に、タップ係数更
新回路とタップ係数の初期化を行わずに等化を行った結
果とＣＣの既知信号系列とを比較し、誤りがある場合の
みタップ係数更新回路とタップ係数の初期化を行い、再
トレーニングして伝送路の推定をし直すことにより、バ
ースト全体として誤り率を改善することができる。
は、ＣＣ以降のデータの等化を行う際に、タップ係数更
新回路とタップ係数の初期化を行わずに等化を行った結
果とＣＣの既知信号系列とを比較し、誤りがある場合の
みタップ係数更新回路とタップ係数の初期化を行い、再
トレーニングして伝送路の推定をし直すことにより、バ
ースト全体として誤り率を改善することができる。
【００４９】請求項４に係わるこの発明の適応等化器で
は、ＵＷに対するタップ係数更新値の最後の値とメモリ
から読み出した入力信号の積和演算を行った結果とＵＷ
を比較してＵＷ検出を行うことにより、周波数選択性フ
ェージング下でもＵＷ検出確率の劣化を抑えることがで
きる。
は、ＵＷに対するタップ係数更新値の最後の値とメモリ
から読み出した入力信号の積和演算を行った結果とＵＷ
を比較してＵＷ検出を行うことにより、周波数選択性フ
ェージング下でもＵＷ検出確率の劣化を抑えることがで
きる。
【００５０】請求項５に係わるこの発明の適応等化器で
は、入力信号に対して異なった周波数オフセット量の位
相回転を施し、それに対して、ＵＷ検出を行うために、
入力信号に周波数オフセットがある場合でもＵＷ検出確
率が向上すると共に、各位相回転後の入力信号に対して
ＵＷ検出・不検出を求めた結果から周波数オフセット量
が推定でき、その補償を行うことによって、等化特性が
向上する。
は、入力信号に対して異なった周波数オフセット量の位
相回転を施し、それに対して、ＵＷ検出を行うために、
入力信号に周波数オフセットがある場合でもＵＷ検出確
率が向上すると共に、各位相回転後の入力信号に対して
ＵＷ検出・不検出を求めた結果から周波数オフセット量
が推定でき、その補償を行うことによって、等化特性が
向上する。
【００５１】請求項６に係わるこの発明の適応等化器で
は、各バースト毎に入力信号の周波数オフセット方向を
推定し、それを数バーストに渡って平均化して入力信号
の周波数オフセット方向を検出することにより、推定精
度が向上し、さらにその補償を行うために等化特性が向
上する。
は、各バースト毎に入力信号の周波数オフセット方向を
推定し、それを数バーストに渡って平均化して入力信号
の周波数オフセット方向を検出することにより、推定精
度が向上し、さらにその補償を行うために等化特性が向
上する。
【００５２】上記のように構成されたそれぞれの請求項
に係わるこの発明の適応等化器を備えた受信機の作用に
ついて以下に示す。
に係わるこの発明の適応等化器を備えた受信機の作用に
ついて以下に示す。
【００５３】請求項７に係わるこの発明の適応等化器を
備えた受信機では、非同期相関器によりＵＷの位置を仮
判定し、されその仮判定位置を用いて復調器を動作させ
ることにより、フレーム同期制御回路が動作する前に復
調器の動作が可能になり、また復調器出力に対して適応
等化器を用いてＵＷ判定を行うことにより、高精度なＵ
Ｗ検出が可能になる。
備えた受信機では、非同期相関器によりＵＷの位置を仮
判定し、されその仮判定位置を用いて復調器を動作させ
ることにより、フレーム同期制御回路が動作する前に復
調器の動作が可能になり、また復調器出力に対して適応
等化器を用いてＵＷ判定を行うことにより、高精度なＵ
Ｗ検出が可能になる。
【００５４】請求項８に係わるこの発明の適応等化器を
備えた受信機では、入力信号レベル変動のある場合、Ｕ
Ｗ検出を行う際は非同期相関器入力信号を硬判定するこ
とでレベルの影響を除去でき、またレベル変動が無視で
きるような範囲でＵＷ検出を行う際は非同期相関器入力
信号を軟判定することで周波数選択性フェージング下で
の動作が可能になる。
備えた受信機では、入力信号レベル変動のある場合、Ｕ
Ｗ検出を行う際は非同期相関器入力信号を硬判定するこ
とでレベルの影響を除去でき、またレベル変動が無視で
きるような範囲でＵＷ検出を行う際は非同期相関器入力
信号を軟判定することで周波数選択性フェージング下で
の動作が可能になる。
【００５５】請求項９に係わるこの発明の適応等化器を
備えた受信機では、予め粗調ＡＦＣを行うと共に何種類
かの周波数で回転したＵＷを適応等化器に送りＵＷの検
出を行うので、入力信号に周波数オフセットがある場合
でも高精度なＵＷ検出が可能になる。
備えた受信機では、予め粗調ＡＦＣを行うと共に何種類
かの周波数で回転したＵＷを適応等化器に送りＵＷの検
出を行うので、入力信号に周波数オフセットがある場合
でも高精度なＵＷ検出が可能になる。
【００５６】請求項１０に係わるこの発明の適応等化器
を備えた受信機では、適応等化器にて推定される周波数
オフセット量をＶＣＯに帰還し、周波数オフセットの補
償を行うので、入力信号に周波数オフセットがある場合
でも安定した復調が可能になる。
を備えた受信機では、適応等化器にて推定される周波数
オフセット量をＶＣＯに帰還し、周波数オフセットの補
償を行うので、入力信号に周波数オフセットがある場合
でも安定した復調が可能になる。
【００５７】請求項１１に係わるこの発明の適応等化器
を備えた受信機では、適応等化器にて推定される周波数
オフセット量をＶＣＯに帰還すると共に、適応等化器に
て各バースト毎に周波数オフセット方向を検出し、それ
を平均化して周波数オフセットを検出し、それをＶＣＯ
に帰還し周波数オフセットの補償を行うので、入力信号
に周波数オフセットがある場合でも安定した復調が可能
になる。
を備えた受信機では、適応等化器にて推定される周波数
オフセット量をＶＣＯに帰還すると共に、適応等化器に
て各バースト毎に周波数オフセット方向を検出し、それ
を平均化して周波数オフセットを検出し、それをＶＣＯ
に帰還し周波数オフセットの補償を行うので、入力信号
に周波数オフセットがある場合でも安定した復調が可能
になる。
【００５８】
【実施例】実施例１．以下、請求項１に係わる発明の実
施例について説明する。図１はこの発明の適応等化器の
実施例１を示す構成ブロック図である。図中、従来例と
同一部分には同一符号を付し説明を省く。図１におい
て、17は受信信号入力端子７より入力する受信信号に対
し位相回転の演算を行う複素乗算器、18は複素乗算器17
に与える回転位相を発生するCOS/SIN ジェネレータ、19
はこのCOS/SIN ジェネレータ18の発生データを定めるア
ドレスカウンタ、20は受信信号のフレーム先頭位置を示
すスタートパルス入力端子、21は判定器４の出力を差動
復号する差動復号器、22は既知信号系列を出力する参照
信号発生器である。
施例について説明する。図１はこの発明の適応等化器の
実施例１を示す構成ブロック図である。図中、従来例と
同一部分には同一符号を付し説明を省く。図１におい
て、17は受信信号入力端子７より入力する受信信号に対
し位相回転の演算を行う複素乗算器、18は複素乗算器17
に与える回転位相を発生するCOS/SIN ジェネレータ、19
はこのCOS/SIN ジェネレータ18の発生データを定めるア
ドレスカウンタ、20は受信信号のフレーム先頭位置を示
すスタートパルス入力端子、21は判定器４の出力を差動
復号する差動復号器、22は既知信号系列を出力する参照
信号発生器である。
【００５９】図１の適応等化器の動作について説明す
る。先ず、図１に示す適応等化器の参照信号発生器22で
の参照信号生成の方法について説明する。 （ａ)π／４シフトＱＰＳＫ変調方式において、既知信
号系列 bm(1,-1,1,-1,1,-1,-1,1,-1,-1,-1,1,1,1,-1,1,
1,1,1,-1,-1,1,-1,-1,1,-1,1,-1) をシリアル／パラレ
ル変換し信号系列ＸK ，ＹK を得た後、図２のコード変
換表に従って参照信号のコードCODE(K)を求める。図３
にこの結果を示す。 （ｂ）CODE(1）= 0 とおいて、次式に従って等化器参照
信号のコードを作成する。図４にその結果を示す。 CODE(K)= MOD(CODE(K-1)+CODE(K),4)(K=2,15) （１４ａ） （ｃ)次に、このCODE(K）に対して、図５に示す変換表
に従い、参照信号COALR(K), COBMR(K) を作成する。図
６はその結果を示し図１に示す適応等化器の参照信号発
生器22の出力信号である。
る。先ず、図１に示す適応等化器の参照信号発生器22で
の参照信号生成の方法について説明する。 （ａ)π／４シフトＱＰＳＫ変調方式において、既知信
号系列 bm(1,-1,1,-1,1,-1,-1,1,-1,-1,-1,1,1,1,-1,1,
1,1,1,-1,-1,1,-1,-1,1,-1,1,-1) をシリアル／パラレ
ル変換し信号系列ＸK ，ＹK を得た後、図２のコード変
換表に従って参照信号のコードCODE(K)を求める。図３
にこの結果を示す。 （ｂ）CODE(1）= 0 とおいて、次式に従って等化器参照
信号のコードを作成する。図４にその結果を示す。 CODE(K)= MOD(CODE(K-1)+CODE(K),4)(K=2,15) （１４ａ） （ｃ)次に、このCODE(K）に対して、図５に示す変換表
に従い、参照信号COALR(K), COBMR(K) を作成する。図
６はその結果を示し図１に示す適応等化器の参照信号発
生器22の出力信号である。
【００６０】次に、受信入力信号がπ／４シフトＱＰＳ
Ｋ変調方式の場合、π／４シフト成分の除去について説
明する。アドレスカウンタ19は、入力信号のフレーム先
頭位置を示すスタートパルスによりリセットされ、入力
信号の入力タイミングに合わせ、受信信号がシンボルレ
ートサンプリングされている場合は、アドレス（0,1,2,
3,4,5,6,7)を、また、Ｎ倍のオーバーサンプリングされ
ている場合には、（0,1,2,3,4,5,6,7…8N-1)を繰り返し
COS/SIN ジェネレータ18に出力する。COS/SIN ジェネレ
ータ18は、上記アドレスに従い複素乗算器17へ回転位相
を送出する。図７(a) は入力信号がシンボルレートサン
プリングの場合、適応等化器の入力信号のアドレスとCO
S/SIN ジェネレータ18の発生する回転位相の関係を示す
表である。図７(b) は入力信号がＮ倍のオーバーサンプ
リングの場合、適応等化器の入力信号アドレスとCOS/SI
N ジェネレータ18の発生する回転位相の関係を示す表で
ある。複素乗算器17では、入力信号に対して位相回転の
演算を行う。図８は図１の適応等化器の入力信号が図46
の表に示す信号系列であり、入力信号がシンボルレート
サンプリングの時の複素乗算器17の出力信号系列を示す
表である。この複素乗算器17の出力信号系列は図６の表
に示した参照信号発生器の出力信号系列の各値を５／４
πシフトしたものと同一となる。
Ｋ変調方式の場合、π／４シフト成分の除去について説
明する。アドレスカウンタ19は、入力信号のフレーム先
頭位置を示すスタートパルスによりリセットされ、入力
信号の入力タイミングに合わせ、受信信号がシンボルレ
ートサンプリングされている場合は、アドレス（0,1,2,
3,4,5,6,7)を、また、Ｎ倍のオーバーサンプリングされ
ている場合には、（0,1,2,3,4,5,6,7…8N-1)を繰り返し
COS/SIN ジェネレータ18に出力する。COS/SIN ジェネレ
ータ18は、上記アドレスに従い複素乗算器17へ回転位相
を送出する。図７(a) は入力信号がシンボルレートサン
プリングの場合、適応等化器の入力信号のアドレスとCO
S/SIN ジェネレータ18の発生する回転位相の関係を示す
表である。図７(b) は入力信号がＮ倍のオーバーサンプ
リングの場合、適応等化器の入力信号アドレスとCOS/SI
N ジェネレータ18の発生する回転位相の関係を示す表で
ある。複素乗算器17では、入力信号に対して位相回転の
演算を行う。図８は図１の適応等化器の入力信号が図46
の表に示す信号系列であり、入力信号がシンボルレート
サンプリングの時の複素乗算器17の出力信号系列を示す
表である。この複素乗算器17の出力信号系列は図６の表
に示した参照信号発生器の出力信号系列の各値を５／４
πシフトしたものと同一となる。
【００６１】ＦＦ部１、ＦＢ部２、加算器３、判定器
４、タップ係数更新回路５、スイッチ回路６からなる等
化器部分は、複素乗算器17での演算結果（ＸI K ，ＸQ
K ）を入力信号として従来のＱＰＳＫ変調方式に対する
適応等化器と同様に動作する。即ち、入力データを（５
／４）πシフトする形の等化を行う。判定器４の出力は
差動復号器に送出される。
４、タップ係数更新回路５、スイッチ回路６からなる等
化器部分は、複素乗算器17での演算結果（ＸI K ，ＸQ
K ）を入力信号として従来のＱＰＳＫ変調方式に対する
適応等化器と同様に動作する。即ち、入力データを（５
／４）πシフトする形の等化を行う。判定器４の出力は
差動復号器に送出される。
【００６２】次に、差動復号器21の動作について説明す
る。 （ａ）判定器４の出力信号を、図９のコード化表に従っ
てコードCODEF(K)に変換する。図８で示す複素乗算器17
での演算結果を判定器４の出力信号としたときの結果を
図10に示す。 （ｂ）上記コードCODEF(K)を次式に従って差動復号す
る。 CODEF(K)= MOD(CODEF(K+1)-CODEF(K),4) （１４ｂ） （ｃ）上記CODEF(K)から図11に示す差動復号信号作成表
に従って、差動復号信号を作成した結果を図12に示す。 図12に示す信号系列ＸK ′，ＹK ′をパラレル／シリア
ル変換すると以下に示す系列が得られる。これは送信信
号の既知信号系列と一致する。( 1,-1,1,-1,1,-1,-1,1,
-1,-1,-1,1,1,1,-1,1,1,1,1,-1,-1,1,-1,-1,1,-1,1,-1)
る。 （ａ）判定器４の出力信号を、図９のコード化表に従っ
てコードCODEF(K)に変換する。図８で示す複素乗算器17
での演算結果を判定器４の出力信号としたときの結果を
図10に示す。 （ｂ）上記コードCODEF(K)を次式に従って差動復号す
る。 CODEF(K)= MOD(CODEF(K+1)-CODEF(K),4) （１４ｂ） （ｃ）上記CODEF(K)から図11に示す差動復号信号作成表
に従って、差動復号信号を作成した結果を図12に示す。 図12に示す信号系列ＸK ′，ＹK ′をパラレル／シリア
ル変換すると以下に示す系列が得られる。これは送信信
号の既知信号系列と一致する。( 1,-1,1,-1,1,-1,-1,1,
-1,-1,-1,1,1,1,-1,1,1,1,1,-1,-1,1,-1,-1,1,-1,1,-1)
【００６３】実施例２．以下、請求項２に係わる発明の
実施例について説明する。図13はこの発明の適応等化器
の実施例２を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図13におい
て、23は書き込みアドレスカウンタ、24は入力信号を蓄
えるバッファメモリ、25はメモリ24よりデータを読み出
す読み出しアドレスカウンタ、26はタップ係数更新回
路、27はタップ係数更新回路26とＦＦ部１とＦＢ部２の
タップ係数を初期化する初期化回路である。
実施例について説明する。図13はこの発明の適応等化器
の実施例２を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図13におい
て、23は書き込みアドレスカウンタ、24は入力信号を蓄
えるバッファメモリ、25はメモリ24よりデータを読み出
す読み出しアドレスカウンタ、26はタップ係数更新回
路、27はタップ係数更新回路26とＦＦ部１とＦＢ部２の
タップ係数を初期化する初期化回路である。
【００６４】図13の適応等化器の動作について説明す
る。図14は図13に示す適応等化器の動作を示すフローチ
ャートである。先ず、書き込みアドレスカウンタ23は、
受信信号のフレーム先頭位置を示すスタートパルスによ
りリセットされ、受信信号入力端子７より入力される図
43に示すバーストフォーマットにより送信された受信信
号の入力タイミングに合わせ、メモリ24に書き込みアド
レスを発生する。メモリ24では、それぞれのアドレスに
従って受信信号を蓄える。読み出しアドレスカウンタ25
は、メモリ24内のＵＷ13，ランダムデータ部ａ14，ＣＣ
15の受信信号を１シンボル毎にＦＦ部１に出力させる。
る。図14は図13に示す適応等化器の動作を示すフローチ
ャートである。先ず、書き込みアドレスカウンタ23は、
受信信号のフレーム先頭位置を示すスタートパルスによ
りリセットされ、受信信号入力端子７より入力される図
43に示すバーストフォーマットにより送信された受信信
号の入力タイミングに合わせ、メモリ24に書き込みアド
レスを発生する。メモリ24では、それぞれのアドレスに
従って受信信号を蓄える。読み出しアドレスカウンタ25
は、メモリ24内のＵＷ13，ランダムデータ部ａ14，ＣＣ
15の受信信号を１シンボル毎にＦＦ部１に出力させる。
【００６５】ＦＦ部１，ＦＢ部２，加算器３，判定器４
タップ係数更新回路26スイッチ回路６からなる等化器部
分は、上記のＵＷ13、ランダムデータ部ａ14、ＣＣ15の
等化を行う。ＦＢ部２の入力信号系列は、スイッチ回路
６を介して、ＵＷ13の入力の時（トレ−ニングモード
時）には、参照信号系列入力端子８より入力される既知
信号系列ＵＷ13であり、ランダムデータａ14及びＣＣ15
入力の時（トラッキングモード）には、判定器４の出力
信号系列となる。
タップ係数更新回路26スイッチ回路６からなる等化器部
分は、上記のＵＷ13、ランダムデータ部ａ14、ＣＣ15の
等化を行う。ＦＢ部２の入力信号系列は、スイッチ回路
６を介して、ＵＷ13の入力の時（トレ−ニングモード
時）には、参照信号系列入力端子８より入力される既知
信号系列ＵＷ13であり、ランダムデータａ14及びＣＣ15
入力の時（トラッキングモード）には、判定器４の出力
信号系列となる。
【００６６】タップ係数更新回路26は、ＣＣ15の等化が
終了した時点で、読み出しアドレスカウンタ25、初期化
回路27へＣＣ等化終了信号を送る。初期化回路27は、Ｃ
Ｃ等化終了信号を受け、ＦＦ部１とＦＢ部２のタップ係
数を初期化すると共に、タップ係数更新回路26を初期化
する。ここでタップ係数の初期化は、従来例の式12のＣ
M (0) ＝０に対応し、タップ係数更新回路26の初期化
は、式12のＰ(0) ＝δ-1Ｉを行うことである。読み出し
アドレスカウンタ25は、ＣＣ等化終了信号によりＣＣ1
5，ランダムデータｂ16に対応する入力データを順次メ
モリ24より読み出す。ＦＦ部１，ＦＢ部２，加算器３，
判定器４，タップ係数更新回路27，スイッチ回路６から
なる等化器部分は、このデータに対して、ＣＣ15を用い
て再びトレーニングを行った後にランダムデータ部ｂ16
の等化を行う。ここで、ＣＣ15を用いて再トレーニング
を行う時には、ＦＢ部２の入力信号系列はスイッチ回路
６にて、参照信号系列入力端子８より入力されるＣＣ15
に切り換えられ、ランダムデータ部ｂの等化を行なう時
は、ＦＢ部２の入力信号系列は、判定器４の出力信号系
列に切り換えられる。
終了した時点で、読み出しアドレスカウンタ25、初期化
回路27へＣＣ等化終了信号を送る。初期化回路27は、Ｃ
Ｃ等化終了信号を受け、ＦＦ部１とＦＢ部２のタップ係
数を初期化すると共に、タップ係数更新回路26を初期化
する。ここでタップ係数の初期化は、従来例の式12のＣ
M (0) ＝０に対応し、タップ係数更新回路26の初期化
は、式12のＰ(0) ＝δ-1Ｉを行うことである。読み出し
アドレスカウンタ25は、ＣＣ等化終了信号によりＣＣ1
5，ランダムデータｂ16に対応する入力データを順次メ
モリ24より読み出す。ＦＦ部１，ＦＢ部２，加算器３，
判定器４，タップ係数更新回路27，スイッチ回路６から
なる等化器部分は、このデータに対して、ＣＣ15を用い
て再びトレーニングを行った後にランダムデータ部ｂ16
の等化を行う。ここで、ＣＣ15を用いて再トレーニング
を行う時には、ＦＢ部２の入力信号系列はスイッチ回路
６にて、参照信号系列入力端子８より入力されるＣＣ15
に切り換えられ、ランダムデータ部ｂの等化を行なう時
は、ＦＢ部２の入力信号系列は、判定器４の出力信号系
列に切り換えられる。
【００６７】実施例３．以下、請求項３に係わる発明の
実施例について説明する。図15はこの発明の適応等化器
の実施例３を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図15におい
て、28はメモリ24よりデータを読み出す読み出しアドレ
スカウンタ、29はタップ係数更新回路、30は等化後信号
比較回路、31は等化後信号比較回路の比較結果に基き、
タップ係数更新回路29とＦＦ部１とＦＢ部２のタップ係
数を初期化する初期化回路である。
実施例について説明する。図15はこの発明の適応等化器
の実施例３を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図15におい
て、28はメモリ24よりデータを読み出す読み出しアドレ
スカウンタ、29はタップ係数更新回路、30は等化後信号
比較回路、31は等化後信号比較回路の比較結果に基き、
タップ係数更新回路29とＦＦ部１とＦＢ部２のタップ係
数を初期化する初期化回路である。
【００６８】図15の適応等化器の動作について説明す
る。図16は図15に示す適応等化器の動作を示すフローチ
ャートである。書き込みアドレスカウンタ23は受信信号
のフレーム先頭位置を示すスタートパルスよりリセット
され、図43に示すバーストフォーマットに従って送信さ
れた受信信号の入力タイミングに合わせ、メモリ24に書
き込みアドレスを発生する。メモリ24では、そのアドレ
スに従って、受信信号入力端子７より入力される受信信
号を蓄える。読み出しアドレスカウンタ28は、メモリ24
内のＵＷ13、ランダムデータ部ａ14，ＣＣ15の受信信号
を１シンボル毎にＦＦ部１に出力させる。
る。図16は図15に示す適応等化器の動作を示すフローチ
ャートである。書き込みアドレスカウンタ23は受信信号
のフレーム先頭位置を示すスタートパルスよりリセット
され、図43に示すバーストフォーマットに従って送信さ
れた受信信号の入力タイミングに合わせ、メモリ24に書
き込みアドレスを発生する。メモリ24では、そのアドレ
スに従って、受信信号入力端子７より入力される受信信
号を蓄える。読み出しアドレスカウンタ28は、メモリ24
内のＵＷ13、ランダムデータ部ａ14，ＣＣ15の受信信号
を１シンボル毎にＦＦ部１に出力させる。
【００６９】ＦＦ部１、ＦＢ部２、加算器３、判定器
４、タップ係数更新回路29、スイッチ回路６からなる等
化器部分は、上記のＵＷ13、ランダムデータ部ａ14、Ｃ
Ｃ15の等化を行う。
４、タップ係数更新回路29、スイッチ回路６からなる等
化器部分は、上記のＵＷ13、ランダムデータ部ａ14、Ｃ
Ｃ15の等化を行う。
【００７０】タップ係数更新回路29はＣＣ15に対する受
信入力信号の等化結果、即ち判定器４の硬判定結果を１
シンボル毎に等化後信号比較回路30に出力する。等化後
信号比較回路30では、このＣＣ15の受信入力信号の等化
後の結果をＣＣ15既知信号系列と一致するかどうか比較
し、その結果を初期化回路31、読み出しアドレスカウン
タ28へ出力する。初期化回路31は比較結果が一致してい
ない場合には、適応等化器による伝送路の推定がうまく
行われていないものとして、タップ係数更新回路29とＦ
Ｆ部１、ＦＢ部２のタップ係数を初期化し、比較結果が
一致している場合には、この初期化は行わない。ここで
タップ係数の初期化は従来例の式12中のＣM (0) ＝０に
対応し、タップ係数更新回路29の初期化は、式12中のＰ
(0) ＝δ-1Ｉを行うことである。
信入力信号の等化結果、即ち判定器４の硬判定結果を１
シンボル毎に等化後信号比較回路30に出力する。等化後
信号比較回路30では、このＣＣ15の受信入力信号の等化
後の結果をＣＣ15既知信号系列と一致するかどうか比較
し、その結果を初期化回路31、読み出しアドレスカウン
タ28へ出力する。初期化回路31は比較結果が一致してい
ない場合には、適応等化器による伝送路の推定がうまく
行われていないものとして、タップ係数更新回路29とＦ
Ｆ部１、ＦＢ部２のタップ係数を初期化し、比較結果が
一致している場合には、この初期化は行わない。ここで
タップ係数の初期化は従来例の式12中のＣM (0) ＝０に
対応し、タップ係数更新回路29の初期化は、式12中のＰ
(0) ＝δ-1Ｉを行うことである。
【００７１】読み出しアドレスカウンタ28は、比較結果
が一致していない場合にはＣＣ15，ランダムデータｂ16
の受信信号を順次メモリ24より読み出す。ＦＦ部１、Ｆ
Ｂ部２、加算器３、判定器４、タップ係数更新回路29、
スイッチ回路６からなる等化器部分は、このデータに対
して、ＣＣ15を用いて再トレーニングを行った後にラン
ダムデータ部ｂ16の等化を行う。
が一致していない場合にはＣＣ15，ランダムデータｂ16
の受信信号を順次メモリ24より読み出す。ＦＦ部１、Ｆ
Ｂ部２、加算器３、判定器４、タップ係数更新回路29、
スイッチ回路６からなる等化器部分は、このデータに対
して、ＣＣ15を用いて再トレーニングを行った後にラン
ダムデータ部ｂ16の等化を行う。
【００７２】比較結果が一致している場合には、読み出
しアドレスカウンタ28はメモリ24内のランダムデータｂ
の受信入力データを読み出し、ＦＦ部１、ＦＢ部２、加
算器３、判定器４、タップ係数更新回路29、スイッチ回
路６からなる等化器部分はそのままランダムデータ部ｂ
16の等化を行う。
しアドレスカウンタ28はメモリ24内のランダムデータｂ
の受信入力データを読み出し、ＦＦ部１、ＦＢ部２、加
算器３、判定器４、タップ係数更新回路29、スイッチ回
路６からなる等化器部分はそのままランダムデータ部ｂ
16の等化を行う。
【００７３】実施例４．以下、請求項４に係わる発明の
実施例について説明する。図17はこの発明の適応等化器
の実施例４を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図17におい
て、32は受信入力信号を蓄えるメモリ、33はメモリ32よ
りデータを読み出す読み出しアドレスカウンタ、34はタ
ップ係数更新回路、35はＵＷ検出器、36はＵＷ検出結果
出力端子である。
実施例について説明する。図17はこの発明の適応等化器
の実施例４を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図17におい
て、32は受信入力信号を蓄えるメモリ、33はメモリ32よ
りデータを読み出す読み出しアドレスカウンタ、34はタ
ップ係数更新回路、35はＵＷ検出器、36はＵＷ検出結果
出力端子である。
【００７４】図17の適応等化器の動作について説明す
る。図18は図17に示す適応等化器の動作を示すフローチ
ャートである。書き込みアドレスカウンタ23は、バース
トの先頭を示すスタートパルスによってリセットされた
後に、受信信号入力端子７より入力される図43に示すバ
ーストフォーマットに従って送信された受信信号のタイ
ミングにあわせてアドレスを発生する。メモリ32では、
そのアドレスに従って受信信号を蓄える。読み出しアド
レスカウンタ33は、メモリ32内のＵＷ13の受信入力デー
タを１シンボル毎にＦＦ部に出力させる。
る。図18は図17に示す適応等化器の動作を示すフローチ
ャートである。書き込みアドレスカウンタ23は、バース
トの先頭を示すスタートパルスによってリセットされた
後に、受信信号入力端子７より入力される図43に示すバ
ーストフォーマットに従って送信された受信信号のタイ
ミングにあわせてアドレスを発生する。メモリ32では、
そのアドレスに従って受信信号を蓄える。読み出しアド
レスカウンタ33は、メモリ32内のＵＷ13の受信入力デー
タを１シンボル毎にＦＦ部に出力させる。
【００７５】ＦＦ部１、ＦＢ部２、加算器３、判定器
４、タップ係数更新回路34、スイッチ回路６からなる等
化器部分は、上記データに対してトレーニングモードａ
時の動作を行い、タップ係数を更新していく。タップ係
数更新回路34は、ＵＷ13の最後の受信入力データについ
てのタップ係数の更新を行った後、ＦＦ部１、ＦＢ部２
のタップ係数値をその値に固定すると共に、読み出しア
ドレスカウンタ33にトレーニング終了信号を送る。読み
出しアドレスカウンタ33は、その信号を受けて、再びメ
モリ32内のＵＷ13の受信入力データを１シンボル毎にＦ
Ｆ部１に出力させる。このときＦＢ部２の入力は参照信
号系列入力端子８より入力される既知信号系列ＵＷ13と
する。ＦＦ部１、ＦＢ部２の入力データは、固定された
タップ係数と積和演算され、その結果は、判定器４で硬
判定された後、ＵＷ検出器35に送られる。
４、タップ係数更新回路34、スイッチ回路６からなる等
化器部分は、上記データに対してトレーニングモードａ
時の動作を行い、タップ係数を更新していく。タップ係
数更新回路34は、ＵＷ13の最後の受信入力データについ
てのタップ係数の更新を行った後、ＦＦ部１、ＦＢ部２
のタップ係数値をその値に固定すると共に、読み出しア
ドレスカウンタ33にトレーニング終了信号を送る。読み
出しアドレスカウンタ33は、その信号を受けて、再びメ
モリ32内のＵＷ13の受信入力データを１シンボル毎にＦ
Ｆ部１に出力させる。このときＦＢ部２の入力は参照信
号系列入力端子８より入力される既知信号系列ＵＷ13と
する。ＦＦ部１、ＦＢ部２の入力データは、固定された
タップ係数と積和演算され、その結果は、判定器４で硬
判定された後、ＵＷ検出器35に送られる。
【００７６】ＵＷ検出器35は、判定器４の出力データ
と、判定誤りのないデータとして既知信号系列ＵＷと比
較して、一致している場合にはＵＷ検出信号、一致して
いない場合はＵＷ不検出信号をＵＷ検出結果出力端子36
へ出力する。
と、判定誤りのないデータとして既知信号系列ＵＷと比
較して、一致している場合にはＵＷ検出信号、一致して
いない場合はＵＷ不検出信号をＵＷ検出結果出力端子36
へ出力する。
【００７７】ＵＷ検出が終了した後、ＵＷ検出器35はＵ
Ｗ検出終了信号を読み出しアドレスカウンタ33に送出す
る。読み出しアドレスカウンタ33は、メモリ32内のラン
ダムデータ部ａ14，ＣＣ15、ランダムデータ部ｂ16の受
信入力データを１シンボル毎にＦＦ部に出力させ等化を
順次行う。
Ｗ検出終了信号を読み出しアドレスカウンタ33に送出す
る。読み出しアドレスカウンタ33は、メモリ32内のラン
ダムデータ部ａ14，ＣＣ15、ランダムデータ部ｂ16の受
信入力データを１シンボル毎にＦＦ部に出力させ等化を
順次行う。
【００７８】実施例５．以下、請求項５に係わる発明の
実施例について説明する。図19はこの発明の適応等化器
の実施例５を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図19におい
て、38は受信入力信号を蓄えるメモリ、39は複素乗算
器、40は複素乗算器39に回転する位相に応じてCOS/SIN
の値を与えるCOS/SIN ジェネレータ、41はメモリ38に読
み出しアドレスを与えると共に、COS/SIN ジェネレータ
40の発生データを与えるアドレスカウンタ、42はＵＷ検
出器36のＵＷ検出結果よりオフセット周波数を推定する
周波数オフセット量推定回路、43は周波数オフセット量
推定回路42の推定結果にもとずき受信信号の周波数オフ
セットを補償する周波数オフセット補償回路、44は複素
乗算器、45は複素乗算器44に回転位相信号を発生するCO
S/SIN ジェネレータ、46はCOS/SIN ジェネレータ45の発
生データを与えるアドレスカウンタである。
実施例について説明する。図19はこの発明の適応等化器
の実施例５を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図19におい
て、38は受信入力信号を蓄えるメモリ、39は複素乗算
器、40は複素乗算器39に回転する位相に応じてCOS/SIN
の値を与えるCOS/SIN ジェネレータ、41はメモリ38に読
み出しアドレスを与えると共に、COS/SIN ジェネレータ
40の発生データを与えるアドレスカウンタ、42はＵＷ検
出器36のＵＷ検出結果よりオフセット周波数を推定する
周波数オフセット量推定回路、43は周波数オフセット量
推定回路42の推定結果にもとずき受信信号の周波数オフ
セットを補償する周波数オフセット補償回路、44は複素
乗算器、45は複素乗算器44に回転位相信号を発生するCO
S/SIN ジェネレータ、46はCOS/SIN ジェネレータ45の発
生データを与えるアドレスカウンタである。
【００７９】図19の適応等化器の動作について説明す
る。図21は図19に示す適応等化器の動作を示すフローチ
ャートである。通信開始後の１バースト目の受信入力信
号に対して、周波数オフセット補償回路43は周波数オフ
セットの補償を行わず、受信入力信号をそのまま出力す
る。書き込みアドレスカウンタ23は、スタートパルス入
力端子20より入力されるバーストの先頭を示すスタート
パルスによってリセットされた後に、受信信号入力端子
７より入力される図43で示すバーストフォーマットに従
って送信された受信信号のタイミングにあわせてアドレ
スを発生する。メモリ38では、そのアドレスに従って、
受信信号入力端子７より入力され周波数オフセット補償
回路43を経た受信信号を蓄える。アドレスカウンタ41は
メモリ38に蓄えられた受信信号の内、ＵＷ13の受信入力
データを１シンボル毎に複素乗算器39に出力させる。複
素乗算器39ではこのデータに対しては複素乗算による位
相回転の演算を行わずにそのままＦＦ部１に出力する。
る。図21は図19に示す適応等化器の動作を示すフローチ
ャートである。通信開始後の１バースト目の受信入力信
号に対して、周波数オフセット補償回路43は周波数オフ
セットの補償を行わず、受信入力信号をそのまま出力す
る。書き込みアドレスカウンタ23は、スタートパルス入
力端子20より入力されるバーストの先頭を示すスタート
パルスによってリセットされた後に、受信信号入力端子
７より入力される図43で示すバーストフォーマットに従
って送信された受信信号のタイミングにあわせてアドレ
スを発生する。メモリ38では、そのアドレスに従って、
受信信号入力端子７より入力され周波数オフセット補償
回路43を経た受信信号を蓄える。アドレスカウンタ41は
メモリ38に蓄えられた受信信号の内、ＵＷ13の受信入力
データを１シンボル毎に複素乗算器39に出力させる。複
素乗算器39ではこのデータに対しては複素乗算による位
相回転の演算を行わずにそのままＦＦ部１に出力する。
【００８０】ＦＦ部１、ＦＢ部２、加算器３、判定器
４、タップ係数更新回路34、スイッチ回路６からなる等
化器部分は、この入力データに対して、従来例のＱＰＳ
Ｋ変調方式に対する適応等化器の動作の項で述べえたト
レーニングモードａ時の適応等化器の動作と同じように
タップ係数を更新していく。タップ係数更新回路34は、
ＵＷの最後のデータについてのタップ係数の更新を行っ
た後、ＦＦ部１、ＦＢ部２のタップ係数値をその値に固
定すると共に、アドレスカウンタ41にトレーニング終了
信号を送る。アドレスカウンタ41は、その信号を受け
て、メモリ38内のＵＷの受信データを１シンボル毎に複
素乗算器39を経てＦＦ部１に出力させる。このときＦＢ
部２の入力は参照信号系列入力端子８より入力される既
知信号系列ＵＷ13とする。ＦＦ部１、ＦＢ部２の入力デ
ータは、固定されたタップ係数と積和演算され、その結
果は判定器４で硬判定された後、ＵＷ検出器36に送られ
る。
４、タップ係数更新回路34、スイッチ回路６からなる等
化器部分は、この入力データに対して、従来例のＱＰＳ
Ｋ変調方式に対する適応等化器の動作の項で述べえたト
レーニングモードａ時の適応等化器の動作と同じように
タップ係数を更新していく。タップ係数更新回路34は、
ＵＷの最後のデータについてのタップ係数の更新を行っ
た後、ＦＦ部１、ＦＢ部２のタップ係数値をその値に固
定すると共に、アドレスカウンタ41にトレーニング終了
信号を送る。アドレスカウンタ41は、その信号を受け
て、メモリ38内のＵＷの受信データを１シンボル毎に複
素乗算器39を経てＦＦ部１に出力させる。このときＦＢ
部２の入力は参照信号系列入力端子８より入力される既
知信号系列ＵＷ13とする。ＦＦ部１、ＦＢ部２の入力デ
ータは、固定されたタップ係数と積和演算され、その結
果は判定器４で硬判定された後、ＵＷ検出器36に送られ
る。
【００８１】ＵＷ検出器36は、判定器４の出力データ
と、判定誤りのないデータとして既知信号系列ＵＷと比
較して、一致している場合にはＵＷ検出信号、一致して
いない場合はＵＷ不検出信号を周波数オフセット量推定
回路42へ出力する。周波数オフセット量推定回路42では
その結果をΔf=0の結果として記憶しておく。
と、判定誤りのないデータとして既知信号系列ＵＷと比
較して、一致している場合にはＵＷ検出信号、一致して
いない場合はＵＷ不検出信号を周波数オフセット量推定
回路42へ出力する。周波数オフセット量推定回路42では
その結果をΔf=0の結果として記憶しておく。
【００８２】Δf=0 のデータに対するＵＷ検出が終了し
た時点で、アドレスカウンタ41はメモリ38に対して再び
ＵＷ13に対応する受信信号を発生させるとともにCOS/SI
N ジェネレータ40に対してfs(Hz)の回転位相データを発
生させる。複素乗算器39では、ＵＷ13に対応する受信信
号とCOS/SIN ジェネレータ40の回転位相データを乗算し
てＵＷ13に対応する受信信号にfs(Hz)の位相回転を与え
る。このfs(Hz)位相回転されたデータに対して、再び上
記方法でＵＷ検出を行い、周波数オフセット量推定回路
42ではその結果をΔf=fsの結果として記憶しておく。以
下、同様にＵＷ13に対応する受信信号をΔf=-fs,±2fs,
±3fs,……,±Nfsの位相回転したデータに対してＵＷ検
出結果を求めてその結果を周波数オフセット量推定回路
42は記憶していく。周波数オフセット量推定回路42で
は、Δf=0,±fs,±2fs,±3fs,……,±Nfs でのＵＷ検出
した周波数の平均を取り、その符号を反転した値を周波
数オフセット量と推定する。図20は図19に示す適応等化
器の入力信号の各Δf 相当の位相回転に対するＵＷ検出
結果の例を示す表である。ここでは、Δf=-fs,0,+fs,2f
s,3fs の時ＵＷが検出され、それ以外ではＵＷ不検出で
あるので受信信号の周波数オフセットは-fs(Hz)と推定
する。
た時点で、アドレスカウンタ41はメモリ38に対して再び
ＵＷ13に対応する受信信号を発生させるとともにCOS/SI
N ジェネレータ40に対してfs(Hz)の回転位相データを発
生させる。複素乗算器39では、ＵＷ13に対応する受信信
号とCOS/SIN ジェネレータ40の回転位相データを乗算し
てＵＷ13に対応する受信信号にfs(Hz)の位相回転を与え
る。このfs(Hz)位相回転されたデータに対して、再び上
記方法でＵＷ検出を行い、周波数オフセット量推定回路
42ではその結果をΔf=fsの結果として記憶しておく。以
下、同様にＵＷ13に対応する受信信号をΔf=-fs,±2fs,
±3fs,……,±Nfsの位相回転したデータに対してＵＷ検
出結果を求めてその結果を周波数オフセット量推定回路
42は記憶していく。周波数オフセット量推定回路42で
は、Δf=0,±fs,±2fs,±3fs,……,±Nfs でのＵＷ検出
した周波数の平均を取り、その符号を反転した値を周波
数オフセット量と推定する。図20は図19に示す適応等化
器の入力信号の各Δf 相当の位相回転に対するＵＷ検出
結果の例を示す表である。ここでは、Δf=-fs,0,+fs,2f
s,3fs の時ＵＷが検出され、それ以外ではＵＷ不検出で
あるので受信信号の周波数オフセットは-fs(Hz)と推定
する。
【００８３】ＵＷ検出が終了した後、ＵＷ検出器36はＵ
Ｗ検出終了信号をアドレスカウンタ41に送出する。アド
レスカウンタ41は、メモリ38内のランダムデータ部ａ1
4，ＣＣ15、ランダムデータ部ｂ15に対応する受信入力
データを１シンボル毎に複素乗算器39を経てＦＦ部に出
力させる。ＦＦ部１、ＦＢ部２、加算器３、判定器４、
タップ係数更新回路34、スイッチ回路６からなる等化器
部分は、このデータに対して、従来例で説明したよう
に、ランダムデータ部ａ14、ＣＣ15、ランダムデータ部
ｂ15の等化を順次行う。
Ｗ検出終了信号をアドレスカウンタ41に送出する。アド
レスカウンタ41は、メモリ38内のランダムデータ部ａ1
4，ＣＣ15、ランダムデータ部ｂ15に対応する受信入力
データを１シンボル毎に複素乗算器39を経てＦＦ部に出
力させる。ＦＦ部１、ＦＢ部２、加算器３、判定器４、
タップ係数更新回路34、スイッチ回路６からなる等化器
部分は、このデータに対して、従来例で説明したよう
に、ランダムデータ部ａ14、ＣＣ15、ランダムデータ部
ｂ15の等化を順次行う。
【００８４】２バースト目以降のデータに対しては周波
数オフセット補償回路43にて前のバーストで推定した周
波数オフセット量を補償する。以下、周波数オフセット
補償回路43の動作を説明する。アドレスカウンタ46で
は、周波数オフセット量推定回路42の推定結果を受取っ
た後、スタートパルス入力端子20より入力されるバース
トの先頭を示すスタートパルスによってリセットされた
後に、受信信号入力端子７より入力される受信信号のタ
イミングにあわせて、それを前バーストで指定した周波
数を補償する回転位相データのアドレスをCOS/SIN ジェ
ネレータ45に与える。複素乗算器44では、受信信号とCO
S/SIN ジェネレータ45の回転位相データを乗算して受信
信号にfs(Hz)の位相回転を与え、受信入力信号の周波数
オフセットを補償する。なお、２バースト目以降の受信
入力データに対しても上記方法により周波数オフセット
量推定を行い、逐次周波数オフセット量の補償を行って
もよい。
数オフセット補償回路43にて前のバーストで推定した周
波数オフセット量を補償する。以下、周波数オフセット
補償回路43の動作を説明する。アドレスカウンタ46で
は、周波数オフセット量推定回路42の推定結果を受取っ
た後、スタートパルス入力端子20より入力されるバース
トの先頭を示すスタートパルスによってリセットされた
後に、受信信号入力端子７より入力される受信信号のタ
イミングにあわせて、それを前バーストで指定した周波
数を補償する回転位相データのアドレスをCOS/SIN ジェ
ネレータ45に与える。複素乗算器44では、受信信号とCO
S/SIN ジェネレータ45の回転位相データを乗算して受信
信号にfs(Hz)の位相回転を与え、受信入力信号の周波数
オフセットを補償する。なお、２バースト目以降の受信
入力データに対しても上記方法により周波数オフセット
量推定を行い、逐次周波数オフセット量の補償を行って
もよい。
【００８５】実施例６．以下、請求項６に係わる発明の
実施例について説明する。図22はこの発明の適応等化器
の実施例６を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図22におい
て、47は受信入力信号を蓄えるメモリ、48はメモリ47に
対してその書き込みおよび読み出しアドレスを発生する
アドレスカウンタ、49は受信入力信号の周波数オフセッ
ト方向を推定する周波数オフセット方向推定回路、50は
周波数オフセット方向推定回路49の推定結果を平均化し
て周波数オフセット方向を検出する周波数オフセット方
向検出回路、51は周波数オフセット方向検出回路の出力
に基き受信信号の周波数オフセットを補償する周波数オ
フセット補償回路、52は複素乗算器、53は複素乗算器51
に回転位相データを発生するCOS/SIN ジェネレータ、54
はCOS/SIN ジェネレータ53の発生データを与えるアドレ
スカウンタである。
実施例について説明する。図22はこの発明の適応等化器
の実施例６を示す構成ブロック図である。図中、従来例
と同一部分には同一符号を付し説明を省く。図22におい
て、47は受信入力信号を蓄えるメモリ、48はメモリ47に
対してその書き込みおよび読み出しアドレスを発生する
アドレスカウンタ、49は受信入力信号の周波数オフセッ
ト方向を推定する周波数オフセット方向推定回路、50は
周波数オフセット方向推定回路49の推定結果を平均化し
て周波数オフセット方向を検出する周波数オフセット方
向検出回路、51は周波数オフセット方向検出回路の出力
に基き受信信号の周波数オフセットを補償する周波数オ
フセット補償回路、52は複素乗算器、53は複素乗算器51
に回転位相データを発生するCOS/SIN ジェネレータ、54
はCOS/SIN ジェネレータ53の発生データを与えるアドレ
スカウンタである。
【００８６】図22の適応等化器の動作について説明す
る。図23は図22に示す適応等化器の動作を示すフローチ
ャートである。周波数オフセット補償回路51は受信信号
入力端子７より入力される受信信号に対して周波数オフ
セット方向検出回路50から周波数オフセット補償信号が
出力されるまで周波数オフセットの補償を行わず、受信
信号をそのまま出力する。アドレスカウンタ48は、スタ
ートパルス入力端子20より入力されるバーストの先頭を
示すスタートパルスによってリセットされた後に、受信
信号入力端子７より入力され周波数オフセット補償回路
51を経た受信信号のタイミングにあわせて書き込みアド
レスを発生する。周波数オフセット補償回路51より出力
される受信信号は、アドレスカウンタ48の出力に従い、
メモリ47に蓄えられる。アドレスカウンタ48は、バース
ト先頭の１シンボル分の入力データがメモリ47に蓄えら
れた後に、読み出しアドレスを発生し、ＦＦ部１の入力
信号をメモリ47から１シンボル毎に発生させる。このと
き、メモリから１シンボル毎にデータを読み出す時間間
隔は、受信信号がメモリ47に１シンボル毎に蓄えられる
時間間隔と同等またはそれ以上である。
る。図23は図22に示す適応等化器の動作を示すフローチ
ャートである。周波数オフセット補償回路51は受信信号
入力端子７より入力される受信信号に対して周波数オフ
セット方向検出回路50から周波数オフセット補償信号が
出力されるまで周波数オフセットの補償を行わず、受信
信号をそのまま出力する。アドレスカウンタ48は、スタ
ートパルス入力端子20より入力されるバーストの先頭を
示すスタートパルスによってリセットされた後に、受信
信号入力端子７より入力され周波数オフセット補償回路
51を経た受信信号のタイミングにあわせて書き込みアド
レスを発生する。周波数オフセット補償回路51より出力
される受信信号は、アドレスカウンタ48の出力に従い、
メモリ47に蓄えられる。アドレスカウンタ48は、バース
ト先頭の１シンボル分の入力データがメモリ47に蓄えら
れた後に、読み出しアドレスを発生し、ＦＦ部１の入力
信号をメモリ47から１シンボル毎に発生させる。このと
き、メモリから１シンボル毎にデータを読み出す時間間
隔は、受信信号がメモリ47に１シンボル毎に蓄えられる
時間間隔と同等またはそれ以上である。
【００８７】ＦＦ部１、ＦＢ部２、加算器３、判定器
４、タップ係数更新回路34、スイッチ回路６からなる等
化器部分はこの入力信号に対して、従来例のＱＰＳＫ変
調方式に対する適応等化器の動作の項で説明したトレー
ニングモードａ時の適応等化器の動作と同じようにタッ
プ係数を更新していく。タップ係数更新回路34は、ＵＷ
13の受信入力最後のデータについてのタップ係数の更新
を行った後、ＦＦ部１、ＦＢ部２のタップ係数値をその
値に固定すると共に、アドレスカウンタ48にトレーニン
グ終了信号を送る。アドレスカウンタ48は、その信号を
受けて、メモリ47内のＵＷ13の受信入力データを再び１
シンボル毎にＦＦ部１に出力させる。このときＦＢ部２
の入力は参照信号系列入力端子８より入力されるＵＷ13
とする。ＦＦ部１、ＦＢ部２の入力データは、固定され
たタップ係数と積和演算され、その結果は、周波数オフ
セット方向推定回路49へ送られる。
４、タップ係数更新回路34、スイッチ回路６からなる等
化器部分はこの入力信号に対して、従来例のＱＰＳＫ変
調方式に対する適応等化器の動作の項で説明したトレー
ニングモードａ時の適応等化器の動作と同じようにタッ
プ係数を更新していく。タップ係数更新回路34は、ＵＷ
13の受信入力最後のデータについてのタップ係数の更新
を行った後、ＦＦ部１、ＦＢ部２のタップ係数値をその
値に固定すると共に、アドレスカウンタ48にトレーニン
グ終了信号を送る。アドレスカウンタ48は、その信号を
受けて、メモリ47内のＵＷ13の受信入力データを再び１
シンボル毎にＦＦ部１に出力させる。このときＦＢ部２
の入力は参照信号系列入力端子８より入力されるＵＷ13
とする。ＦＦ部１、ＦＢ部２の入力データは、固定され
たタップ係数と積和演算され、その結果は、周波数オフ
セット方向推定回路49へ送られる。
【００８８】周波数オフセット方向推定回路49では、そ
の各シンボル毎の積和演算された結果と既知であるＵＷ
13の値との差を取ることにより、１シンボル毎の誤差ベ
クトルを計算し、その誤差ベクトルの値を積算してい
く。受信信号に周波数オフセットがある場合には、この
誤差ベクトルにその結果が反映されるので、その積算し
た結果の符号により、受信信号の周波数オフセットの方
向（＋または−）が推定できる。そして、その結果を周
波数オフセット方向検出回路51に出力する。
の各シンボル毎の積和演算された結果と既知であるＵＷ
13の値との差を取ることにより、１シンボル毎の誤差ベ
クトルを計算し、その誤差ベクトルの値を積算してい
く。受信信号に周波数オフセットがある場合には、この
誤差ベクトルにその結果が反映されるので、その積算し
た結果の符号により、受信信号の周波数オフセットの方
向（＋または−）が推定できる。そして、その結果を周
波数オフセット方向検出回路51に出力する。
【００８９】周波数オフセット方向推定が終了した後、
周波数オフセット方向推定器49は周波数オフセット方向
推定終了信号をアドレスカウンタ48に送出する。アドレ
スカウンタ48は、メモリ24内のランダムデータ部ａ14，
ＣＣ15、ランダムデータ部ｂ16の受信入力データを１シ
ンボル毎にＦＦ部に出力させる。ＦＦ部１、ＦＢ部２、
加算器３、判定器４、タップ係数更新回路34、スイッチ
回路６からなる等化器部分は上記データに対して等化を
順次行う。
周波数オフセット方向推定器49は周波数オフセット方向
推定終了信号をアドレスカウンタ48に送出する。アドレ
スカウンタ48は、メモリ24内のランダムデータ部ａ14，
ＣＣ15、ランダムデータ部ｂ16の受信入力データを１シ
ンボル毎にＦＦ部に出力させる。ＦＦ部１、ＦＢ部２、
加算器３、判定器４、タップ係数更新回路34、スイッチ
回路６からなる等化器部分は上記データに対して等化を
順次行う。
【００９０】周波数オフセット方向検出回路50では、各
バースト毎の周波数オフセット方向推定結果を蓄積しあ
る一定のバースト数の結果が蓄積された後に、ある一定
数のバースト毎に、オフセット方向推定結果の同一方向
の占める割合を計算し、それがある一定の割合以上なら
ば、周波数オフセットがその方向に存在していると判断
し、周波数オフセット補償回路51に周波数オフセット補
償信号とその方向を出力する。周波数オフセット補償回
路51では、周波数オフセット補償信号を受けた次のバー
ストからの受信信号に対して周波数オフセットの補償を
行う。
バースト毎の周波数オフセット方向推定結果を蓄積しあ
る一定のバースト数の結果が蓄積された後に、ある一定
数のバースト毎に、オフセット方向推定結果の同一方向
の占める割合を計算し、それがある一定の割合以上なら
ば、周波数オフセットがその方向に存在していると判断
し、周波数オフセット補償回路51に周波数オフセット補
償信号とその方向を出力する。周波数オフセット補償回
路51では、周波数オフセット補償信号を受けた次のバー
ストからの受信信号に対して周波数オフセットの補償を
行う。
【００９１】以下、周波数オフセット補償回路51の動作
について説明する。アドレスカウンタ54は、周波数オフ
セット方向検出回路50から周波数オフセット補償信号を
受取った次のバーストから、スタートパルス入力端子20
より入力されるバーストの先頭を示すスタートパルスに
よってリセットされた後に、受信信号入力端子７より入
力される受信信号のタイミングに応じて、それを補償す
る方向の一定周波数の回転位相データのアドレスをCOS/
SIN ジェネレータ53に与える。複素乗算器52では、受信
信号とCOS/SIN ジェネレータ53から出力される回転位相
データを乗じて、受信信号にΔｆ(Hz)の位相回転を与
え、受信入力信号の周波数オフセットを補償する。
について説明する。アドレスカウンタ54は、周波数オフ
セット方向検出回路50から周波数オフセット補償信号を
受取った次のバーストから、スタートパルス入力端子20
より入力されるバーストの先頭を示すスタートパルスに
よってリセットされた後に、受信信号入力端子７より入
力される受信信号のタイミングに応じて、それを補償す
る方向の一定周波数の回転位相データのアドレスをCOS/
SIN ジェネレータ53に与える。複素乗算器52では、受信
信号とCOS/SIN ジェネレータ53から出力される回転位相
データを乗じて、受信信号にΔｆ(Hz)の位相回転を与
え、受信入力信号の周波数オフセットを補償する。
【００９２】実施例７．以下、請求項７に係わる発明の
実施例について説明する。図24はこの発明の受信機の実
施例７を示す構成ブロック図である。図中、従来例と同
一部分には同一符号を付し細部説明を省略する。図24に
おいて、140は受信ＩＦ信号を準同期検波する準同期検
波部、141は準同期検波出力をＡ／Ｄ変換する際のサン
プルクロックの入力端子、142,143 はそれぞれ準同期検
波されたＩch，Ｑch信号をディジタル信号に変換するＡ
／Ｄ変換器、144はＡ／Ｄ変換器142,143出力データを蓄
積するメモリ、145は入力端子141の入力クロックで動作
してアドレスをメモリに送るアドレスカウンタ、146 は
Ａ／Ｄ変換器142,143 出力の受信データと既知信号系列
のＵＷ13との相関をとり、相関値を出力する非同期相関
器、147は非同期相関器146出力とアドレスカウンタ145
出力とから仮のＵＷ位置を出力するＵＷ仮判定回路、14
8 はＵＷ仮判定回路147よりＵＷ13の位置を知ってメモ
リ144 のデータを等化しＩch，Ｑch等化データとクロッ
クを出力する適応等化器、103は適応等化器148出力を入
力として最終的なＵＷ検出を行いＵＷ検出信号を出力す
るＵＷ検出器、150 はＵＷ検出信号とＵＷ仮判定アドレ
スを入力としてフレーム同期制御を行うフレーム同期制
御回路である。
実施例について説明する。図24はこの発明の受信機の実
施例７を示す構成ブロック図である。図中、従来例と同
一部分には同一符号を付し細部説明を省略する。図24に
おいて、140は受信ＩＦ信号を準同期検波する準同期検
波部、141は準同期検波出力をＡ／Ｄ変換する際のサン
プルクロックの入力端子、142,143 はそれぞれ準同期検
波されたＩch，Ｑch信号をディジタル信号に変換するＡ
／Ｄ変換器、144はＡ／Ｄ変換器142,143出力データを蓄
積するメモリ、145は入力端子141の入力クロックで動作
してアドレスをメモリに送るアドレスカウンタ、146 は
Ａ／Ｄ変換器142,143 出力の受信データと既知信号系列
のＵＷ13との相関をとり、相関値を出力する非同期相関
器、147は非同期相関器146出力とアドレスカウンタ145
出力とから仮のＵＷ位置を出力するＵＷ仮判定回路、14
8 はＵＷ仮判定回路147よりＵＷ13の位置を知ってメモ
リ144 のデータを等化しＩch，Ｑch等化データとクロッ
クを出力する適応等化器、103は適応等化器148出力を入
力として最終的なＵＷ検出を行いＵＷ検出信号を出力す
るＵＷ検出器、150 はＵＷ検出信号とＵＷ仮判定アドレ
スを入力としてフレーム同期制御を行うフレーム同期制
御回路である。
【００９３】図25は図24の非同期相関器146の内部構成
を示すブロック図である。図25において、160,161はそ
れぞれＩchデータ，Ｑchデータの入力端子、162は入力
端子160のデータとＩchの参照ＵＷデータとの相関をと
る相関器３、163は入力端子160のデータとＱchの参照Ｕ
Ｗデータとの相関をとる相関器４、164は入力端子161の
データとＱchの参照ＵＷデータとの相関をとる相関器
５、165は入力端子161のデータとＩchの参照ＵＷデータ
との相関をとる相関器６、166 は相関器162出力と相関
器164出力を加算する加算器、167は相関器165 出力から
相関器出力を減算する減算器、168は加算器166出力を２
乗する２乗回路である。169は減算器167出力を２乗する
２乗回路、170は２つの２乗回路168,169出力を加算する
加算器、171は加算器170出力（即ち、相関値）を出力す
る出力端子、173 は４つの相関器を動作させるクロック
入力端子である。
を示すブロック図である。図25において、160,161はそ
れぞれＩchデータ，Ｑchデータの入力端子、162は入力
端子160のデータとＩchの参照ＵＷデータとの相関をと
る相関器３、163は入力端子160のデータとＱchの参照Ｕ
Ｗデータとの相関をとる相関器４、164は入力端子161の
データとＱchの参照ＵＷデータとの相関をとる相関器
５、165は入力端子161のデータとＩchの参照ＵＷデータ
との相関をとる相関器６、166 は相関器162出力と相関
器164出力を加算する加算器、167は相関器165 出力から
相関器出力を減算する減算器、168は加算器166出力を２
乗する２乗回路である。169は減算器167出力を２乗する
２乗回路、170は２つの２乗回路168,169出力を加算する
加算器、171は加算器170出力（即ち、相関値）を出力す
る出力端子、173 は４つの相関器を動作させるクロック
入力端子である。
【００９４】図26は図24のＵＷ仮判定回路147の内部構
成を示すブロック図である。図26において、180はアド
レスカウンタ145出力値を入力する入力端子、181 は非
同期相関器146出力を入力する入力端子、182は非同期相
関器146 出力値（相関値）と所定のしきい値Ｂとを比較
して相関値≧Ｂならば、仮のＵＷ検出信号を出力する比
較器、183は比較器182出力でアドレスカウンタ145 出力
値をラッチするフリップフロップ、184はフリップフロ
ップ183出力値（仮のＵＷ位置）を外部に出力する出力
端子である。
成を示すブロック図である。図26において、180はアド
レスカウンタ145出力値を入力する入力端子、181 は非
同期相関器146出力を入力する入力端子、182は非同期相
関器146 出力値（相関値）と所定のしきい値Ｂとを比較
して相関値≧Ｂならば、仮のＵＷ検出信号を出力する比
較器、183は比較器182出力でアドレスカウンタ145 出力
値をラッチするフリップフロップ、184はフリップフロ
ップ183出力値（仮のＵＷ位置）を外部に出力する出力
端子である。
【００９５】図27は適応等化器148の内部構成例を示す
ブロック図である。図中、実施例４を示す図17と同一部
分には同一符号を付し細部説明を省略する。図27におい
て、55はＵＷデータの先頭が書き込まれているメモリ14
4 のアドレスを入力するＵＷアドレス入力端子、56はメ
モリ144 の読み出しアドレスを指定する読み出しアドレ
スカウンタ、57は等化後のＵＷデータ出力端子、62はア
ドレス出力端子である。
ブロック図である。図中、実施例４を示す図17と同一部
分には同一符号を付し細部説明を省略する。図27におい
て、55はＵＷデータの先頭が書き込まれているメモリ14
4 のアドレスを入力するＵＷアドレス入力端子、56はメ
モリ144 の読み出しアドレスを指定する読み出しアドレ
スカウンタ、57は等化後のＵＷデータ出力端子、62はア
ドレス出力端子である。
【００９６】以下、図24に示す受信機の動作について説
明する。受信ＩＦ信号は、準同期検波器140 にて直交す
る２つの準同期信号に変換される。この準同期信号は複
素数表示で以下のように表されるとする。 Ｖ(t) ＝Ｋ・exp(ｊ（Δωｔ＋θ(t) ＋Δθ）） ＝Ｋ・｛ａ(t) ＋ｊｂ(t) ｝・exp(ｊ（Δωｔ＋Δθ）） （15） ここで、Ｋは振幅、Δωは受信信号の中心周波数と準同
期検波用局部発振器との発振周波数差、Δθは受信信号
と局部発振器出力との初期位相差、θ(t) は変調成分、
ａ(t) ,ｂ(t) はそれぞれＩch，Ｑchのベースバンド信
号である。いま、簡単のためΔω＝０で、Ａ／Ｄ変換器
はシンボルレートでナイキスト点サンプリングされてい
るとすると、Ａ／Ｄ変換器出力は次式で示される。 Ｖ(nT)＝Ｋ・｛ａ(nT)＋ｊｂ(nT)｝・exp(ｊΔθ） （16） Ｖ(nT)はサンプルクロックでメモリ144に蓄えられる
と同時に、非同期相関器146に入力される。さらにサン
プルクロックはアドレスカウンタ145 に入力されメモリ
144のアドレスが指定される。
明する。受信ＩＦ信号は、準同期検波器140 にて直交す
る２つの準同期信号に変換される。この準同期信号は複
素数表示で以下のように表されるとする。 Ｖ(t) ＝Ｋ・exp(ｊ（Δωｔ＋θ(t) ＋Δθ）） ＝Ｋ・｛ａ(t) ＋ｊｂ(t) ｝・exp(ｊ（Δωｔ＋Δθ）） （15） ここで、Ｋは振幅、Δωは受信信号の中心周波数と準同
期検波用局部発振器との発振周波数差、Δθは受信信号
と局部発振器出力との初期位相差、θ(t) は変調成分、
ａ(t) ,ｂ(t) はそれぞれＩch，Ｑchのベースバンド信
号である。いま、簡単のためΔω＝０で、Ａ／Ｄ変換器
はシンボルレートでナイキスト点サンプリングされてい
るとすると、Ａ／Ｄ変換器出力は次式で示される。 Ｖ(nT)＝Ｋ・｛ａ(nT)＋ｊｂ(nT)｝・exp(ｊΔθ） （16） Ｖ(nT)はサンプルクロックでメモリ144に蓄えられる
と同時に、非同期相関器146に入力される。さらにサン
プルクロックはアドレスカウンタ145 に入力されメモリ
144のアドレスが指定される。
【００９７】非同期相関器146に入力されたＶ(nT)の実
部（Ｉch成分）は入力端子160を通って相関器162,163に
入力され、虚部（Ｑch成分）は入力端子161を通って、
相関器164,165に入力される。各相関器は入力端子173よ
り供給されるサンプルクロックで動作する。
部（Ｉch成分）は入力端子160を通って相関器162,163に
入力され、虚部（Ｑch成分）は入力端子161を通って、
相関器164,165に入力される。各相関器は入力端子173よ
り供給されるサンプルクロックで動作する。
【００９８】いま、非同期相関器146 内部の既知信号系
列からなる参照ＵＷパターンを次式に示す。 ＵＷ(i）＝Ｒ(i）−ｊＩm (i） （17） 但し、i＝１〜Ｎ， Ｎ：ＵＷ長（シンボル）ここで、
Ｒ(i）はＩch ＵＷ参照パターン、Ｉm(i）は Ｑch ＵＷ
参照パターンを示す。次に、時刻ｎＴにおいて、相関器
162,163,164,165 内でｉ番目のシフトレジスタに蓄えら
れているデータを以下に示す。 ＶnT(i）＝Ｋ・｛ａnT(i）＋ｊｂnT(i）｝・exp(ｊΔθ） （18） そして、非同期相関器146では式17と式18の各部の複素
乗算の和がとられる。 ここで、Ｘ(nT)，Ｙ(nT)は以下の式で表されるものであ
る。 今、非同期相関器146にＵＷ13が入力し雑音がないと
すると、ａnT(i）＝Ｒ(i），ｂnT(i）＝Ｉm (i）とな
り、一例としてＲ(i）＝±１，Ｉm (i）＝±１とする
と、Ｃ(nT)は次式で示される。 また、ＵＷ13が入力していない場合は、ａnT(i）＝Ｒ
(i），ｂnT(i）＝Ｉm (i）なる確率は、それぞれ１／２
であり｜ＣUW(nT)｜≧｜Ｃ(nT)｜となるＣ(nT)が出力さ
れる。
列からなる参照ＵＷパターンを次式に示す。 ＵＷ(i）＝Ｒ(i）−ｊＩm (i） （17） 但し、i＝１〜Ｎ， Ｎ：ＵＷ長（シンボル）ここで、
Ｒ(i）はＩch ＵＷ参照パターン、Ｉm(i）は Ｑch ＵＷ
参照パターンを示す。次に、時刻ｎＴにおいて、相関器
162,163,164,165 内でｉ番目のシフトレジスタに蓄えら
れているデータを以下に示す。 ＶnT(i）＝Ｋ・｛ａnT(i）＋ｊｂnT(i）｝・exp(ｊΔθ） （18） そして、非同期相関器146では式17と式18の各部の複素
乗算の和がとられる。 ここで、Ｘ(nT)，Ｙ(nT)は以下の式で表されるものであ
る。 今、非同期相関器146にＵＷ13が入力し雑音がないと
すると、ａnT(i）＝Ｒ(i），ｂnT(i）＝Ｉm (i）とな
り、一例としてＲ(i）＝±１，Ｉm (i）＝±１とする
と、Ｃ(nT)は次式で示される。 また、ＵＷ13が入力していない場合は、ａnT(i）＝Ｒ
(i），ｂnT(i）＝Ｉm (i）なる確率は、それぞれ１／２
であり｜ＣUW(nT)｜≧｜Ｃ(nT)｜となるＣ(nT)が出力さ
れる。
【００９９】ところで、Ｃ(nT)の実部、虚部は加算器16
6、減算器167の出力に対応している。Ｃ(nT)の実部、虚
部はそれぞれ２乗回路168,169で２乗され加算器170で加
算される。 Ｚ(nT)＝［real｛Ｃ(nT)}]2 ＋［imag｛Ｃ(nT)}]2 （21） ＝［Ｋ｛Ｘ(nT)cos(Δθ）−Ｙ(nT)sin(Δθ)}］2 ＋［Ｋ｛Ｘ(nT)sin(Δθ）＋Ｙ(nT)cos(Δθ)}］2 （22） ここで、Ｃ(nT)＝ＣUW(nT)の場合は次式のようになる。 ＺUW(nT) ＝｛Ｋ・Ｘ(nT)cos(Δθ）}2 ＋｛Ｋ・Ｘ(nT)sin(Δθ）｝2 ＝４Ｋ2 Ｎ2 （23） よって、加算器170 の出力は、Ｃ(nT)＝ＣUW(nT)の時、
４Ｋ2 Ｎ2 を出力し、それ以外では小さな値を出力す
る。こうして計算された相関値は出力端子171 を通って
非同期相関器146から出力され、ＵＷ仮判定回路147に入
力される。なお、説明を簡単にするため、Ｒ(i）＝±
１，Ｉm (i）＝±１としたが、実際問題ではＲ(i），Ｉ
m (i）は２値である必要はなく、アナログ値をとっても
構わない。
6、減算器167の出力に対応している。Ｃ(nT)の実部、虚
部はそれぞれ２乗回路168,169で２乗され加算器170で加
算される。 Ｚ(nT)＝［real｛Ｃ(nT)}]2 ＋［imag｛Ｃ(nT)}]2 （21） ＝［Ｋ｛Ｘ(nT)cos(Δθ）−Ｙ(nT)sin(Δθ)}］2 ＋［Ｋ｛Ｘ(nT)sin(Δθ）＋Ｙ(nT)cos(Δθ)}］2 （22） ここで、Ｃ(nT)＝ＣUW(nT)の場合は次式のようになる。 ＺUW(nT) ＝｛Ｋ・Ｘ(nT)cos(Δθ）}2 ＋｛Ｋ・Ｘ(nT)sin(Δθ）｝2 ＝４Ｋ2 Ｎ2 （23） よって、加算器170 の出力は、Ｃ(nT)＝ＣUW(nT)の時、
４Ｋ2 Ｎ2 を出力し、それ以外では小さな値を出力す
る。こうして計算された相関値は出力端子171 を通って
非同期相関器146から出力され、ＵＷ仮判定回路147に入
力される。なお、説明を簡単にするため、Ｒ(i）＝±
１，Ｉm (i）＝±１としたが、実際問題ではＲ(i），Ｉ
m (i）は２値である必要はなく、アナログ値をとっても
構わない。
【０１００】次ぎに、ＵＷ仮判定回路147の動作につい
て説明する。ＵＷ仮判定回路147において、非同期相関
器146出力の相関値は予め設定しておく所定のしきい値
Ｂと比較される。ここで、相関値≧しきい値Ｂの場合
に、ＵＷ13を仮検出したとするしきい値Ｂの値を設定し
ておく。いま、相関値≧しきい値Ｂとすると比較器182
は仮のＵＷ検出信号を出力し、フリップフロップ183 は
この仮のＵＷ検出信号をトリガとしてＵＷがメモリに書
き込まれているアドレスをラッチし端子184 から出力す
る。
て説明する。ＵＷ仮判定回路147において、非同期相関
器146出力の相関値は予め設定しておく所定のしきい値
Ｂと比較される。ここで、相関値≧しきい値Ｂの場合
に、ＵＷ13を仮検出したとするしきい値Ｂの値を設定し
ておく。いま、相関値≧しきい値Ｂとすると比較器182
は仮のＵＷ検出信号を出力し、フリップフロップ183 は
この仮のＵＷ検出信号をトリガとしてＵＷがメモリに書
き込まれているアドレスをラッチし端子184 から出力す
る。
【０１０１】次に、図27に示す適応等化器について説明
する。適応等化器148はＵＷアドレス入力端子55から入
力するＵＷ仮判定回路147出力のアドレス情報によりＵ
Ｗ13の受信入力データがメモリ144 に書き込まれている
アドレスを知り、読み出しアドレスカウンタ56によりメ
モリ144 からＵＷ13の受信入力データを取り出す。ＦＦ
部１、ＦＢ部２、加算器３、判定器４、タップ係数更新
回路34、スイッチ回路６からなる等化器は、このデータ
に対して、従来例で示したＱＰＳＫ変調方式に対する適
応等化器の動作の項で説明したようにトレーニングモー
ドａ時の動作を行い、タップ係数を更新していく。タッ
プ係数更新回路34は、ＵＷ13の最後の受信入力データに
ついてのタップ係数の更新終了後、ＦＦ部１、ＦＢ部２
のタップ係数値をその値に固定するとともに、読み出し
アドレスカウンタ56にトレーニング終了信号を送る。読
み出しアドレスカウンタ56は、その信号を受けて、再び
メモリ144内のＵＷ13 の受信入力データを１シンボル毎
にＦＦ部１に出力させる。このときＦＢ部２の入力デー
タは参照信号系列入力端子８より入力されるＵＷ13とす
る。ＦＦ部１、ＦＢ部２の入力データは、固定されたタ
ップ係数と積和演算され、その結果は、判定器４で硬判
定された後、ＵＷデータ出力端子57からＵＷ検出器103
へ出力される。
する。適応等化器148はＵＷアドレス入力端子55から入
力するＵＷ仮判定回路147出力のアドレス情報によりＵ
Ｗ13の受信入力データがメモリ144 に書き込まれている
アドレスを知り、読み出しアドレスカウンタ56によりメ
モリ144 からＵＷ13の受信入力データを取り出す。ＦＦ
部１、ＦＢ部２、加算器３、判定器４、タップ係数更新
回路34、スイッチ回路６からなる等化器は、このデータ
に対して、従来例で示したＱＰＳＫ変調方式に対する適
応等化器の動作の項で説明したようにトレーニングモー
ドａ時の動作を行い、タップ係数を更新していく。タッ
プ係数更新回路34は、ＵＷ13の最後の受信入力データに
ついてのタップ係数の更新終了後、ＦＦ部１、ＦＢ部２
のタップ係数値をその値に固定するとともに、読み出し
アドレスカウンタ56にトレーニング終了信号を送る。読
み出しアドレスカウンタ56は、その信号を受けて、再び
メモリ144内のＵＷ13 の受信入力データを１シンボル毎
にＦＦ部１に出力させる。このときＦＢ部２の入力デー
タは参照信号系列入力端子８より入力されるＵＷ13とす
る。ＦＦ部１、ＦＢ部２の入力データは、固定されたタ
ップ係数と積和演算され、その結果は、判定器４で硬判
定された後、ＵＷデータ出力端子57からＵＷ検出器103
へ出力される。
【０１０２】ＵＷ検出器103は適応等化器148より等化さ
れた同期検波後のＵＷデータを受けとり、図49に示す従
来例と同様な方法で参照ＵＷパターンとの相関がとられ
ＵＷ検出信号もしくはＵＷ不検出信号を出力する。
れた同期検波後のＵＷデータを受けとり、図49に示す従
来例と同様な方法で参照ＵＷパターンとの相関がとられ
ＵＷ検出信号もしくはＵＷ不検出信号を出力する。
【０１０３】そして、ＵＷ検出器103出力とＵＷ仮判定
回路147出力は、フレーム同期制御回路150に入力され
る。フレーム同期制御回路150はＵＷ検出信号を受ける
と、ＵＷ仮判定回路147出力からＵＷの位置を知ってア
パーチャ制御等のフレーム同期制御を開始する。一方、
ＵＷ不検出信号を受けると、ＵＷ仮判定回路147 出力値
は無視されて、再び捕捉を行う。
回路147出力は、フレーム同期制御回路150に入力され
る。フレーム同期制御回路150はＵＷ検出信号を受ける
と、ＵＷ仮判定回路147出力からＵＷの位置を知ってア
パーチャ制御等のフレーム同期制御を開始する。一方、
ＵＷ不検出信号を受けると、ＵＷ仮判定回路147 出力値
は無視されて、再び捕捉を行う。
【０１０４】なお、上記説明ではＡ／Ｄ変換のサンプル
クロックは、ナイキスト点サンプルのシンボル周期であ
ったが、１シンボル２サンプル以上のオ−バーサンプル
を行っても同様な効果が得られる。
クロックは、ナイキスト点サンプルのシンボル周期であ
ったが、１シンボル２サンプル以上のオ−バーサンプル
を行っても同様な効果が得られる。
【０１０５】実施例８．以下、請求項７に係わる発明の
実施例８について説明する。先に説明した実施例７で
は、ＵＷ仮判定回路147 内部で相関値と所定のしきい値
Ｂとを比較して仮のＵＷ位置を決めているが、アパーチ
ャ内部（アパーチャが無い場合には１フレーム中）での
非同期相関器146 出力の最大値を検出して、そのアドレ
スを仮のＵＷ位置としても同様の効果が得られる。
実施例８について説明する。先に説明した実施例７で
は、ＵＷ仮判定回路147 内部で相関値と所定のしきい値
Ｂとを比較して仮のＵＷ位置を決めているが、アパーチ
ャ内部（アパーチャが無い場合には１フレーム中）での
非同期相関器146 出力の最大値を検出して、そのアドレ
スを仮のＵＷ位置としても同様の効果が得られる。
【０１０６】図28は、この発明の受信機の実施例８を示
す構成ブロック図である。図中、実施例７を示す図24と
同一部分には同一符号を付し説明を省略する。図28にお
いて、190 はアパーチャゲートやフレームゲートなどの
ゲート信号を入力する入力端子、191 はアドレスカウン
タ145出力と非同期相関器146出力とゲート信号を入力と
して仮のＵＷ位置を判定するＵＷ仮判定回路である。ま
た、図29は、ＵＷ仮判定回路191の内部構成を示すブロ
ック図である。図29において、192はアドレスカウンタ1
45出力値の入力端子、193 は非同期相関器146出力値の
入力端子、194はゲート信号の入力端子、195 はゲート
信号によって比較器出力パルスをイネーブルまたはディ
セーブルするゲート回路、196 はゲート出力パルスで非
同期相関器146出力値をラッチするフリップフロップ、1
97は非同期相関器146出力値とフリップフロップ196出力
値を比較して、非同期相関器146出力値≧フリップフロ
ップ197 出力値の場合にパルスを出力する比較器、198
はゲート回路195出力パルスによってアドレスカウンタ1
45出力値をラッチするフリップフロップ、199はフリッ
プフロップ198出力を外部に出力する出力端子である。
す構成ブロック図である。図中、実施例７を示す図24と
同一部分には同一符号を付し説明を省略する。図28にお
いて、190 はアパーチャゲートやフレームゲートなどの
ゲート信号を入力する入力端子、191 はアドレスカウン
タ145出力と非同期相関器146出力とゲート信号を入力と
して仮のＵＷ位置を判定するＵＷ仮判定回路である。ま
た、図29は、ＵＷ仮判定回路191の内部構成を示すブロ
ック図である。図29において、192はアドレスカウンタ1
45出力値の入力端子、193 は非同期相関器146出力値の
入力端子、194はゲート信号の入力端子、195 はゲート
信号によって比較器出力パルスをイネーブルまたはディ
セーブルするゲート回路、196 はゲート出力パルスで非
同期相関器146出力値をラッチするフリップフロップ、1
97は非同期相関器146出力値とフリップフロップ196出力
値を比較して、非同期相関器146出力値≧フリップフロ
ップ197 出力値の場合にパルスを出力する比較器、198
はゲート回路195出力パルスによってアドレスカウンタ1
45出力値をラッチするフリップフロップ、199はフリッ
プフロップ198出力を外部に出力する出力端子である。
【０１０７】図28において、非同期相関器146 は各サン
プルタイミング毎に相関値を出力し、相関値は入力端子
193を介して比較器197に入力される。いま、入力された
相関値がフリップフロップ196 出力値より小さい場合は
比較器197は何も出力しないが、相関値のほうが大きい
場合は比較器197はパルスを出力する。その時、入力端
子194からのゲート信号がＯＮの場合は比較器197出力パ
ルスはゲート回路195を通過し相関値をフリップフロッ
プ196にラッチする。こうして、フリップフロップ196
にはゲート範囲内の最大相関値がラッチされる。また同
時にゲート195出力パルスはフリップフロップ198に入力
されフリップフロップ198には相関値が最大値のときの
メモリアドレスが記憶される。適応等化器148は出力端
子199を介して最大相関値の仮ＵＷ位置を知ってトレー
ニングを開始する。
プルタイミング毎に相関値を出力し、相関値は入力端子
193を介して比較器197に入力される。いま、入力された
相関値がフリップフロップ196 出力値より小さい場合は
比較器197は何も出力しないが、相関値のほうが大きい
場合は比較器197はパルスを出力する。その時、入力端
子194からのゲート信号がＯＮの場合は比較器197出力パ
ルスはゲート回路195を通過し相関値をフリップフロッ
プ196にラッチする。こうして、フリップフロップ196
にはゲート範囲内の最大相関値がラッチされる。また同
時にゲート195出力パルスはフリップフロップ198に入力
されフリップフロップ198には相関値が最大値のときの
メモリアドレスが記憶される。適応等化器148は出力端
子199を介して最大相関値の仮ＵＷ位置を知ってトレー
ニングを開始する。
【０１０８】実施例９．以下、請求項７に係わる発明の
実施例９について説明する。図30はこの発明の受信機の
実施例９を示すブロック構成図である。図中、実施例
１，実施例７を示す図１，図28と同一部分には同一符号
を付し説明を省略する。先に説明した実施例７ではＡ／
Ｄ変換器142,143 出力を直接、非同期相関器146 とメモ
リ144 に入力していたが、π／４シフトＱＰＳＫ変調の
入力信号の場合は、非同期相関器146,適応等化器148を
簡単化するためにＡ／Ｄ変換器142,143の後にπ／４シ
フト成分除去回路を付加しても、同様の効果が得られ
る。
実施例９について説明する。図30はこの発明の受信機の
実施例９を示すブロック構成図である。図中、実施例
１，実施例７を示す図１，図28と同一部分には同一符号
を付し説明を省略する。先に説明した実施例７ではＡ／
Ｄ変換器142,143 出力を直接、非同期相関器146 とメモ
リ144 に入力していたが、π／４シフトＱＰＳＫ変調の
入力信号の場合は、非同期相関器146,適応等化器148を
簡単化するためにＡ／Ｄ変換器142,143の後にπ／４シ
フト成分除去回路を付加しても、同様の効果が得られ
る。
【０１０９】実施例１０．以下、請求項８に係わる発明
の実施例について説明する。図31はこの発明の受信機の
実施例10を示すブロック構成図である。図中、実施例７
を示す図24と同一部分には同一符号を付し説明を省略す
る。図31において、200,201 はそれぞれＡ／Ｄ変換器14
2,143 出力値を硬判定する硬判定回路、202はＡ／Ｄ変
換器出力142,143 と硬判定回路 200,201 出力とを選択
する選択器、203は選択器202のセレクト信号の入力端子
である。
の実施例について説明する。図31はこの発明の受信機の
実施例10を示すブロック構成図である。図中、実施例７
を示す図24と同一部分には同一符号を付し説明を省略す
る。図31において、200,201 はそれぞれＡ／Ｄ変換器14
2,143 出力値を硬判定する硬判定回路、202はＡ／Ｄ変
換器出力142,143 と硬判定回路 200,201 出力とを選択
する選択器、203は選択器202のセレクト信号の入力端子
である。
【０１１０】図31に示す受信機の動作について説明す
る。いま、受信機がＵＷ検出を行う際、サーチする時間
範囲においてフェージングによる入力レベル変動が無視
できない場合（例えば、ハンドオーバー時や初期捕捉時
のようにアパーチャがなく長い時間の中からＵＷを検出
するような場合）、実施例７で説明したようにＡ／Ｄ変
換器142,143 出力の複素数表示は次式のようになる。 Ｖr (nT)＝Ｋ(nT)・｛ａ(nT)＋ｊｂ(nT)｝・exp(ｊΔθ） （24） 但し、Ｋ(nT)は振幅、ａ(nT)はＩch のベースバンド信
号、ｂ(nT)はＱch のベースバンド信号，Δθは入力信
号と準同期検波用局部発振器出力との初期位相差であ
る。よって、ＵＷ長内で入力レベルは一定と仮定する
と、非同期相関器146 出力値は次式で表される。 Ｚr (nT)＝４Ｋ2 (nT)Ｎ2 （25） 上式で分かるように、振幅項が時変のためデータパター
ンだけでは非同期相関器146出力が決まらずＵＷ判定が
困難である。
る。いま、受信機がＵＷ検出を行う際、サーチする時間
範囲においてフェージングによる入力レベル変動が無視
できない場合（例えば、ハンドオーバー時や初期捕捉時
のようにアパーチャがなく長い時間の中からＵＷを検出
するような場合）、実施例７で説明したようにＡ／Ｄ変
換器142,143 出力の複素数表示は次式のようになる。 Ｖr (nT)＝Ｋ(nT)・｛ａ(nT)＋ｊｂ(nT)｝・exp(ｊΔθ） （24） 但し、Ｋ(nT)は振幅、ａ(nT)はＩch のベースバンド信
号、ｂ(nT)はＱch のベースバンド信号，Δθは入力信
号と準同期検波用局部発振器出力との初期位相差であ
る。よって、ＵＷ長内で入力レベルは一定と仮定する
と、非同期相関器146 出力値は次式で表される。 Ｚr (nT)＝４Ｋ2 (nT)Ｎ2 （25） 上式で分かるように、振幅項が時変のためデータパター
ンだけでは非同期相関器146出力が決まらずＵＷ判定が
困難である。
【０１１１】そこで、例えばハンドオーバー時には、端
子203 から入力する選択信号で非同期相関器146入力信
号として硬判定回路200,201出力を選択するようにす
る。いま、硬判定回路200,201出力の複素数表示を以下
に示す。 ＶH (nT)＝｛ａH (nT)＋ｊｂH (nT)｝・exp(ｊθm ） （26） 但し、θm =０，±π／２，π 上式において、ａH (nT)，ｂH (nT)はそれぞれ式１６に
おけるａ(nT)，ｂ(nT)の硬判定値θm は位相のあいまい
さ（Ambiguity ）を表す。この時の非同期相関器146の
出力値は次式で表される。 ＺH (nT)＝［｛Ｘ(nT)cos(θm ）−Ｙ(nT)sin(θm )}］2 ＋［｛Ｘ(nT)sin(θm ）＋Ｙ(nT)cos(θm )}］2 （27） ＵＷパターンが入力された場合の出力は次式で表され入
力信号の振幅とは無関係になる。 ＺUWH (nT)＝４Ｎ2 （28）
子203 から入力する選択信号で非同期相関器146入力信
号として硬判定回路200,201出力を選択するようにす
る。いま、硬判定回路200,201出力の複素数表示を以下
に示す。 ＶH (nT)＝｛ａH (nT)＋ｊｂH (nT)｝・exp(ｊθm ） （26） 但し、θm =０，±π／２，π 上式において、ａH (nT)，ｂH (nT)はそれぞれ式１６に
おけるａ(nT)，ｂ(nT)の硬判定値θm は位相のあいまい
さ（Ambiguity ）を表す。この時の非同期相関器146の
出力値は次式で表される。 ＺH (nT)＝［｛Ｘ(nT)cos(θm ）−Ｙ(nT)sin(θm )}］2 ＋［｛Ｘ(nT)sin(θm ）＋Ｙ(nT)cos(θm )}］2 （27） ＵＷパターンが入力された場合の出力は次式で表され入
力信号の振幅とは無関係になる。 ＺUWH (nT)＝４Ｎ2 （28）
【０１１２】ＵＷ仮判定回路191は入力レベル変動が除
去された非同期相関器146の出力を受けて最大値判定法
により仮のＵＷ位置を判定する。
去された非同期相関器146の出力を受けて最大値判定法
により仮のＵＷ位置を判定する。
【０１１３】そして適応等化器148は、ＵＷ仮判定回路1
91出力からＵＷ13の受信入力データがメモリ144に書き
込まれているアドレスを知り、メモリ144からＵＷ13に
対応するデータを取り出す。適応等化器148 は実施例７
で説明したように、ＵＷ13の受信入力データの等化を行
い、その等化後出力をＵＷ検出器103に送出する。
91出力からＵＷ13の受信入力データがメモリ144に書き
込まれているアドレスを知り、メモリ144からＵＷ13に
対応するデータを取り出す。適応等化器148 は実施例７
で説明したように、ＵＷ13の受信入力データの等化を行
い、その等化後出力をＵＷ検出器103に送出する。
【０１１４】ＵＷ検出器103は適応等化器148より等化さ
れた同期検波後のＵＷデータを受け取り、従来例と同様
な方法で参照ＵＷパターンとの相関がとられＵＷ検出信
号、あるいはＵＷ不検出信号を出力する。
れた同期検波後のＵＷデータを受け取り、従来例と同様
な方法で参照ＵＷパターンとの相関がとられＵＷ検出信
号、あるいはＵＷ不検出信号を出力する。
【０１１５】そして、ＵＷ検出器103出力とＵＷ仮判定
回路147出力は、フレーム同期制御回路150に入力され
る。フレーム同期制御回路150はＵＷ検出信号を受け
て、ＵＷ仮判定回路147出力からＵＷの位置を知ってア
パーチャ制御等のフレーム同期を開始する。一方、ＵＷ
不検出信号を受けた場合は、ＵＷ仮判定回路147 出力値
は無視されて再び捕捉動作を行う。
回路147出力は、フレーム同期制御回路150に入力され
る。フレーム同期制御回路150はＵＷ検出信号を受け
て、ＵＷ仮判定回路147出力からＵＷの位置を知ってア
パーチャ制御等のフレーム同期を開始する。一方、ＵＷ
不検出信号を受けた場合は、ＵＷ仮判定回路147 出力値
は無視されて再び捕捉動作を行う。
【０１１６】また、定常時では、通常、アパーチャによ
り非同期相関器146 出力をみる範囲では入力信号レベル
はほとんど変化しないので、入力端子203 の選択信号に
よって選択器202を切り換え非同期相関器146入力信号を
軟判定値に切り換えて周波数選択性フェージング環境下
でも正常に動作させる。図32は上記の選択器切り換えの
選択信号の例を示す。初期捕捉時、非同期相関器146 入
力は硬判定値が選ばれ、定常時、軟判定値が選ばれるよ
うにする。
り非同期相関器146 出力をみる範囲では入力信号レベル
はほとんど変化しないので、入力端子203 の選択信号に
よって選択器202を切り換え非同期相関器146入力信号を
軟判定値に切り換えて周波数選択性フェージング環境下
でも正常に動作させる。図32は上記の選択器切り換えの
選択信号の例を示す。初期捕捉時、非同期相関器146 入
力は硬判定値が選ばれ、定常時、軟判定値が選ばれるよ
うにする。
【０１１７】実施例１１．以下、請求項８に係わる発明
の他の実施例について説明する。図33はこの発明の受信
機の実施例11を示すブロック構成図である。図中、実施
例10を示す図31と同一部分には同一符号を付し説明を省
略する。先に説明した実施例10では、初期捕捉時に非同
期相関器146 入力信号を硬判定信号に切り換えてフェー
ジングによる入力レベル変動の影響を除去しているが、
ＩＦ部（あるいはＲＦ部）において自動利得制御（以
下、ＡＧＣと呼ぶ）を設けて、その応答速度（時定数）
を初期捕捉時と定常時の場合で切り換えても同様の効果
が得られる。
の他の実施例について説明する。図33はこの発明の受信
機の実施例11を示すブロック構成図である。図中、実施
例10を示す図31と同一部分には同一符号を付し説明を省
略する。先に説明した実施例10では、初期捕捉時に非同
期相関器146 入力信号を硬判定信号に切り換えてフェー
ジングによる入力レベル変動の影響を除去しているが、
ＩＦ部（あるいはＲＦ部）において自動利得制御（以
下、ＡＧＣと呼ぶ）を設けて、その応答速度（時定数）
を初期捕捉時と定常時の場合で切り換えても同様の効果
が得られる。
【０１１８】図33において、210はＡＧＣアンプ、211は
ＡＧＣアンプ210 出力レベルを検知するＡＧＣ検出器、
212はＡＧＣ検出器211出力値を平均化するループフィル
タ（ＬＦａ）、213はＡＧＣ検出器211出力値を平均化す
るループフィルタ（ＬＦｂ）、114 はＬＦａ212とＬＦ
ｂ213出力を選択する選択器でその出力はＡＧＣアンプ2
10の制御端子に接続されている。
ＡＧＣアンプ210 出力レベルを検知するＡＧＣ検出器、
212はＡＧＣ検出器211出力値を平均化するループフィル
タ（ＬＦａ）、213はＡＧＣ検出器211出力値を平均化す
るループフィルタ（ＬＦｂ）、114 はＬＦａ212とＬＦ
ｂ213出力を選択する選択器でその出力はＡＧＣアンプ2
10の制御端子に接続されている。
【０１１９】次に動作について示す。図33において、受
信信号は入力端子101 よりＡＧＣアンプ210に入力され
る。ＡＧＣアンプ210出力は２分岐され、一方は準同期
検波部140に、他方はＡＧＣ検出器211に入力する。ＡＧ
Ｃ検出器211は入力電力に応じた電圧値を出力し、ＬＦ
ａ212 とＬＦｂ213に入力される。いま、ＬＦａ212の時
定数がＵＷ長程度で、ＬＦｂ213の時定数がＬＦａ212に
比べて十分大きいとする。
信信号は入力端子101 よりＡＧＣアンプ210に入力され
る。ＡＧＣアンプ210出力は２分岐され、一方は準同期
検波部140に、他方はＡＧＣ検出器211に入力する。ＡＧ
Ｃ検出器211は入力電力に応じた電圧値を出力し、ＬＦ
ａ212 とＬＦｂ213に入力される。いま、ＬＦａ212の時
定数がＵＷ長程度で、ＬＦｂ213の時定数がＬＦａ212に
比べて十分大きいとする。
【０１２０】初期捕捉時、選択器214は入力端子203 か
らの選択信号によってＬＦａ212出力を選択する。既に
説明したように、ＬＦａ212 の時定数はＵＷ長程度なの
で、ＵＷ長内で入力レベルが一定とするとＡＧＣアンプ
210 出力レベルはほぼ一定となる。よって、準同期検波
部140 入力ではフェージングによる入力レベル変動はほ
ぼ除去されていて、精度の高いＵＷ仮判定が可能とな
る。
らの選択信号によってＬＦａ212出力を選択する。既に
説明したように、ＬＦａ212 の時定数はＵＷ長程度なの
で、ＵＷ長内で入力レベルが一定とするとＡＧＣアンプ
210 出力レベルはほぼ一定となる。よって、準同期検波
部140 入力ではフェージングによる入力レベル変動はほ
ぼ除去されていて、精度の高いＵＷ仮判定が可能とな
る。
【０１２１】また、定常時はアパーチャ効果により入力
レベル変動の影響は除去されるので雑音の影響を減らす
ためＡＧＣの時定数は大きい方がよい。よって、定常時
は選択器214は、入力端子203からの選択信号によってＬ
Ｆｂ213出力を選択する。
レベル変動の影響は除去されるので雑音の影響を減らす
ためＡＧＣの時定数は大きい方がよい。よって、定常時
は選択器214は、入力端子203からの選択信号によってＬ
Ｆｂ213出力を選択する。
【０１２２】実施例１２．以下、請求項９に係わる発明
の実施例について説明する。図34は、この発明の受信機
の実施例12を示すブロック構成図である。図中、実施例
10を示す図31と同一部分には同一符号を付し説明を省略
する。図34において、220 はＡ／Ｄ変換器142,143出力
を蓄積するメモリ、221はメモリ220出力値の位相を回転
する複素乗算器、222は複素乗算器221 に回転する位相
に応じてCOS,SIN の値を与えるCOS/SIN ジェネレータ、
223 はスイープ周波数によってCOS/SIN ジェネレータ22
2ヘ回転位相を与えるとともに、非同期相関器146が最大
値を出力する周波数を記憶しておく周波数スイーパー、
224 は非同期相関器146出力が最大値の場合に最大値検
出パルスを周波数スイーパー223に出力し、また最大に
なるタイミングを出力するピーク検出回路、225は複素
乗算器221によって何種類かの周波数で位相回転された
ＵＷデータを記憶するメモリ、226 はメモリ225出力デ
ータを等化する適応等化器、227はピーク検出回路224
出力の最大値アドレスを入力し、メモリ220の読み出し
アドレスやメモリ225の書き込みアドレスを指定した
り、周波数スイーパー223 に制御信号を送ったり、ピー
ク検出回路224にリセット信号やアパーチャゲートを送
ったり、選択器202に選択信号を送ったり、適応等化器2
26にスタートパルスを送るコントローラ、228はＵＷ検
出器103出力とピーク検出回路224出力を入力とし、コン
トローラに制御信号を送出するフレーム同期制御回路で
ある。
の実施例について説明する。図34は、この発明の受信機
の実施例12を示すブロック構成図である。図中、実施例
10を示す図31と同一部分には同一符号を付し説明を省略
する。図34において、220 はＡ／Ｄ変換器142,143出力
を蓄積するメモリ、221はメモリ220出力値の位相を回転
する複素乗算器、222は複素乗算器221 に回転する位相
に応じてCOS,SIN の値を与えるCOS/SIN ジェネレータ、
223 はスイープ周波数によってCOS/SIN ジェネレータ22
2ヘ回転位相を与えるとともに、非同期相関器146が最大
値を出力する周波数を記憶しておく周波数スイーパー、
224 は非同期相関器146出力が最大値の場合に最大値検
出パルスを周波数スイーパー223に出力し、また最大に
なるタイミングを出力するピーク検出回路、225は複素
乗算器221によって何種類かの周波数で位相回転された
ＵＷデータを記憶するメモリ、226 はメモリ225出力デ
ータを等化する適応等化器、227はピーク検出回路224
出力の最大値アドレスを入力し、メモリ220の読み出し
アドレスやメモリ225の書き込みアドレスを指定した
り、周波数スイーパー223 に制御信号を送ったり、ピー
ク検出回路224にリセット信号やアパーチャゲートを送
ったり、選択器202に選択信号を送ったり、適応等化器2
26にスタートパルスを送るコントローラ、228はＵＷ検
出器103出力とピーク検出回路224出力を入力とし、コン
トローラに制御信号を送出するフレーム同期制御回路で
ある。
【０１２３】また、図35は、適応等化器226 の構成を示
す一例であり、実施例７において例示した適応等化器14
8を示す図27と同一であり説明を省略する。
す一例であり、実施例７において例示した適応等化器14
8を示す図27と同一であり説明を省略する。
【０１２４】図34に示す受信機の動作について説明す
る。図36はこの発明の動作を示すフローチャートであ
る。いま、メモリ220には必ずＵＷデータが含まれるよ
うに、１バースト＋α長 （もしくは１フレーム＋α
長）のデータが蓄えられているとする。メモリ220に蓄
えられたデータはコントローラ227出力の読み出しアド
レスに従って読み出され、複素乗算器221において周波
数スイーパー223で指定された周波数で位相回転する。
複素乗算器221出力は非同期相関器146に入力するが、こ
のとき選択器202はコントローラ227によって硬判定側が
選ばれる。非同期相関器146出力はメモリ220の読み出し
アドレスと共にピーク検出回路224に入力する。ピーク
検出回路224 は、非同期相関器146出力値が入力した値
の中で最大値の場合、そのタイミングを記憶するととも
に最大値検出パルスを周波数スイーパー223へ送出す
る。最大値検出パルスを受信した周波数スイーパー223
は、そのときの周波数を記憶する。以上の動作を第１の
周波数ステップ（ΔＦ）で、考慮すべき周波数範囲内で
行う。こうして何種類かの周波数に対して以上の動作を
行った結果、ピーク検出回路224には非同期相関器146最
大値出力時のタイミングＩmax（つまりメモリ220に書き
込まれているアドレス）が、また周波数スイーパー223
には周波数Ｆmaxが記憶されている。このとき、コント
ローラは最大値出力時のタイミングを入力し、これによ
ってこのタイミングをこのバースト（あるいはフレー
ム）の仮のＵＷ位置とする。
る。図36はこの発明の動作を示すフローチャートであ
る。いま、メモリ220には必ずＵＷデータが含まれるよ
うに、１バースト＋α長 （もしくは１フレーム＋α
長）のデータが蓄えられているとする。メモリ220に蓄
えられたデータはコントローラ227出力の読み出しアド
レスに従って読み出され、複素乗算器221において周波
数スイーパー223で指定された周波数で位相回転する。
複素乗算器221出力は非同期相関器146に入力するが、こ
のとき選択器202はコントローラ227によって硬判定側が
選ばれる。非同期相関器146出力はメモリ220の読み出し
アドレスと共にピーク検出回路224に入力する。ピーク
検出回路224 は、非同期相関器146出力値が入力した値
の中で最大値の場合、そのタイミングを記憶するととも
に最大値検出パルスを周波数スイーパー223へ送出す
る。最大値検出パルスを受信した周波数スイーパー223
は、そのときの周波数を記憶する。以上の動作を第１の
周波数ステップ（ΔＦ）で、考慮すべき周波数範囲内で
行う。こうして何種類かの周波数に対して以上の動作を
行った結果、ピーク検出回路224には非同期相関器146最
大値出力時のタイミングＩmax（つまりメモリ220に書き
込まれているアドレス）が、また周波数スイーパー223
には周波数Ｆmaxが記憶されている。このとき、コント
ローラは最大値出力時のタイミングを入力し、これによ
ってこのタイミングをこのバースト（あるいはフレー
ム）の仮のＵＷ位置とする。
【０１２５】次に、コントローラ227は仮のＵＷ位置Ｉm
ax を用いてメモリ220からＵＷデータのみを抜き出し、
周波数Ｆmax を中心に第２の周波数ステップ（Δｆ）で
位相回転する。位相回転されたＵＷデータは非同期相関
器146 に入力されるが、この時、初期位相の影響を除去
するために選択器202は軟判定出力を選ぶ。そして、非
同期相関器146 出力はピーク検出回路に入力されるが、
この時コントローラ227からのアパーチャによって最大
値検出のタイミングはＩmaxのみに制限されており周波
数サーチのみを行う。そして、ピーク検出回路224 は軟
判定ＵＷデータによる最大相関値が入力されると最大値
検出パルスを周波数スイーパー223へ送出し、周波数ス
イーパー223はそのときの周波数を記憶する。なお、ピ
ーク検出回路内に記憶されている最大の相関値は硬判定
から軟判定に移る前にコントローラ227からのリセット
信号によってリセットされている。この操作は、第２
の、考慮すべき周波数範囲内で行われるが、周波数スイ
ープ完了後、周波数スイーパー223はＩmaxにおける最大
軟判定相関値のときの周波数（ｆmax ）を記憶してい
る。以上が、仮のＵＷ位置判定と粗調周波数偏差検出で
ある。
ax を用いてメモリ220からＵＷデータのみを抜き出し、
周波数Ｆmax を中心に第２の周波数ステップ（Δｆ）で
位相回転する。位相回転されたＵＷデータは非同期相関
器146 に入力されるが、この時、初期位相の影響を除去
するために選択器202は軟判定出力を選ぶ。そして、非
同期相関器146 出力はピーク検出回路に入力されるが、
この時コントローラ227からのアパーチャによって最大
値検出のタイミングはＩmaxのみに制限されており周波
数サーチのみを行う。そして、ピーク検出回路224 は軟
判定ＵＷデータによる最大相関値が入力されると最大値
検出パルスを周波数スイーパー223へ送出し、周波数ス
イーパー223はそのときの周波数を記憶する。なお、ピ
ーク検出回路内に記憶されている最大の相関値は硬判定
から軟判定に移る前にコントローラ227からのリセット
信号によってリセットされている。この操作は、第２
の、考慮すべき周波数範囲内で行われるが、周波数スイ
ープ完了後、周波数スイーパー223はＩmaxにおける最大
軟判定相関値のときの周波数（ｆmax ）を記憶してい
る。以上が、仮のＵＷ位置判定と粗調周波数偏差検出で
ある。
【０１２６】次に、コントーラ227はＩmax を用いてＵ
Ｗデータのみを抜き出し、周波数ｆmaxを中心に第３の
周波数ステップ（Δｄｆ）で位相回転してそのデータを
メモリ225に書き込む。なお、メモリ225の書き込みアド
レスはコントローラ227から与えられる。また、周波数
ステップ（Δｄｆ）はスイープされたどれか１つの周波
数が適応等化器226が動作できる範囲に入るように設定
する。この動作は第３の考慮すべき周波数範囲内で行わ
れ、その結果メモリ225 には何種類かの周波数で位相回
転されたＵＷパターンが記憶される。
Ｗデータのみを抜き出し、周波数ｆmaxを中心に第３の
周波数ステップ（Δｄｆ）で位相回転してそのデータを
メモリ225に書き込む。なお、メモリ225の書き込みアド
レスはコントローラ227から与えられる。また、周波数
ステップ（Δｄｆ）はスイープされたどれか１つの周波
数が適応等化器226が動作できる範囲に入るように設定
する。この動作は第３の考慮すべき周波数範囲内で行わ
れ、その結果メモリ225 には何種類かの周波数で位相回
転されたＵＷパターンが記憶される。
【０１２７】適応等化器226はコントローラ227より与え
られるスタートパルスによって、読み出しアドレスカウ
ンタ59を作動させ、メモリ225 からある周波数で位相回
転されたＵＷ13の受信入力データを取り出す。ＦＦ部
１、ＦＢ部２、加算器３、判定器４、タップ係数更新回
路34、スイッチ回路６からなる適応等化器は、このデー
タに対して、等化を行う。タップ係数更新回路34は、Ｕ
Ｗ13の最後の受信入力データについてのタップ係数の更
新を行った後、ＦＦ部１、ＦＢ部２のタップ係数値をそ
の値に固定すると共に、読み出しアドレスカウンタ59に
トレーニング終了信号を送る。読み出しアドレスカウン
タ59は、その信号を受けて、再びメモリ144内のＵＷ13
の受信入力データを１シンボル毎にＦＦ部１に出力させ
る。このときＦＢ部２の入力データは参照信号系列入力
端子８より入力される既知信号系列ＵＷ13とする。ＦＦ
部１、ＦＢ部２の入力データは、固定されたタップ係数
と積和演算され、その結果は判定器４で硬判定された
後、ＵＷデータ出力端子57へ出力される。
られるスタートパルスによって、読み出しアドレスカウ
ンタ59を作動させ、メモリ225 からある周波数で位相回
転されたＵＷ13の受信入力データを取り出す。ＦＦ部
１、ＦＢ部２、加算器３、判定器４、タップ係数更新回
路34、スイッチ回路６からなる適応等化器は、このデー
タに対して、等化を行う。タップ係数更新回路34は、Ｕ
Ｗ13の最後の受信入力データについてのタップ係数の更
新を行った後、ＦＦ部１、ＦＢ部２のタップ係数値をそ
の値に固定すると共に、読み出しアドレスカウンタ59に
トレーニング終了信号を送る。読み出しアドレスカウン
タ59は、その信号を受けて、再びメモリ144内のＵＷ13
の受信入力データを１シンボル毎にＦＦ部１に出力させ
る。このときＦＢ部２の入力データは参照信号系列入力
端子８より入力される既知信号系列ＵＷ13とする。ＦＦ
部１、ＦＢ部２の入力データは、固定されたタップ係数
と積和演算され、その結果は判定器４で硬判定された
後、ＵＷデータ出力端子57へ出力される。
【０１２８】ＵＷ検出器103は、適応等化器226より等化
された同期検波後のＵＷデータを受けとり、従来例と同
様な方法で参照ＵＷパターンとの相関がとられ、ＵＷ検
出信号またはＵＷ不検出信号を出力する。
された同期検波後のＵＷデータを受けとり、従来例と同
様な方法で参照ＵＷパターンとの相関がとられ、ＵＷ検
出信号またはＵＷ不検出信号を出力する。
【０１２９】そしてＵＷ検出器103出力とピーク検出回
路224出力は、フレーム同期制御回路228に入力される。
フレーム同期制御回路228は、ＵＷ検出信号を入力され
た場合は、ピーク検出回路224 出力からＵＷの位置を知
ってアパーチャ制御などのフレーム同期を開始する。同
時にフレーム同期制御回路228は、コントローラ227に制
御信号を送って初期捕捉モードを解除する。ＵＷ不検出
信号が入力された場合は、適応等化器226 はメモリ225
から異なる周波数で位相回転されたＵＷデータを読み出
し前述の動作を繰り返す。
路224出力は、フレーム同期制御回路228に入力される。
フレーム同期制御回路228は、ＵＷ検出信号を入力され
た場合は、ピーク検出回路224 出力からＵＷの位置を知
ってアパーチャ制御などのフレーム同期を開始する。同
時にフレーム同期制御回路228は、コントローラ227に制
御信号を送って初期捕捉モードを解除する。ＵＷ不検出
信号が入力された場合は、適応等化器226 はメモリ225
から異なる周波数で位相回転されたＵＷデータを読み出
し前述の動作を繰り返す。
【０１３０】こうしてメモリ225 に記憶されている全て
のＵＷデータに対して、上記の操作を行ってもＵＷ検出
信号が検出されなかった場合は、このバースト（あるい
はフレーム）はＵＷ不検出として、次のバースト（ある
いはフレーム）に対して硬判定相関から初期捕捉動作を
行う。
のＵＷデータに対して、上記の操作を行ってもＵＷ検出
信号が検出されなかった場合は、このバースト（あるい
はフレーム）はＵＷ不検出として、次のバースト（ある
いはフレーム）に対して硬判定相関から初期捕捉動作を
行う。
【０１３１】実施例13．以下、請求項10に係わる発明の
実施例について説明する。図37は、この発明の受信機の
実施例13を示すブロック構成図である。図中、実施例12
を示す図34と同一部分には同一符号を付し細部説明を省
略する。図37において、230は受信ＩＦ（またはＲＦ）
信号の入力端子、231は受信信号を周波数変換するミキ
サー、232 はミキサーに入力する局部発振信号を出力す
るＶＣＯ、233はミキサー231出力の不要な周波数成分を
除去する帯域通過フィルタ（以下、ＢＰＦと呼ぶ）、23
4はスイープ周波数によってCOS/SIN ジェネレータ222に
回転位相を与えるとともに非同期相関器156 が最大値を
出力する周波数を記憶し出力する周波数スイーパーであ
る。235はＵＷ検出器103とピーク検出回路224と周波数
スイーパー223出力を入力とし、コントローラ227 ヘ制
御信号を送るとともに、フレーム同期制御とローカルの
制御を行うフレーム同期制御回路であり、236はフレー
ム同期制御回路235出力のＶＣＯ232制御信号をＤ／Ａ変
換するＤ／Ａ変換器である。
実施例について説明する。図37は、この発明の受信機の
実施例13を示すブロック構成図である。図中、実施例12
を示す図34と同一部分には同一符号を付し細部説明を省
略する。図37において、230は受信ＩＦ（またはＲＦ）
信号の入力端子、231は受信信号を周波数変換するミキ
サー、232 はミキサーに入力する局部発振信号を出力す
るＶＣＯ、233はミキサー231出力の不要な周波数成分を
除去する帯域通過フィルタ（以下、ＢＰＦと呼ぶ）、23
4はスイープ周波数によってCOS/SIN ジェネレータ222に
回転位相を与えるとともに非同期相関器156 が最大値を
出力する周波数を記憶し出力する周波数スイーパーであ
る。235はＵＷ検出器103とピーク検出回路224と周波数
スイーパー223出力を入力とし、コントローラ227 ヘ制
御信号を送るとともに、フレーム同期制御とローカルの
制御を行うフレーム同期制御回路であり、236はフレー
ム同期制御回路235出力のＶＣＯ232制御信号をＤ／Ａ変
換するＤ／Ａ変換器である。
【０１３２】図37に示す受信機の動作について説明す
る。いま、初期捕捉動作において粗調周波数オフセット
検出と仮のＵＷ位置判定は終了しており、何種類かの周
波数で位相回転されたＵＷは、メモリ225 に書き込まれ
ているとする。まず、周波数スイーパー234に記憶され
ている粗い周波数偏差情報（ｆmax）とピーク検出回路2
24出力（Ｉmax ）は、フレーム同期制御回路235に入力
される。そして、コントローラ227が適応等化器226にス
タートパルスを与える。適応等化器226はメモリ225から
位相回転されたＵＷ13の受信入力データを取り出す。適
応等化器226 実施例12で説明したように、このデータの
等化を行い、その等化後出力をＵＷ検出器103に送出す
る。
る。いま、初期捕捉動作において粗調周波数オフセット
検出と仮のＵＷ位置判定は終了しており、何種類かの周
波数で位相回転されたＵＷは、メモリ225 に書き込まれ
ているとする。まず、周波数スイーパー234に記憶され
ている粗い周波数偏差情報（ｆmax）とピーク検出回路2
24出力（Ｉmax ）は、フレーム同期制御回路235に入力
される。そして、コントローラ227が適応等化器226にス
タートパルスを与える。適応等化器226はメモリ225から
位相回転されたＵＷ13の受信入力データを取り出す。適
応等化器226 実施例12で説明したように、このデータの
等化を行い、その等化後出力をＵＷ検出器103に送出す
る。
【０１３３】ＵＷ検出器103は、適応等化器226より等化
された同期検波後のＵＷデータを受けとり、従来例と同
様な方法で参照ＵＷパターンとの相関がとられ、ＵＷ検
出信号またはＵＷ不検出信号を出力する。
された同期検波後のＵＷデータを受けとり、従来例と同
様な方法で参照ＵＷパターンとの相関がとられ、ＵＷ検
出信号またはＵＷ不検出信号を出力する。
【０１３４】上記の処理をメモリ225に蓄えられている
全てのＵＷデータに対して行う。いま、フレーム同期制
御回路235は、予めメモリ225に書き込まれる際の第３の
スタート周波数、周波数ステップ（Δｄｆ）、スイープ
回数が分かっていれば、（これらの条件は周波数スイー
パー234 の回転する周波数情報を予めフレーム同期制御
回路235に与えておくことで可能になる）メモリ225に書
き込まれている順番と粗い周波数オフセット情報（ｆma
x）より適応等化器226が処理した各ＵＷデータのもつ周
波数オフセット量が分かる。こうして各周波数オフセッ
ト量に対してＵＷ検出あるいはＵＷ不検出を検出しフレ
ーム同期制御回路235内部で図38に示すようなテーブル
を生成する。
全てのＵＷデータに対して行う。いま、フレーム同期制
御回路235は、予めメモリ225に書き込まれる際の第３の
スタート周波数、周波数ステップ（Δｄｆ）、スイープ
回数が分かっていれば、（これらの条件は周波数スイー
パー234 の回転する周波数情報を予めフレーム同期制御
回路235に与えておくことで可能になる）メモリ225に書
き込まれている順番と粗い周波数オフセット情報（ｆma
x）より適応等化器226が処理した各ＵＷデータのもつ周
波数オフセット量が分かる。こうして各周波数オフセッ
ト量に対してＵＷ検出あるいはＵＷ不検出を検出しフレ
ーム同期制御回路235内部で図38に示すようなテーブル
を生成する。
【０１３５】そして、フレーム同期制御回路235 は、Ｕ
Ｗが検出されている周波数の平均をとりその平均周波数
オフセット量ｄＦave を本バースト（あるいはフレー
ム）の周波数オフセット量としてＤ／Ａ変換器236 へ、
その周波数に相当する信号を送出する。Ｄ／Ａ変換器23
6は、その周波数信号をアナログの電圧に変換し、ＶＣ
Ｏ232の発振周波数を制御して後からくる信号の準同期
検波部140 入力周波数を一定にする。
Ｗが検出されている周波数の平均をとりその平均周波数
オフセット量ｄＦave を本バースト（あるいはフレー
ム）の周波数オフセット量としてＤ／Ａ変換器236 へ、
その周波数に相当する信号を送出する。Ｄ／Ａ変換器23
6は、その周波数信号をアナログの電圧に変換し、ＶＣ
Ｏ232の発振周波数を制御して後からくる信号の準同期
検波部140 入力周波数を一定にする。
【０１３６】また、メモリ225 に蓄えられた全てのＵＷ
データに対してＵＷが検出できなかった場合は（全てＵ
Ｗ不検出の場合）、そのバースト（あるいはフレーム）
のＵＷは不検出したとして次のバースト（あるいはフレ
ーム）に対して初期捕捉動作を行う。
データに対してＵＷが検出できなかった場合は（全てＵ
Ｗ不検出の場合）、そのバースト（あるいはフレーム）
のＵＷは不検出したとして次のバースト（あるいはフレ
ーム）に対して初期捕捉動作を行う。
【０１３７】実施例１４．以下、請求項10に係わる発明
の実施例14について説明する。実施例13のようにしてＶ
ＣＯ232 の制御を行った場合、一度の制御では以下に示
されるような制御誤差要因のため、定常モードに移行し
た際に十分な精度が得られない。 （ａ）ＶＣＯ232 のＶ／Ｆ特性精度のバラツキによる誤
差。 （ｂ）Δｄｆのステップの精度による誤差。 （ｃ）フェージング伝送路でのドップラー効果やランダ
ムＦＭによる誤差。 （ｄ）ガウス雑音による測定誤差。 よって、複数回制御を行って精度を向上させる必要があ
る。
の実施例14について説明する。実施例13のようにしてＶ
ＣＯ232 の制御を行った場合、一度の制御では以下に示
されるような制御誤差要因のため、定常モードに移行し
た際に十分な精度が得られない。 （ａ）ＶＣＯ232 のＶ／Ｆ特性精度のバラツキによる誤
差。 （ｂ）Δｄｆのステップの精度による誤差。 （ｃ）フェージング伝送路でのドップラー効果やランダ
ムＦＭによる誤差。 （ｄ）ガウス雑音による測定誤差。 よって、複数回制御を行って精度を向上させる必要があ
る。
【０１３８】ところで、一般に、受信機がフレーム同期
制御を行うとき、初期捕捉モードからいきなり定常モー
ドに移行するのではなく、その間に後方保護モードが入
る。図39はフレーム同期方式の同期手順の例を示すフロ
−図であり、前記文献、山本，加藤：“ＴＤＭＡ通
信”，電子情報通信学会，ｐｐ．21（1989）に示されて
いる。以下、このフレーム同期の際の後方保護時を利用
して定常モードに移行する前に周波数制御の精度を向上
させることについて説明する。
制御を行うとき、初期捕捉モードからいきなり定常モー
ドに移行するのではなく、その間に後方保護モードが入
る。図39はフレーム同期方式の同期手順の例を示すフロ
−図であり、前記文献、山本，加藤：“ＴＤＭＡ通
信”，電子情報通信学会，ｐｐ．21（1989）に示されて
いる。以下、このフレーム同期の際の後方保護時を利用
して定常モードに移行する前に周波数制御の精度を向上
させることについて説明する。
【０１３９】実施例13によるフレーム同期制御と周波数
制御は、図39の初期捕捉モードに対応している。よって
受信機は後方保護モードに移行し、次にメモリ220 に蓄
えらているデータに対して同様の処理を行う。しかし、
この時、ＵＷの位置は分かっているので、アパーチャを
かけることができ非同期相関器146入力には軟判定デー
タを用いる。そして、いくつかの周波数で位相回転され
たＵＷ近傍データに対してアパーチャ内での非同期相関
器146 最大値出力タイミングをピーク検出回路によって
求め、第２のバースト（あるいはフレーム）に対する仮
のＵＷ位置（Ｉmax2）を判定する。また同時に、その時
の周波数から粗い周波数オフセット量情報（ｆmax2）を
求める。
制御は、図39の初期捕捉モードに対応している。よって
受信機は後方保護モードに移行し、次にメモリ220 に蓄
えらているデータに対して同様の処理を行う。しかし、
この時、ＵＷの位置は分かっているので、アパーチャを
かけることができ非同期相関器146入力には軟判定デー
タを用いる。そして、いくつかの周波数で位相回転され
たＵＷ近傍データに対してアパーチャ内での非同期相関
器146 最大値出力タイミングをピーク検出回路によって
求め、第２のバースト（あるいはフレーム）に対する仮
のＵＷ位置（Ｉmax2）を判定する。また同時に、その時
の周波数から粗い周波数オフセット量情報（ｆmax2）を
求める。
【０１４０】次に、実施例13と同様に、仮のＵＷ位置
（Ｉmax2）から求めたＵＷデータを、粗い周波数オフセ
ット量情報（ｆmax2）を中心に再び何種類かの周波数で
位相回転してメモリ225ヘ送出する。なお、この時のサ
ーチ範囲、周波数ステップは初期捕捉モード時より細か
くしておく。適応等化器226はこの発明の実施例13で説
明したようにメモリ225からＵＷデータを読み出して等
化し、その等化後データを用いてＵＷ判定を行い、図38
に示すようなテーブルを再び作成する。そしてフレーム
同期制御回路235 はＵＷ検出した周波数の平均をとり、
周波数制御信号をＤ／Ａ変換器236に送出する。
（Ｉmax2）から求めたＵＷデータを、粗い周波数オフセ
ット量情報（ｆmax2）を中心に再び何種類かの周波数で
位相回転してメモリ225ヘ送出する。なお、この時のサ
ーチ範囲、周波数ステップは初期捕捉モード時より細か
くしておく。適応等化器226はこの発明の実施例13で説
明したようにメモリ225からＵＷデータを読み出して等
化し、その等化後データを用いてＵＷ判定を行い、図38
に示すようなテーブルを再び作成する。そしてフレーム
同期制御回路235 はＵＷ検出した周波数の平均をとり、
周波数制御信号をＤ／Ａ変換器236に送出する。
【０１４１】以上の動作を後方保護段数の回数だけ繰り
返し行うことで定常モードに移行した場合の周波数偏差
をより小さな値に抑えることが可能になる。
返し行うことで定常モードに移行した場合の周波数偏差
をより小さな値に抑えることが可能になる。
【０１４２】実施例１５．以下、請求項11に係わる発明
の実施例について説明する。図40は、この発明の受信機
の実施例15を示すブロック構成図である。図中、実施例
13を示す図37と同一部分には同一符号を付し細部説明を
省略する。図40において、237は周波数オフセット方向
推定回路49を備える適応等化器、238は周波数オフセッ
ト方向検出回路50を具備し、適応等化器237とＵＷ検出
器103とピーク検出回路224と周波数スイーパー223の出
力を入力とし、コントローラ227 ヘ制御信号を送るとと
もに、フレーム同期制御とローカルの制御を行うフレー
ム同期制御回路である。
の実施例について説明する。図40は、この発明の受信機
の実施例15を示すブロック構成図である。図中、実施例
13を示す図37と同一部分には同一符号を付し細部説明を
省略する。図40において、237は周波数オフセット方向
推定回路49を備える適応等化器、238は周波数オフセッ
ト方向検出回路50を具備し、適応等化器237とＵＷ検出
器103とピーク検出回路224と周波数スイーパー223の出
力を入力とし、コントローラ227 ヘ制御信号を送るとと
もに、フレーム同期制御とローカルの制御を行うフレー
ム同期制御回路である。
【０１４３】図41は、適応等化器237の構成例を示すブ
ロック図である。図中、実施例５，６を示す図19, 22と
同一部分には同一符号を付し細部説明を省略する。図に
おいて、60はオフセット方向推定結果をフレーム同期制
御回路238 へ出力するオフセット方向出力端子、61はメ
モリ225 の読み出しアドレスを指定する読み出しアドレ
スカウンタである。
ロック図である。図中、実施例５，６を示す図19, 22と
同一部分には同一符号を付し細部説明を省略する。図に
おいて、60はオフセット方向推定結果をフレーム同期制
御回路238 へ出力するオフセット方向出力端子、61はメ
モリ225 の読み出しアドレスを指定する読み出しアドレ
スカウンタである。
【０１４４】実施例13，14で説明したように、初期捕捉
時、後方保護モード時に周波数オフセット補償を行い定
常モードに移行した後も、実施例14で説明したＶＣＯ23
2 の制御誤差要因のため、周波数オフセットは残ってい
る可能性がある。さらに、受信機内部の温度変化による
ＶＣＯ232 の制御電圧と発振周波数の特性の変化により
周波数オフセットが新たに生ずる可能性もある。従っ
て、この実施例では定常モードに移行した後も周波数制
御を行うようにしたものである。
時、後方保護モード時に周波数オフセット補償を行い定
常モードに移行した後も、実施例14で説明したＶＣＯ23
2 の制御誤差要因のため、周波数オフセットは残ってい
る可能性がある。さらに、受信機内部の温度変化による
ＶＣＯ232 の制御電圧と発振周波数の特性の変化により
周波数オフセットが新たに生ずる可能性もある。従っ
て、この実施例では定常モードに移行した後も周波数制
御を行うようにしたものである。
【０１４５】図40に示す受信機の動作について説明す
る。上記構成による受信機は、初期捕捉時、後方保護モ
ード時は、実施例13，14で説明したように動作する。適
応等化器237は定常モード時、読み出しアドレスカウン
タ61にてメモリ225よりＵＷ13の受信入力データを読み
出す。ＦＦ部１、ＦＢ部２、加算器３、判定器４、タッ
プ係数更新回路34、スイッチ回路６からなる適応等化器
は、この受信入力データに対して、従来例のＱＰＳＫ変
調方式に対する適応等化器の動作の項で説明したトレー
ニングモードａ時の動作を行いタップ係数を更新してい
く。タップ係数更新回路34は、ＵＷ13の最後の受信入力
データについてのタップ係数の更新を行った後、ＦＦ部
１、ＦＢ部２のタップ係数値をその値に固定すると共
に、読み出しアドレスカウンタ61にトレーニング終了信
号を送る。読み出しアドレスカウンタ61は、その信号を
受けて、メモリ225 内のＵＷ13の受信入力データを再び
１シンボル毎にＦＦ部１に出力させる。このときＦＢ部
２の入力は、参照信号系列入力端子８より入力されるＵ
Ｗ13とする。ＦＦ部１、ＦＢ部２の入力データは、固定
されたタップ係数と積和演算され、その結果は周波数オ
フセット方向推定回路49へ送られる。また、この結果を
判定器４に硬判定結果をＵＷデータ出力端子からＵＷ検
出器103へ出力する。
る。上記構成による受信機は、初期捕捉時、後方保護モ
ード時は、実施例13，14で説明したように動作する。適
応等化器237は定常モード時、読み出しアドレスカウン
タ61にてメモリ225よりＵＷ13の受信入力データを読み
出す。ＦＦ部１、ＦＢ部２、加算器３、判定器４、タッ
プ係数更新回路34、スイッチ回路６からなる適応等化器
は、この受信入力データに対して、従来例のＱＰＳＫ変
調方式に対する適応等化器の動作の項で説明したトレー
ニングモードａ時の動作を行いタップ係数を更新してい
く。タップ係数更新回路34は、ＵＷ13の最後の受信入力
データについてのタップ係数の更新を行った後、ＦＦ部
１、ＦＢ部２のタップ係数値をその値に固定すると共
に、読み出しアドレスカウンタ61にトレーニング終了信
号を送る。読み出しアドレスカウンタ61は、その信号を
受けて、メモリ225 内のＵＷ13の受信入力データを再び
１シンボル毎にＦＦ部１に出力させる。このときＦＢ部
２の入力は、参照信号系列入力端子８より入力されるＵ
Ｗ13とする。ＦＦ部１、ＦＢ部２の入力データは、固定
されたタップ係数と積和演算され、その結果は周波数オ
フセット方向推定回路49へ送られる。また、この結果を
判定器４に硬判定結果をＵＷデータ出力端子からＵＷ検
出器103へ出力する。
【０１４６】周波数オフセット方向推定回路49では、そ
の各シンボル毎の積和演算された結果と既知のＵＷ13の
値との差を取ることにより、１シンボル毎の誤差ベクト
ルを計算し、その誤差ベクトルの値を積算していく。受
信信号に周波数オフセットがある場合には、この誤差ベ
クトルにその結果が反映されるので、その積算した結果
の符号により、受信信号の周波数オフセットの方向（＋
または−）が推定できる。そして、上記周波数オフセッ
ト方向推定結果をオフセット方向出力端子60よりフレー
ム同期制御回路238へ出力する。
の各シンボル毎の積和演算された結果と既知のＵＷ13の
値との差を取ることにより、１シンボル毎の誤差ベクト
ルを計算し、その誤差ベクトルの値を積算していく。受
信信号に周波数オフセットがある場合には、この誤差ベ
クトルにその結果が反映されるので、その積算した結果
の符号により、受信信号の周波数オフセットの方向（＋
または−）が推定できる。そして、上記周波数オフセッ
ト方向推定結果をオフセット方向出力端子60よりフレー
ム同期制御回路238へ出力する。
【０１４７】フレーム同期制御回路238 内のオフセット
方向検出回路50では、各バースト毎の周波数オフセット
方向推定結果を蓄積し、ある一定のバースト数の結果が
蓄積された後に、ある一定のバースト単位で周波数オフ
セット方向推定結果の同一方向の占める割合を計算し、
所定のの割合以上ならば、周波数オフセットがその方向
に存在していると判断し、Ｄ／Ａ変換器236 へその周波
数偏差を補償する方向のある一定量の発振周波数を変化
させる信号を送出する。Ｄ／Ａ変換器236はその周波数
変更信号をアナログの電圧に変換しＶＣＯ232の発振周
波数を制御して、次バーストからのの準同期検波部140
入力周波数を一定にする。
方向検出回路50では、各バースト毎の周波数オフセット
方向推定結果を蓄積し、ある一定のバースト数の結果が
蓄積された後に、ある一定のバースト単位で周波数オフ
セット方向推定結果の同一方向の占める割合を計算し、
所定のの割合以上ならば、周波数オフセットがその方向
に存在していると判断し、Ｄ／Ａ変換器236 へその周波
数偏差を補償する方向のある一定量の発振周波数を変化
させる信号を送出する。Ｄ／Ａ変換器236はその周波数
変更信号をアナログの電圧に変換しＶＣＯ232の発振周
波数を制御して、次バーストからのの準同期検波部140
入力周波数を一定にする。
【０１４８】
【発明の効果】以上のように請求項１に係わる発明によ
れば、π／４シフトＱＰＳＫ変調方式の入力信号に対
し、入力段の複素乗算器にてπ／４シフト成分を除去す
ることにより、判定部における場合分けとπ／４の位相
回転の演算が不要になり、判定部の演算量を少なく構成
を簡単にした適応等化器を得ることができる。
れば、π／４シフトＱＰＳＫ変調方式の入力信号に対
し、入力段の複素乗算器にてπ／４シフト成分を除去す
ることにより、判定部における場合分けとπ／４の位相
回転の演算が不要になり、判定部の演算量を少なく構成
を簡単にした適応等化器を得ることができる。
【０１４９】以上のように請求項２に係わる発明によれ
ば、バースト先頭以外にバースト中で適応等化器を初期
化し再トレーニングして伝送路の推定をし直すことによ
り、１バースト中での伝送路の状態の変化が大きい場合
にも、バースト後半における誤り率の劣化を小さくし、
バースト全体として誤り率特性が改善される適応等化器
を得ることができる。
ば、バースト先頭以外にバースト中で適応等化器を初期
化し再トレーニングして伝送路の推定をし直すことによ
り、１バースト中での伝送路の状態の変化が大きい場合
にも、バースト後半における誤り率の劣化を小さくし、
バースト全体として誤り率特性が改善される適応等化器
を得ることができる。
【０１５０】以上のように請求項３に係わる発明によれ
ば、バースト中にある既知信号の等化結果に、誤りがあ
る場合のみ請求項２に係わる発明と同様に再トレーニン
グして伝送路の推定をし直すことにより、請求項２と同
様の効果を奏する。
ば、バースト中にある既知信号の等化結果に、誤りがあ
る場合のみ請求項２に係わる発明と同様に再トレーニン
グして伝送路の推定をし直すことにより、請求項２と同
様の効果を奏する。
【０１５１】以上のように請求項４に係わる発明によれ
ば、ＵＷに対するタップ係数更新値の最後の値とメモリ
から読み出した入力信号の積和演算を行った結果とＵＷ
を比較してＵＷ検出を行うことにより、周波数選択性フ
ェージング下でＵＷ検出確率を上げた適応等化器を得る
ことができる。
ば、ＵＷに対するタップ係数更新値の最後の値とメモリ
から読み出した入力信号の積和演算を行った結果とＵＷ
を比較してＵＷ検出を行うことにより、周波数選択性フ
ェージング下でＵＷ検出確率を上げた適応等化器を得る
ことができる。
【０１５２】以上のように請求項５に係わる発明によれ
ば、入力信号に対して異なった周波数オフセット量の位
相回転を施し、それに対して、ＵＷ検出を行うために、
入力信号に周波数オフセットがある場合でもＵＷ検出確
率が向上すると共に、各位相回転後の入力信号に対して
ＵＷ検出・不検出を求めた結果から周波数オフセット量
が推定でき、その補償を行うことにより等化特性の向上
した適応等化器を得ることができる。
ば、入力信号に対して異なった周波数オフセット量の位
相回転を施し、それに対して、ＵＷ検出を行うために、
入力信号に周波数オフセットがある場合でもＵＷ検出確
率が向上すると共に、各位相回転後の入力信号に対して
ＵＷ検出・不検出を求めた結果から周波数オフセット量
が推定でき、その補償を行うことにより等化特性の向上
した適応等化器を得ることができる。
【０１５３】以上のように請求項６に係わる発明によれ
ば、各バースト毎に入力信号の周波数オフセット方向を
推定し、それを数バーストに渡って平均化して入力信号
の周波数オフセット方向を検出することにより、推定精
度が向上し、さらにその補償を行うために等化特性の向
上した適応等化器を得ることができる。
ば、各バースト毎に入力信号の周波数オフセット方向を
推定し、それを数バーストに渡って平均化して入力信号
の周波数オフセット方向を検出することにより、推定精
度が向上し、さらにその補償を行うために等化特性の向
上した適応等化器を得ることができる。
【０１５４】以上のように請求項７に係わる発明によれ
ば、非同期相関器によりＵＷの位置を仮判定され、その
仮判定位置を用いて復調器を動作させることにより、フ
レーム同期制御回路が動作する前に復調器の動作が可能
になり、また復調器出力に対して適応等化器を用いてＵ
Ｗ判定を行うことにより、高精度にＵＷ検出が可能にな
り、周波数選択性フェージング下で初期捕捉時やハンド
オフ時にもフレーム同期制御が可能な受信機を得ること
ができる。
ば、非同期相関器によりＵＷの位置を仮判定され、その
仮判定位置を用いて復調器を動作させることにより、フ
レーム同期制御回路が動作する前に復調器の動作が可能
になり、また復調器出力に対して適応等化器を用いてＵ
Ｗ判定を行うことにより、高精度にＵＷ検出が可能にな
り、周波数選択性フェージング下で初期捕捉時やハンド
オフ時にもフレーム同期制御が可能な受信機を得ること
ができる。
【０１５５】以上のように請求項８に係わる発明によれ
ば、入力信号レベル変動のある場合、ＵＷ検出を行う際
は非同期相関器入力信号を硬判定することでレベルの影
響を除去でき、またレベル変動が無視できるような範囲
でＵＷ検出を行う際は非同期相関器入力信号を軟判定す
ることで周波数選択性フェージング下での動作が可能な
受信機を得ることができる。
ば、入力信号レベル変動のある場合、ＵＷ検出を行う際
は非同期相関器入力信号を硬判定することでレベルの影
響を除去でき、またレベル変動が無視できるような範囲
でＵＷ検出を行う際は非同期相関器入力信号を軟判定す
ることで周波数選択性フェージング下での動作が可能な
受信機を得ることができる。
【０１５６】以上のように請求項９に係わる発明によれ
ば、請求項８記載の発明の効果に加えて、適応等化器に
ＵＷデータを送出する際に、予め非同期相関器出力を用
いた粗調ＡＦＣを行い、その周波数を中心に微小ステッ
プで位相回転した複数のＵＷデータを適応等化器へ送出
し、その各ＵＷデータに対して適応等化器にてＵＷ検出
を行うことにより、高精度にＵＷ検出が可能な受信機を
得ることができる。
ば、請求項８記載の発明の効果に加えて、適応等化器に
ＵＷデータを送出する際に、予め非同期相関器出力を用
いた粗調ＡＦＣを行い、その周波数を中心に微小ステッ
プで位相回転した複数のＵＷデータを適応等化器へ送出
し、その各ＵＷデータに対して適応等化器にてＵＷ検出
を行うことにより、高精度にＵＷ検出が可能な受信機を
得ることができる。
【０１５７】以上のように請求項１０に係わる発明によ
れば、請求項９記載の発明の効果に加えて、適応等化器
の入力信号の周波数オフセット量をＶＣＯに帰還し、周
波数オフセットの補償を行うことにより、入力信号に周
波数オフセットがある場合でも安定した復調が可能な受
信機を得ることができる。
れば、請求項９記載の発明の効果に加えて、適応等化器
の入力信号の周波数オフセット量をＶＣＯに帰還し、周
波数オフセットの補償を行うことにより、入力信号に周
波数オフセットがある場合でも安定した復調が可能な受
信機を得ることができる。
【０１５８】以上のように請求項１１に係わる発明によ
れば、請求項１０記載の発明の効果に加えて、初期捕捉
モード、後方保護モードで補償できなかった周波数オフ
セットが存在する場合でも、定常モード時に各バースト
毎にＵＷデータの積和演算の結果から周波数オフセット
方向を推定し、それを数バーストに渡って平均化し周波
数オフセットの存在する方向を検出し、その結果を基に
周波数オフセットの補償を行うことにより、安定した復
調が可能な受信機を得ることができる。
れば、請求項１０記載の発明の効果に加えて、初期捕捉
モード、後方保護モードで補償できなかった周波数オフ
セットが存在する場合でも、定常モード時に各バースト
毎にＵＷデータの積和演算の結果から周波数オフセット
方向を推定し、それを数バーストに渡って平均化し周波
数オフセットの存在する方向を検出し、その結果を基に
周波数オフセットの補償を行うことにより、安定した復
調が可能な受信機を得ることができる。
【図１】この発明の適応等化器の実施例１を示す構成ブ
ロック図である。
ロック図である。
【図２】図１の適応等化器の送信信号系列から等化器参
照信号を作成する時に差動変換前に用いるコード作成表
である。
照信号を作成する時に差動変換前に用いるコード作成表
である。
【図３】図２のコード作成表に従い作成した送信信号系
列のコード作成結果を示す表である。
列のコード作成結果を示す表である。
【図４】図３に示すコード作成結果を差動変換した後の
コード作成結果を示す表である。
コード作成結果を示す表である。
【図５】図４に示すコード作成結果より等化器参照信号
を作成する表である。
を作成する表である。
【図６】図４に示すコード作成結果と図５に示す等化器
参照信号作成表より求めた等化器参照信号を示す表であ
る。
参照信号作成表より求めた等化器参照信号を示す表であ
る。
【図７】図１に示す適応等化器の実施例１のCOS/SIN ジ
ェネレータの入力アドレスと回転位相の関係を示す図で
ある。
ェネレータの入力アドレスと回転位相の関係を示す図で
ある。
【図８】図１に示す適応等化器の実施例１の入力信号が
図46の入力信号に対する複素乗算器の出力信号を示す表
である。
図46の入力信号に対する複素乗算器の出力信号を示す表
である。
【図９】実施例１の適応等化器の判定器出力信号から送
信信号系列を求めるときの差動復号前のコード作成表で
ある。
信信号系列を求めるときの差動復号前のコード作成表で
ある。
【図１０】図９のコード作成表に従い作成した判定器出
力信号の作成結果を示す表である。
力信号の作成結果を示す表である。
【図１１】図10に示すコード作成結果を差動復号すると
きに用いる送信信号系列作成表である。
きに用いる送信信号系列作成表である。
【図１２】図10に示すコード作成結果と図11に示す送信
信号系列作成表より求めた送信信号系を示す表である。
信号系列作成表より求めた送信信号系を示す表である。
【図１３】この発明の適応等化器の実施例２を示す構成
ブロック図である。
ブロック図である。
【図１４】図13に示す適応等化器の動作を示すフローチ
ャートである。
ャートである。
【図１５】この発明の適応等化器の実施例３を示す構成
ブロック図である。
ブロック図である。
【図１６】図15に示す適応等化器の動作を示すフローチ
ャートである。
ャートである。
【図１７】この発明の適応等化器の実施例４を示す構成
ブロック図である。
ブロック図である。
【図１８】図17に示す適応等化器の動作を示すフローチ
ャートである。
ャートである。
【図１９】この発明の適応等化器の実施例５を示す構成
ブロック図である。
ブロック図である。
【図２０】図19に示す適応等化器の入力信号に与えた位
相回転（周波数変化）に対するＵＷ検出結果の例を示す
表である。
相回転（周波数変化）に対するＵＷ検出結果の例を示す
表である。
【図２１】図19に示す適応等化器の動作を示すフローチ
ャートである。
ャートである。
【図２２】この発明の適応等化器の実施例６を示す構成
ブロック図である。
ブロック図である。
【図２３】図22に示す適応等化器の動作を示すフローチ
ャートである。
ャートである。
【図２４】この発明の受信機の実施例７を示す構成ブロ
ック図である。
ック図である。
【図２５】図24の非同期相関器の内部構成例を示すブロ
ック図である。
ック図である。
【図２６】図24のＵＷ判定回路の内部構成例を示すブロ
ック図である。
ック図である。
【図２７】図24の適応適応等化器の内部構成例を示すブ
ロック図である。
ロック図である。
【図２８】この発明の受信機の実施例８を示す構成ブロ
ック図である。
ック図である。
【図２９】図28のＵＷ仮判定回路の内部構成例を示すブ
ロック図である。
ロック図である。
【図３０】この発明の受信機の実施例９を示す構成ブロ
ック図である。
ック図である。
【図３１】この発明の受信機の実施例10を示す構成ブロ
ック図である。
ック図である。
【図３２】図31に示す非同期相関器入力信号の硬判定／
軟判定の切換えタイムチャートである。
軟判定の切換えタイムチャートである。
【図３３】この発明の受信機の実施例11を示す構成ブロ
ック図である。
ック図である。
【図３４】この発明の受信機の実施例12を示す構成ブロ
ック図である。
ック図である。
【図３５】図34に示された適応等化器の内部構成例を示
すブロック図である。
すブロック図である。
【図３６】図34の受信機の動作を示すフローチャートで
ある。
ある。
【図３７】この発明の受信機の実施例13を示す構成ブロ
ック図である。
ック図である。
【図３８】図37に示すＵＷ検出器のＵＷ検出／ＵＷ不検
出のテーブルである。
出のテーブルである。
【図３９】受信機のフレーム同期確立フローである。
【図４０】この発明の受信機の実施例15を示す構成ブロ
ック図である。
ック図である。
【図４１】図40の適応等化器の内部構成例を示すブロッ
ク図である。
ク図である。
【図４２】従来の判定帰還形適応等化器を示す構成ブロ
ック図である。
ック図である。
【図４３】移動体通信に用いられるバーストフォーマッ
トの一例を示す図である。
トの一例を示す図である。
【図４４】π／４シフトＱＰＳＫ変調方式の符号化方法
の一例を示す図である。
の一例を示す図である。
【図４５】π／４シフトＱＰＳＫ変調方式の差動符号化
時に用いる送信信号系列と位相変化の対応を示す表であ
る。
時に用いる送信信号系列と位相変化の対応を示す表であ
る。
【図４６】π／４シフトＱＰＳＫ変調方式で送信信号系
列を差動符号化した結果を示す表である。
列を差動符号化した結果を示す表である。
【図４７】π／４シフトＱＰＳＫ変調方式に対する適応
等化器の判定器での硬判定方法を説明する図である。
等化器の判定器での硬判定方法を説明する図である。
【図４８】従来の受信機のフレーム同期系を含む復調部
の構成ブロック図である。
の構成ブロック図である。
【図４９】図48のＵＷ検出器の内部構成例を示すブロッ
ク図である。
ク図である。
【図５０】図49の相関器の内部構成例を示すブロック図
である。
である。
1 フィードフォワード部のトランスバーサルフィルタ
（ＦＦ部） 2 フィードバック部のトランスバーサルフィルタ（Ｆ
Ｂ部） 3 加算器 4 判定器 5 タップ係数更新回路 6 スイッチ回路 7 受信信号入力端子 8 参照信号系列入力端子 9 出力信号端子 10 判定器 11 差動復号器 12 参照信号発生回路 13 ユニークワード 14 ランダムデ−タ部ａ 15 カラーコード 16 ランダムデ−タ部ｂ 17 複素乗算器 18 ＣＯＳ／ＳＩＮジェネレータ 19 アドレスカウンタ 20 スタートパルス入力端子 21 差動復号器 22 参照信号発生器 23 書き込みアドレスカウンタ 24 メモリ 25 読み出しアドレスカウンタ 26 タップ係数更新回路 27 初期化回路 28 読み出しアドレスカウンタ 29 タップ係数更新回路 30 等化後信号比較回路 31 初期化回路 32 メモリ 33 読み出しアドレスカウンタ 34 タップ係数更新回路 35 ＵＷ検出器 36 ＵＷ検出結果出力端子 38 メモリ 39 複素乗算器 40 ＣＯＳ／ＳＩＮジェネレータ 41 アドレスカウンタ 42 周波数オフセット量推定回路 43 周波数オフセット補償回路 44 複素乗算器 45 ＣＯＳ／ＳＩＮジェネレータ 46 アドレスカウンタ 47 メモリ 48 アドレスカウンタ 49 周波数オフセット方向推定回路 50 周波数オフセット方向検出回路 51 周波数オフセット補償回路 52 複素乗算器 53 ＣＯＳ／ＳＩＮジェネレータ 54 アドレスカウンタ 55 ＵＷアドレス入力端子 56 読み出しアドレスカウンタ 57 ＵＷデータ出力端子 58 スタートパルス入力端子 59 アドレスカウンタ 60 オフセット方向出力端子 61 アドレスカウンタ 62 アドレス出力端子 101 受信信号入力端子 102 復調器 103 ＵＷ検出器 104 フレーム同期制御回路 121 Ｉch信号入力端子 122 Ｑch信号入力端子 123 クロック入力端子 124 相関器１ 125 相関器２ 126 加算器 127 比較器 128 出力端子 130 入力端子 131 クロック入力端子 132 シフトレジスタ 133 参照データ用レジスタ 134 乗算器群 135 加算器 136 出力端子 137 準同期検波部 138 サンプルクロック入力端子 139 Ａ／Ｄ変換器 140 Ａ／Ｄ変換器 144 メモリ 145 アドレスカウンタ 146 非同期相関器 147 ＵＷ仮判定回路 148 適応等化器 150 フレーム同期制御回路 160 Ｉch信号入力端子 161 Ｑch信号入力端子 162，163，164，165 相関器 166 加算器 167 減算器 168，169 ２乗回路 170 加算器 171 出力端子 172 クロック入力端子 180 アドレスカウンタ出力値の入力端子 181 非同期相関器出力値の入力端子 182 比較器 183 フリップフロップ 184 出力端子 190 アパーチャゲート入力端子 191 ＵＷ仮判定回路 192 アドレスカウンタ出力値の入力端子 193 非同期相関器出力値の入力端子 194 アパーチャゲート入力端子 195 フリップフロップ 196 比較器 197 ゲート回路 198 フリップフロップ 199 出力端子 200，201 硬判定回路 202 選択器 203 選択信号入力端子 210 ＡＧＣアンプ 211 ＡＧＣ電圧ジェネレータ 212 ループフィルタａ 213 ループフィルタｂ 214 選択器 220 メモリ 221 複素乗算器 222 ＣＯＳ／ＳＩＮジェネレータ 223 周波数スイーパー 224 ピーク検出回路 225 メモリ 226 等化器 227 コントローラ 228 フレーム同期制御回路 230 受信信号入力端子 231 ミキサー 232 電圧制御発信器 233 帯域通過フィルタ 234 周波数スイーパー 235 フレーム同期制御回路 236 Ｄ／Ａ変換器 237 適応等化器 238 フレーム同期制御回路
（ＦＦ部） 2 フィードバック部のトランスバーサルフィルタ（Ｆ
Ｂ部） 3 加算器 4 判定器 5 タップ係数更新回路 6 スイッチ回路 7 受信信号入力端子 8 参照信号系列入力端子 9 出力信号端子 10 判定器 11 差動復号器 12 参照信号発生回路 13 ユニークワード 14 ランダムデ−タ部ａ 15 カラーコード 16 ランダムデ−タ部ｂ 17 複素乗算器 18 ＣＯＳ／ＳＩＮジェネレータ 19 アドレスカウンタ 20 スタートパルス入力端子 21 差動復号器 22 参照信号発生器 23 書き込みアドレスカウンタ 24 メモリ 25 読み出しアドレスカウンタ 26 タップ係数更新回路 27 初期化回路 28 読み出しアドレスカウンタ 29 タップ係数更新回路 30 等化後信号比較回路 31 初期化回路 32 メモリ 33 読み出しアドレスカウンタ 34 タップ係数更新回路 35 ＵＷ検出器 36 ＵＷ検出結果出力端子 38 メモリ 39 複素乗算器 40 ＣＯＳ／ＳＩＮジェネレータ 41 アドレスカウンタ 42 周波数オフセット量推定回路 43 周波数オフセット補償回路 44 複素乗算器 45 ＣＯＳ／ＳＩＮジェネレータ 46 アドレスカウンタ 47 メモリ 48 アドレスカウンタ 49 周波数オフセット方向推定回路 50 周波数オフセット方向検出回路 51 周波数オフセット補償回路 52 複素乗算器 53 ＣＯＳ／ＳＩＮジェネレータ 54 アドレスカウンタ 55 ＵＷアドレス入力端子 56 読み出しアドレスカウンタ 57 ＵＷデータ出力端子 58 スタートパルス入力端子 59 アドレスカウンタ 60 オフセット方向出力端子 61 アドレスカウンタ 62 アドレス出力端子 101 受信信号入力端子 102 復調器 103 ＵＷ検出器 104 フレーム同期制御回路 121 Ｉch信号入力端子 122 Ｑch信号入力端子 123 クロック入力端子 124 相関器１ 125 相関器２ 126 加算器 127 比較器 128 出力端子 130 入力端子 131 クロック入力端子 132 シフトレジスタ 133 参照データ用レジスタ 134 乗算器群 135 加算器 136 出力端子 137 準同期検波部 138 サンプルクロック入力端子 139 Ａ／Ｄ変換器 140 Ａ／Ｄ変換器 144 メモリ 145 アドレスカウンタ 146 非同期相関器 147 ＵＷ仮判定回路 148 適応等化器 150 フレーム同期制御回路 160 Ｉch信号入力端子 161 Ｑch信号入力端子 162，163，164，165 相関器 166 加算器 167 減算器 168，169 ２乗回路 170 加算器 171 出力端子 172 クロック入力端子 180 アドレスカウンタ出力値の入力端子 181 非同期相関器出力値の入力端子 182 比較器 183 フリップフロップ 184 出力端子 190 アパーチャゲート入力端子 191 ＵＷ仮判定回路 192 アドレスカウンタ出力値の入力端子 193 非同期相関器出力値の入力端子 194 アパーチャゲート入力端子 195 フリップフロップ 196 比較器 197 ゲート回路 198 フリップフロップ 199 出力端子 200，201 硬判定回路 202 選択器 203 選択信号入力端子 210 ＡＧＣアンプ 211 ＡＧＣ電圧ジェネレータ 212 ループフィルタａ 213 ループフィルタｂ 214 選択器 220 メモリ 221 複素乗算器 222 ＣＯＳ／ＳＩＮジェネレータ 223 周波数スイーパー 224 ピーク検出回路 225 メモリ 226 等化器 227 コントローラ 228 フレーム同期制御回路 230 受信信号入力端子 231 ミキサー 232 電圧制御発信器 233 帯域通過フィルタ 234 周波数スイーパー 235 フレーム同期制御回路 236 Ｄ／Ａ変換器 237 適応等化器 238 フレーム同期制御回路
【手続補正書】
【提出日】平成４年８月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項７
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項８
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】図42は、上記文献に示された入力信号がＱ
ＰＳＫ変調方式（伝送速度２／Ｔ bps，Ｔは１シンボル
時間）の場合の判定帰還形適応等化器を示す構成ブロッ
ク図である。図において、１はタップ間隔が一定遅延時
間Ｔp 秒でタップ数がＬ個であるフィードフォワード部
のトランスバーサルフィルタ（以下、ＦＦ部と呼ぶ）、
２はタップ間隔が一定遅延時間Ｔ秒でタップ数が（Ｍ−
Ｌ）個であるフィードバック部のトランスバーサルフィ
ルタ（以下、ＦＢ部と呼ぶ）、３はＦＦ部１の出力デー
タとＦＢ部２の出力データを加算する加算器、４は加算
器３の出力信号系列をＴ秒毎に識別し硬判定を行う判定
器、５はＦＦ部１，ＦＢ部２のタップ係数をＴ秒毎に定
めるタップ係数更新回路、６はＦＢ部２の入力信号系列
を判定器４の出力信号系列または参照信号系列に切り替
えるスイッチ回路、７は適応等化器の受信信号入力端
子、８は参照信号入力端子、９は判定帰還形適応等化器
の出力端子である。
ＰＳＫ変調方式（伝送速度２／Ｔ bps，Ｔは１シンボル
時間）の場合の判定帰還形適応等化器を示す構成ブロッ
ク図である。図において、１はタップ間隔が一定遅延時
間Ｔp 秒でタップ数がＬ個であるフィードフォワード部
のトランスバーサルフィルタ（以下、ＦＦ部と呼ぶ）、
２はタップ間隔が一定遅延時間Ｔ秒でタップ数が（Ｍ−
Ｌ）個であるフィードバック部のトランスバーサルフィ
ルタ（以下、ＦＢ部と呼ぶ）、３はＦＦ部１の出力デー
タとＦＢ部２の出力データを加算する加算器、４は加算
器３の出力信号系列をＴ秒毎に識別し硬判定を行う判定
器、５はＦＦ部１，ＦＢ部２のタップ係数をＴ秒毎に定
めるタップ係数更新回路、６はＦＢ部２の入力信号系列
を判定器４の出力信号系列または参照信号系列に切り替
えるスイッチ回路、７は適応等化器の受信信号入力端
子、８は参照信号入力端子、９は判定帰還形適応等化器
の出力端子である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】次に、従来の判定帰還形適応等化器の動作
について説明する。図42に示した入力信号がＱＰＳＫ変
調方式の場合の判定帰還形適応等化器は、復調器により
ベースバンド信号に変換した入力信号について、各バー
スト先頭の図43に示したＵＷ13を用いて伝送路の特性を
推定し、タップ係数を収束させる（トレーニングモー
ド）。このとき、ＦＢ部２の入力信号は判定誤りのない
データとしＵＷ13より定まる参照信号系列である。次い
で、ランダムデータ部ａ14，ＣＣ15，ランダムデータ部
ｂ16について等化を行う（トラッキングモード）。この
とき、ランダムデータ部ａ14，ランダムデータ部ｂ16に
ついては判定器４の出力信号がＦＢ部２の入力信号系列
であり、ＣＣ15についてはＣＣ15より定まる参照信号系
列がＦＢ部２の入力信号となる。
について説明する。図42に示した入力信号がＱＰＳＫ変
調方式の場合の判定帰還形適応等化器は、復調器により
ベースバンド信号に変換した入力信号について、各バー
スト先頭の図43に示したＵＷ13を用いて伝送路の特性を
推定し、タップ係数を収束させる（トレーニングモー
ド）。このとき、ＦＢ部２の入力信号は判定誤りのない
データとしＵＷ13より定まる参照信号系列である。次い
で、ランダムデータ部ａ14，ＣＣ15，ランダムデータ部
ｂ16について等化を行う（トラッキングモード）。この
とき、ランダムデータ部ａ14，ランダムデータ部ｂ16に
ついては判定器４の出力信号がＦＢ部２の入力信号系列
であり、ＣＣ15についてはＣＣ15より定まる参照信号系
列がＦＢ部２の入力信号となる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】以上、図42に示した入力信号がＱＰＳＫ変
調方式の場合の判定帰還形適応等化器について説明した
が、以下に、上記適応等化器の入力信号がπ／４シフト
ＱＰＳＫ変調方式（伝送速度２／Ｔ bps，Ｔはシンボル
時間）の場合について考えてみる。ここで、π／４シフ
トＱＰＳＫ変調方式の一例として、EIA Document,IS-5
4，“Cellular System Dual-Mode Mobile Station Comp
atibility Standard ”( Dec.1990）に示される符号化
則を示し、それに対するこの適応等化器の参照信号につ
いて説明する。図44は上記符号化則に従って送信信号系
列を符号化する手段の一例を示す構成ブロック図であ
る。図において、送信信号系列bmはシリアル／パラレル
変換により１番目のデータから順番に、奇数番目のデー
タは信号系列ＸK 、偶数番目のデータは信号系列ＹK に
変換される。そして、（ＸK ，ＹK ）は式13a ，式13b
にしたがって差動符号化した送信信号系列（ＩK ，
ＱK ）に変換される。 ＩK ＝ＩK-1 cos [ ΔΦ（ＸK ，ＹK ）] −ＱK-1 sin [ ΔΦ（ＸK ，ＹK ）] （13a) ＱK ＝ＩK-1 sin [ ΔΦ（ＸK ，ＹK ）] ＋ＱK-1 cos [ ΔΦ（ＸK ，ＹK ）] （13b) ここで、位相変化ΔΦは図45の図表に従って与えられ
る。今、基準点（Ｉ1 ，Ｑ1 ）を（２1/2 ，０）とし、
送信信号系列 bm （1,-1,1,-1,1,-1,-1,1,-1,-1,-1,1,
1,1,-1,1,1,1,1,-1,-1,1,-1,-1,1,-1,1,-1) が上記符
号化則に従うと、図46の図表に示す差動符号化された信
号系列（ＩK ，ＱK ）に変換される。従って、送信信号
系列bmがＵＷ13，ＣＣ15の場合には上記の図46の図表に
示す信号系列（ＩK ，ＱK ）が図42に示す適応等化器の
参照信号系列となる。
調方式の場合の判定帰還形適応等化器について説明した
が、以下に、上記適応等化器の入力信号がπ／４シフト
ＱＰＳＫ変調方式（伝送速度２／Ｔ bps，Ｔはシンボル
時間）の場合について考えてみる。ここで、π／４シフ
トＱＰＳＫ変調方式の一例として、EIA Document,IS-5
4，“Cellular System Dual-Mode Mobile Station Comp
atibility Standard ”( Dec.1990）に示される符号化
則を示し、それに対するこの適応等化器の参照信号につ
いて説明する。図44は上記符号化則に従って送信信号系
列を符号化する手段の一例を示す構成ブロック図であ
る。図において、送信信号系列bmはシリアル／パラレル
変換により１番目のデータから順番に、奇数番目のデー
タは信号系列ＸK 、偶数番目のデータは信号系列ＹK に
変換される。そして、（ＸK ，ＹK ）は式13a ，式13b
にしたがって差動符号化した送信信号系列（ＩK ，
ＱK ）に変換される。 ＩK ＝ＩK-1 cos [ ΔΦ（ＸK ，ＹK ）] −ＱK-1 sin [ ΔΦ（ＸK ，ＹK ）] （13a) ＱK ＝ＩK-1 sin [ ΔΦ（ＸK ，ＹK ）] ＋ＱK-1 cos [ ΔΦ（ＸK ，ＹK ）] （13b) ここで、位相変化ΔΦは図45の図表に従って与えられ
る。今、基準点（Ｉ1 ，Ｑ1 ）を（２1/2 ，０）とし、
送信信号系列 bm （1,-1,1,-1,1,-1,-1,1,-1,-1,-1,1,
1,1,-1,1,1,1,1,-1,-1,1,-1,-1,1,-1,1,-1) が上記符
号化則に従うと、図46の図表に示す差動符号化された信
号系列（ＩK ，ＱK ）に変換される。従って、送信信号
系列bmがＵＷ13，ＣＣ15の場合には上記の図46の図表に
示す信号系列（ＩK ，ＱK ）が図42に示す適応等化器の
参照信号系列となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】次に、この適応等化器の判定器について説
明する。図42に示す判定帰還形適応等化器では、加算器
３の出力を判定器 4で、以下の方法により判定を行う。
加算器３の出力（ＩI (K),ＩQ (K) ）（ KはK シンボル
目の加算器３の出力データを表す）について、先ず、K
が奇数の場合と偶数の場合と場合分けを行う。 （ａ）K が奇数の場合：加算器３の出力（ＩI (K),ＩQ
(K) ）にπ／４の位相回転の演算を行い、位相回転後の
データ（ＩI ■ (K),ＩQ ■ (K) ）に対して、図47(a)
で示すように、（ＩI ■ (K),ＩQ ■ (K) ）の符号の正
負により判定値（ｄI (K),ｄQ (K) ）を定める。 （ｂ）K が偶数の場合：加算器３の出力（ＩI (K),ＩQ
(K) ）に対し、図47(b)で示すように、データ（Ｉ
I (K),ＩQ (K) ）の符号の正負により判定値（ｄI (K),
ｄQ (K) ）を定める。 さらに、以上の判定値（判定器出力）に対して差動復号
を行い、等化後の信号系列を求める。以上説明したよう
に、図42に示す適応等化器の入力信号がπ／４シフトＱ
ＰＳＫ変調方式の場合、K が奇数の場合と偶数の場合で
場合分けを行い、K が奇数の場合は加算器３の出力（Ｉ
I (K),ＩQ (K) ） にπ／４の位相回転の演算を必要と
するため判定器 4の演算量が増加し構成が複雑になる。
明する。図42に示す判定帰還形適応等化器では、加算器
３の出力を判定器 4で、以下の方法により判定を行う。
加算器３の出力（ＩI (K),ＩQ (K) ）（ KはK シンボル
目の加算器３の出力データを表す）について、先ず、K
が奇数の場合と偶数の場合と場合分けを行う。 （ａ）K が奇数の場合：加算器３の出力（ＩI (K),ＩQ
(K) ）にπ／４の位相回転の演算を行い、位相回転後の
データ（ＩI ■ (K),ＩQ ■ (K) ）に対して、図47(a)
で示すように、（ＩI ■ (K),ＩQ ■ (K) ）の符号の正
負により判定値（ｄI (K),ｄQ (K) ）を定める。 （ｂ）K が偶数の場合：加算器３の出力（ＩI (K),ＩQ
(K) ）に対し、図47(b)で示すように、データ（Ｉ
I (K),ＩQ (K) ）の符号の正負により判定値（ｄI (K),
ｄQ (K) ）を定める。 さらに、以上の判定値（判定器出力）に対して差動復号
を行い、等化後の信号系列を求める。以上説明したよう
に、図42に示す適応等化器の入力信号がπ／４シフトＱ
ＰＳＫ変調方式の場合、K が奇数の場合と偶数の場合で
場合分けを行い、K が奇数の場合は加算器３の出力（Ｉ
I (K),ＩQ (K) ） にπ／４の位相回転の演算を必要と
するため判定器 4の演算量が増加し構成が複雑になる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】また、周波数選択性フェージング下で、バ
ースト先頭のＵＷを用いて伝送路の特性を推定しタップ
係数を収束させた以降、伝送路特性の急速な変動により
データの判定誤りが続くとタップ係数の更新もタップ係
数の収束する方向に行われなくなりバースト後半におけ
るデータの誤り率特性が大きくなるという課題があっ
た。
ースト先頭のＵＷを用いて伝送路の特性を推定しタップ
係数を収束させた以降、伝送路特性の急速な変動により
データの判定誤りが続くとタップ係数の更新もタップ係
数の収束する方向に行われなくなりバースト後半におけ
るデータの誤り率特性が大きくなるという課題があっ
た。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】また、周波数選択性フェージング下で、バ
ースト先頭のＵＷを用いて伝送路の特性を推定しタップ
係数を収束させるまでは誤り率が大きく、従って適応等
化器の判定器の出力を用いたＵＷ検出器におけるＵＷ検
出確率が低くなるという課題があった。
ースト先頭のＵＷを用いて伝送路の特性を推定しタップ
係数を収束させるまでは誤り率が大きく、従って適応等
化器の判定器の出力を用いたＵＷ検出器におけるＵＷ検
出確率が低くなるという課題があった。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】請求項２，３に係わる発明は、周波数選択
性フェージング下で伝送路特性の急速な変動がある場合
にもバースト後半での誤り率の劣化を小さくし全体とし
て誤り率特性を改善した適応等化器を得ることを目的と
している。
性フェージング下で伝送路特性の急速な変動がある場合
にもバースト後半での誤り率の劣化を小さくし全体とし
て誤り率特性を改善した適応等化器を得ることを目的と
している。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】請求項４に係わる発明は、周波数選択性フ
ェージング下でＵＷの検出確率を上げた適応等化器を得
ることを目的としている。
ェージング下でＵＷの検出確率を上げた適応等化器を得
ることを目的としている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】従来の受信機は同期制御手順として受信同
期をとるためには復調器のデータ出力からＵＷ検出信号
を得て同期制御が行われる。ところが、周波数選択性フ
ェージング下で伝送路特性の急速な変動対策として復調
器に適応等化器を備えようとすると、予めバースト先頭
のＵＷ位置を知っている必要がある（即ち、フレーム同
期が確立している必要がある）が、初期捕捉時やハンド
オフ時にはＵＷ位置が分からないため、適応等化器が動
作できず、受信機が立上がれない（フレーム同期がとれ
ない）という課題があった。
期をとるためには復調器のデータ出力からＵＷ検出信号
を得て同期制御が行われる。ところが、周波数選択性フ
ェージング下で伝送路特性の急速な変動対策として復調
器に適応等化器を備えようとすると、予めバースト先頭
のＵＷ位置を知っている必要がある（即ち、フレーム同
期が確立している必要がある）が、初期捕捉時やハンド
オフ時にはＵＷ位置が分からないため、適応等化器が動
作できず、受信機が立上がれない（フレーム同期がとれ
ない）という課題があった。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】また、上記の課題に加えて、周波数選択性
フェージング下で等化器を含む復調器を用いる際、フェ
ージングによる高速なレベル変動のため、復調器に含む
非同期相関器出力が入力データパターン以外にも依存
し、正しいＵＷ位置を検出できない場合が生ずるという
課題があった。
フェージング下で等化器を含む復調器を用いる際、フェ
ージングによる高速なレベル変動のため、復調器に含む
非同期相関器出力が入力データパターン以外にも依存
し、正しいＵＷ位置を検出できない場合が生ずるという
課題があった。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】また、適応等化器を含む復調器を用いる
際、初期捕捉時やハンドオフ時に、入力信号のもつ周波
数オフセットのため復調器に含む適応等化器が動作でき
ず、ＵＷ検出器にてＵＷ位置を検出できないため、フレ
ーム同期制御ができないという課題があった。
際、初期捕捉時やハンドオフ時に、入力信号のもつ周波
数オフセットのため復調器に含む適応等化器が動作でき
ず、ＵＷ検出器にてＵＷ位置を検出できないため、フレ
ーム同期制御ができないという課題があった。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】請求項８に係わる発明は、請求項７に係わ
る発明の目的に加えて、周波数選択性フェージング下で
高速なレベル変動のある場合にも、正常にＵＷ検出がで
き、正常にフレーム同期制御のできる受信機を得ること
を目的としている。
る発明の目的に加えて、周波数選択性フェージング下で
高速なレベル変動のある場合にも、正常にＵＷ検出がで
き、正常にフレーム同期制御のできる受信機を得ること
を目的としている。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わる発明の適応等化器は、タップ付
き遅延回路からなる等化フィルタ部と、データ判定部
と、タップ係数演算部とを有し、タップ係数演算部では
カルマンフィルタ等のタップ係数更新アルゴリズムに従
い等化フィルタ部のタップ係数を更新する適応等化器に
おいて、等化フィルタ部の入力信号を位相回転する複素
乗算器と、データ判定部出力を差動復号する差動復号器
とを備え、入力信号の（π／４）シフト成分を除去して
から等化するようにしたものである。
めに、請求項１に係わる発明の適応等化器は、タップ付
き遅延回路からなる等化フィルタ部と、データ判定部
と、タップ係数演算部とを有し、タップ係数演算部では
カルマンフィルタ等のタップ係数更新アルゴリズムに従
い等化フィルタ部のタップ係数を更新する適応等化器に
おいて、等化フィルタ部の入力信号を位相回転する複素
乗算器と、データ判定部出力を差動復号する差動復号器
とを備え、入力信号の（π／４）シフト成分を除去して
から等化するようにしたものである。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正内容】
【００４０】上記の目的を達成するために、請求項７に
係わる発明の受信機は、受信信号を準同期検波する手段
と、上記検波出力の受信入力データを一時記憶するメモ
リと、上記メモリの書き込みアドレスを指定するアドレ
スカウンタと、上記準同期検波出力の受信入力データパ
ターンと既知ＵＷパターンとの相関をとる非同期相関器
と、上記アドレスカウンタ出力と上記非同期相関器出力
を入力としてＵＷ位置の仮判定手段と、上記ＵＷ位置仮
判定手段の出力により上記メモリ内の受信入力データを
等化する適応等化器と、上記の等化データを入力として
ＵＷ位置の検出を行うＵＷ検出器と、上記ＵＷ仮判定手
段の出力と上記ＵＷ検出器の出力を入力としてフレーム
同期制御を行うフレーム同期制御手段とを備えるように
したものである。
係わる発明の受信機は、受信信号を準同期検波する手段
と、上記検波出力の受信入力データを一時記憶するメモ
リと、上記メモリの書き込みアドレスを指定するアドレ
スカウンタと、上記準同期検波出力の受信入力データパ
ターンと既知ＵＷパターンとの相関をとる非同期相関器
と、上記アドレスカウンタ出力と上記非同期相関器出力
を入力としてＵＷ位置の仮判定手段と、上記ＵＷ位置仮
判定手段の出力により上記メモリ内の受信入力データを
等化する適応等化器と、上記の等化データを入力として
ＵＷ位置の検出を行うＵＷ検出器と、上記ＵＷ仮判定手
段の出力と上記ＵＷ検出器の出力を入力としてフレーム
同期制御を行うフレーム同期制御手段とを備えるように
したものである。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】上記の目的を達成するために、請求項８に
係わる発明の受信機は、請求項７に係わる発明に加え
て、非同期相関器の入力信号の一方として準同期検波出
力の硬判定値もしくは軟判定値のいずれかを選択する手
段を備えるようにしたものである。
係わる発明の受信機は、請求項７に係わる発明に加え
て、非同期相関器の入力信号の一方として準同期検波出
力の硬判定値もしくは軟判定値のいずれかを選択する手
段を備えるようにしたものである。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】請求項１に係わるこの発明の適応等化器で
は、入力信号がπ／４シフトＱＰＳＫ変調方式の場合
に、適応等化器の入力段の複素乗算器にて、入力信号の
π／４シフト成分を除去することにより、判定部におけ
る場合分けとπ／４の位相回転の演算が不要になり、判
定部の構成を簡単にすることができる。
は、入力信号がπ／４シフトＱＰＳＫ変調方式の場合
に、適応等化器の入力段の複素乗算器にて、入力信号の
π／４シフト成分を除去することにより、判定部におけ
る場合分けとπ／４の位相回転の演算が不要になり、判
定部の構成を簡単にすることができる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】請求項３に係わるこの発明の適応等化器で
は、ＣＣ以降のデータの等化を行う際に、タップ係数更
新回路とタップ係数の初期化を行わずに等化を行った結
果とＣＣの既知の送信信号系列とを比較し、誤りがある
場合のみタップ係数更新回路とタップ係数の初期化を行
い、再トレーニングして伝送路の推定をし直すことによ
り、バースト全体として誤り率を改善することができ
る。
は、ＣＣ以降のデータの等化を行う際に、タップ係数更
新回路とタップ係数の初期化を行わずに等化を行った結
果とＣＣの既知の送信信号系列とを比較し、誤りがある
場合のみタップ係数更新回路とタップ係数の初期化を行
い、再トレーニングして伝送路の推定をし直すことによ
り、バースト全体として誤り率を改善することができ
る。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】請求項５に係わるこの発明の適応等化器で
は、入力信号に対して異なった周波数オフセット量の位
相回転を施し、それに対して、ＵＷ検出を行うことによ
り、入力信号に周波数オフセットがある場合でもＵＷ検
出確率が向上すると共に、各位相回転後の入力信号に対
してＵＷ検出・不検出を求めた結果から周波数オフセッ
ト量が推定でき、その補償を行うことにより、等化特性
が向上する。
は、入力信号に対して異なった周波数オフセット量の位
相回転を施し、それに対して、ＵＷ検出を行うことによ
り、入力信号に周波数オフセットがある場合でもＵＷ検
出確率が向上すると共に、各位相回転後の入力信号に対
してＵＷ検出・不検出を求めた結果から周波数オフセッ
ト量が推定でき、その補償を行うことにより、等化特性
が向上する。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】請求項６に係わるこの発明の適応等化器で
は、各バースト毎に入力信号の周波数オフセット方向を
推定し、それを数バーストに渡って平均化して入力信号
の周波数オフセット方向を検出することにより、推定精
度が向上し、さらにその補償を行うことにより、等化特
性が向上する。
は、各バースト毎に入力信号の周波数オフセット方向を
推定し、それを数バーストに渡って平均化して入力信号
の周波数オフセット方向を検出することにより、推定精
度が向上し、さらにその補償を行うことにより、等化特
性が向上する。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正内容】
【００５２】上記のように構成されたそれぞれの請求項
に係わるこの発明の受信機の作用について以下に示す。
に係わるこの発明の受信機の作用について以下に示す。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正内容】
【００５３】請求項７に係わるこの発明の受信機では、
非同期相関器によりＵＷ位置を仮判定し、その仮判定位
置を用いて復調部を動作させることにより、フレーム同
期制御回路が動作する前に適応等化器を含む復調器の動
作が可能になり、適応等化を行った復調器出力に対して
最終的なＵＷ判定を行うことにより、高精度なＵＷ検出
が可能になる。
非同期相関器によりＵＷ位置を仮判定し、その仮判定位
置を用いて復調部を動作させることにより、フレーム同
期制御回路が動作する前に適応等化器を含む復調器の動
作が可能になり、適応等化を行った復調器出力に対して
最終的なＵＷ判定を行うことにより、高精度なＵＷ検出
が可能になる。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正内容】
【００５４】請求項８に係わるこの発明の受信機では、
レベル変動が無視できない範囲でＵＷ検出を行う際は、
非同期相関器入力信号を硬判定することにより、レベル
の影響を除去でき、またレベル変動が無視できるような
範囲でＵＷ検出を行う際は、非同期相関器入力信号を軟
判定することにより、動作が可能になる。
レベル変動が無視できない範囲でＵＷ検出を行う際は、
非同期相関器入力信号を硬判定することにより、レベル
の影響を除去でき、またレベル変動が無視できるような
範囲でＵＷ検出を行う際は、非同期相関器入力信号を軟
判定することにより、動作が可能になる。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正内容】
【００５５】請求項９に係わるこの発明の受信機では、
予め粗調ＡＦＣを行うと共に何種類かの周波数で回転し
たＵＷを適応等化器に送りＵＷの検出を行うことによ
り、入力信号に周波数オフセットがある場合でも高精度
なＵＷ検出が可能になる。
予め粗調ＡＦＣを行うと共に何種類かの周波数で回転し
たＵＷを適応等化器に送りＵＷの検出を行うことによ
り、入力信号に周波数オフセットがある場合でも高精度
なＵＷ検出が可能になる。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正内容】
【００５６】請求項１０に係わるこの発明の受信機で
は、適応等化器にて推定される周波数オフセット量をＶ
ＣＯに帰還し、周波数オフセットの補償を行うことによ
り、入力信号に周波数オフセットがある場合でも安定し
た復調が可能になる。
は、適応等化器にて推定される周波数オフセット量をＶ
ＣＯに帰還し、周波数オフセットの補償を行うことによ
り、入力信号に周波数オフセットがある場合でも安定し
た復調が可能になる。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正内容】
【００５７】請求項１１に係わるこの発明の受信機で
は、適応等化器にて推定される周波数オフセット量をＶ
ＣＯに帰還すると共に、適応等化器にて各バースト毎に
周波数オフセット方向を検出し、それを平均化して周波
数オフセットを検出し、それをＶＣＯに帰還し周波数オ
フセットの補償を行うことにより、入力信号に周波数オ
フセットがある場合でも安定した復調が可能になる。
は、適応等化器にて推定される周波数オフセット量をＶ
ＣＯに帰還すると共に、適応等化器にて各バースト毎に
周波数オフセット方向を検出し、それを平均化して周波
数オフセットを検出し、それをＶＣＯに帰還し周波数オ
フセットの補償を行うことにより、入力信号に周波数オ
フセットがある場合でも安定した復調が可能になる。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正内容】
【００５８】
【実施例】実施例１．以下、請求項１に係わる発明の実
施例について説明する。図１はこの発明の適応等化器の
実施例１を示す構成ブロック図である。図中、従来例と
同一部分には同一符号を付し説明を省く。図１におい
て、17は入力信号端子７より入力する入力信号に対し位
相回転の演算を行う複素乗算器、18は複素乗算器17に与
える回転位相を発生するCOS/SIN ジェネレータ、19はこ
のCOS/SIN ジェネレータ18の発生データを定めるアドレ
スカウンタ、20は受信信号のフレーム先頭位置を示すス
タートパルス入力端子、21は判定器４の出力を差動復号
する差動復号器、22は既知信号系列を出力する参照信号
発生器である。
施例について説明する。図１はこの発明の適応等化器の
実施例１を示す構成ブロック図である。図中、従来例と
同一部分には同一符号を付し説明を省く。図１におい
て、17は入力信号端子７より入力する入力信号に対し位
相回転の演算を行う複素乗算器、18は複素乗算器17に与
える回転位相を発生するCOS/SIN ジェネレータ、19はこ
のCOS/SIN ジェネレータ18の発生データを定めるアドレ
スカウンタ、20は受信信号のフレーム先頭位置を示すス
タートパルス入力端子、21は判定器４の出力を差動復号
する差動復号器、22は既知信号系列を出力する参照信号
発生器である。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正内容】
【００５９】図１の適応等化器の動作について説明す
る。先ず、図１に示す適応等化器の入力信号がπ／４シ
フトＱＰＳＫ変調方式の場合の参照信号発生器22におけ
る参照信号生成手段について、既知の送信信号系列をbm
として、(1,-1,1,-1,1,-1,-1,1,-1,-1,-1,1,1,1,-1,1,
1,1,1,-1,-1,1,-1,-1,1,-1,1,-1) を例に説明する。 （ａ) 先ず、既知の送信信号系列 bm を直列／並列変換
して信号系列ＸK ，ＹK を得た後、図２に示す符号作成
表により符号化した信号系列CODE(K) を求める。 図３は上記の符号化した信号系列CODE(K) を示す表であ
る。 （ｂ）次に、図３に示す符号化した信号系列CODE
(K) について、CODE(1）= 0 とおいて、次式により差動
変換する。 CODE(K)= MOD(CODE(K-1)+CODE(K),4)(K=2,15) （14a)図４は上式により差動変換した符号化した信号系列CODE
(K) を示す表である。 （ｃ) 次に、図４に示す信号系列
CODE(K）を、図５に示す変換表により、参照信号系列 C
OALR(K),COBMR(K)を求める。 図６は上記の結果を示し図１に示す適応等化器の参照信
号発生器22の出力信号である。
る。先ず、図１に示す適応等化器の入力信号がπ／４シ
フトＱＰＳＫ変調方式の場合の参照信号発生器22におけ
る参照信号生成手段について、既知の送信信号系列をbm
として、(1,-1,1,-1,1,-1,-1,1,-1,-1,-1,1,1,1,-1,1,
1,1,1,-1,-1,1,-1,-1,1,-1,1,-1) を例に説明する。 （ａ) 先ず、既知の送信信号系列 bm を直列／並列変換
して信号系列ＸK ，ＹK を得た後、図２に示す符号作成
表により符号化した信号系列CODE(K) を求める。 図３は上記の符号化した信号系列CODE(K) を示す表であ
る。 （ｂ）次に、図３に示す符号化した信号系列CODE
(K) について、CODE(1）= 0 とおいて、次式により差動
変換する。 CODE(K)= MOD(CODE(K-1)+CODE(K),4)(K=2,15) （14a)図４は上式により差動変換した符号化した信号系列CODE
(K) を示す表である。 （ｃ) 次に、図４に示す信号系列
CODE(K）を、図５に示す変換表により、参照信号系列 C
OALR(K),COBMR(K)を求める。 図６は上記の結果を示し図１に示す適応等化器の参照信
号発生器22の出力信号である。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正内容】
【００６０】次に、受信入力信号がπ／４シフトＱＰＳ
Ｋ変調方式の場合、π／４シフト成分の除去について説
明する。アドレスカウンタ19は、入力信号のフレーム先
頭位置を示すスタートパルスによりリセットされ、入力
信号の入力タイミングに合わせ、受信信号がシンボルレ
ートサンプリングされている場合は、アドレス（0,1,2,
3,4,5,6,7)を、また、Ｎ倍のオーバーサンプリングされ
ている場合には、アドレス（0,1,2,3,4,5,6,7 …8N-1)
を繰り返しCOS/SIN ジェネレータ18に出力する。COS/SI
N ジェネレータ18は、上記アドレスに従い複素乗算器17
へ回転位相を送出する。図７(a) は入力信号がシンボル
レートサンプリングの場合、適応等化器の入力信号のア
ドレスとCOS/SIN ジェネレータ18の発生する回転位相の
関係を示す表である。図７(b) は入力信号がＮ倍のオー
バーサンプリングの場合、適応等化器の入力信号アドレ
スとCOS/SIN ジェネレータ18の発生する回転位相の関係
を示す表である。複素乗算器17では、入力信号に対して
位相回転の演算を行う。図８は図１の適応等化器の入力
信号が図46の表に示す信号系列であり、入力信号がシン
ボルレートサンプリングの時の複素乗算器17の出力信号
系列を示す表である。この複素乗算器17の出力信号系列
は図６の表に示した参照信号発生器の出力信号系列の各
値を（５／４）πシフトしたものと同一となる。
Ｋ変調方式の場合、π／４シフト成分の除去について説
明する。アドレスカウンタ19は、入力信号のフレーム先
頭位置を示すスタートパルスによりリセットされ、入力
信号の入力タイミングに合わせ、受信信号がシンボルレ
ートサンプリングされている場合は、アドレス（0,1,2,
3,4,5,6,7)を、また、Ｎ倍のオーバーサンプリングされ
ている場合には、アドレス（0,1,2,3,4,5,6,7 …8N-1)
を繰り返しCOS/SIN ジェネレータ18に出力する。COS/SI
N ジェネレータ18は、上記アドレスに従い複素乗算器17
へ回転位相を送出する。図７(a) は入力信号がシンボル
レートサンプリングの場合、適応等化器の入力信号のア
ドレスとCOS/SIN ジェネレータ18の発生する回転位相の
関係を示す表である。図７(b) は入力信号がＮ倍のオー
バーサンプリングの場合、適応等化器の入力信号アドレ
スとCOS/SIN ジェネレータ18の発生する回転位相の関係
を示す表である。複素乗算器17では、入力信号に対して
位相回転の演算を行う。図８は図１の適応等化器の入力
信号が図46の表に示す信号系列であり、入力信号がシン
ボルレートサンプリングの時の複素乗算器17の出力信号
系列を示す表である。この複素乗算器17の出力信号系列
は図６の表に示した参照信号発生器の出力信号系列の各
値を（５／４）πシフトしたものと同一となる。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正内容】
【００６２】次に、図１に示す差動復号器21の動作につ
いて説明する。 （ａ）先ず、判定器４の出力信号から図９に示す符号作
成表に従い、信号系列CODEF(K)を求める。図10は図１に
示す判定器４の出力信号が、図８に示した複素乗算器17
の出力信号系列（ＸI K ，ＸQ K ）と同じときの信号系
列 CODEF(K) を示す表である。 （ｂ）次に、図１０に示す信号系列CODEF(K)を次式によ
り差動復号する。 CODEF(K)= MOD(CODEF(K+1)-CODEF(K),4) （14b) （ｃ）次に、上記の差動復号した信号系列CODEF(K)から
図11に示す復号信号変換表により、復号信号（ＸK ′，
ＹK ′）を求める。図12は図10に示す信号系列CODEF(K)
を図11に示す復号信号変換表により変換した復号信号
（ＸK ′，ＹK ′）である。上記復号信号（ＸK ′，Ｙ
K ′）を並列／直列変換することにより、以下に示す信
号系列が得られ、これは既知の送信信号系列bmと一致す
る。（ １，−１，１，−１，１，−１，−１，１，−
１，−１，−１，１，１，１，−１，１，１，１，１，
−１，−１，１，−１，−１，１，−１，１，−１）
いて説明する。 （ａ）先ず、判定器４の出力信号から図９に示す符号作
成表に従い、信号系列CODEF(K)を求める。図10は図１に
示す判定器４の出力信号が、図８に示した複素乗算器17
の出力信号系列（ＸI K ，ＸQ K ）と同じときの信号系
列 CODEF(K) を示す表である。 （ｂ）次に、図１０に示す信号系列CODEF(K)を次式によ
り差動復号する。 CODEF(K)= MOD(CODEF(K+1)-CODEF(K),4) （14b) （ｃ）次に、上記の差動復号した信号系列CODEF(K)から
図11に示す復号信号変換表により、復号信号（ＸK ′，
ＹK ′）を求める。図12は図10に示す信号系列CODEF(K)
を図11に示す復号信号変換表により変換した復号信号
（ＸK ′，ＹK ′）である。上記復号信号（ＸK ′，Ｙ
K ′）を並列／直列変換することにより、以下に示す信
号系列が得られ、これは既知の送信信号系列bmと一致す
る。（ １，−１，１，−１，１，−１，−１，１，−
１，−１，−１，１，１，１，−１，１，１，１，１，
−１，−１，１，−１，−１，１，−１，１，−１）
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正内容】
【００９２】実施例７．以下、請求項７に係わる発明の
実施例について説明する。図２４はこの発明の受信機の
実施例７を示す構成ブロック図である。図中、従来例と
同一部分には同一符号を付し細部説明を省略する。図24
において、140 は受信ＩＦ信号を準同期検波する準同期
検波部、141 は準同期検波出力をＡ／Ｄ変換する際のサ
ンプルクロックの入力端子、142,143 はそれぞれ準同期
検波されたＩch，Ｑch信号をディジタル信号に変換する
Ａ／Ｄ変換器、144 はＡ／Ｄ変換器142,143 出力データ
を蓄積するメモリ、145 は入力端子141 の入力クロック
で動作してアドレスをメモリに送るアドレスカウンタ、
146はＡ／Ｄ変換器142,143 出力の受信データと既知の
送信信号系列のＵＷ13との相関をとり、相関値を出力す
る非同期相関器、147 は非同期相関器146 出力とアドレ
スカウンタ145 出力とから仮のＵＷ位置を出力するＵＷ
仮判定回路、148 はＵＷ仮判定回路147 よりＵＷ13の位
置を知ってメモリ144 のデータを等化しＩch，Ｑch等化
データとクロックを出力する適応等化器、103 は適応等
化器148 出力を入力として最終的なＵＷ検出を行いＵＷ
検出信号を出力するＵＷ検出器、150はＵＷ検出信号と
ＵＷ仮判定アドレスを入力としてフレーム同期制御を行
うフレーム同期制御回路である。
実施例について説明する。図２４はこの発明の受信機の
実施例７を示す構成ブロック図である。図中、従来例と
同一部分には同一符号を付し細部説明を省略する。図24
において、140 は受信ＩＦ信号を準同期検波する準同期
検波部、141 は準同期検波出力をＡ／Ｄ変換する際のサ
ンプルクロックの入力端子、142,143 はそれぞれ準同期
検波されたＩch，Ｑch信号をディジタル信号に変換する
Ａ／Ｄ変換器、144 はＡ／Ｄ変換器142,143 出力データ
を蓄積するメモリ、145 は入力端子141 の入力クロック
で動作してアドレスをメモリに送るアドレスカウンタ、
146はＡ／Ｄ変換器142,143 出力の受信データと既知の
送信信号系列のＵＷ13との相関をとり、相関値を出力す
る非同期相関器、147 は非同期相関器146 出力とアドレ
スカウンタ145 出力とから仮のＵＷ位置を出力するＵＷ
仮判定回路、148 はＵＷ仮判定回路147 よりＵＷ13の位
置を知ってメモリ144 のデータを等化しＩch，Ｑch等化
データとクロックを出力する適応等化器、103 は適応等
化器148 出力を入力として最終的なＵＷ検出を行いＵＷ
検出信号を出力するＵＷ検出器、150はＵＷ検出信号と
ＵＷ仮判定アドレスを入力としてフレーム同期制御を行
うフレーム同期制御回路である。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正内容】
【０１０１】次に、図27に示す適応等化器について説明
する。適応等化器148 はＵＷアドレス入力端子55から入
力するＵＷ仮判定回路147 出力のアドレス情報によりＵ
Ｗ13の受信入力データがメモリ144 に書き込まれている
アドレスを知り、読み出しアドレスカウンタ56によりメ
モリ144 からＵＷ13の受信入力データを取り出す。ＦＦ
部１、ＦＢ部２、加算器３、判定器４、タップ係数更新
回路34、スイッチ回路６からなる等化器は、このデータ
に対して、従来例で示したＱＰＳＫ変調方式に対する適
応等化器の動作の項で説明したようにトレーニングモー
ドａ時の動作を行い、タップ係数を更新していく。タッ
プ係数更新回路34は、既知の送信信号系列ＵＷ13の最後
の受信入力データについてのタップ係数の更新終了後、
ＦＦ部１、ＦＢ部２のタップ係数値をその値に固定する
とともに、読み出しアドレスカウンタ56にトレーニング
終了信号を送る。読み出しアドレスカウンタ56は、その
信号を受けて、再びメモリ144 内のＵＷ13 の受信入力
データを１シンボル毎にＦＦ部１に出力させる。このと
きＦＢ部２の入力データは参照信号系列入力端子８より
入力されるＵＷ13とする。ＦＦ部１、ＦＢ部２の入力デ
ータは、固定されたタップ係数と積和演算され、その結
果は、判定器４で硬判定された後、ＵＷデータ出力端子
57からＵＷ検出器103 へ出力される。
する。適応等化器148 はＵＷアドレス入力端子55から入
力するＵＷ仮判定回路147 出力のアドレス情報によりＵ
Ｗ13の受信入力データがメモリ144 に書き込まれている
アドレスを知り、読み出しアドレスカウンタ56によりメ
モリ144 からＵＷ13の受信入力データを取り出す。ＦＦ
部１、ＦＢ部２、加算器３、判定器４、タップ係数更新
回路34、スイッチ回路６からなる等化器は、このデータ
に対して、従来例で示したＱＰＳＫ変調方式に対する適
応等化器の動作の項で説明したようにトレーニングモー
ドａ時の動作を行い、タップ係数を更新していく。タッ
プ係数更新回路34は、既知の送信信号系列ＵＷ13の最後
の受信入力データについてのタップ係数の更新終了後、
ＦＦ部１、ＦＢ部２のタップ係数値をその値に固定する
とともに、読み出しアドレスカウンタ56にトレーニング
終了信号を送る。読み出しアドレスカウンタ56は、その
信号を受けて、再びメモリ144 内のＵＷ13 の受信入力
データを１シンボル毎にＦＦ部１に出力させる。このと
きＦＢ部２の入力データは参照信号系列入力端子８より
入力されるＵＷ13とする。ＦＦ部１、ＦＢ部２の入力デ
ータは、固定されたタップ係数と積和演算され、その結
果は、判定器４で硬判定された後、ＵＷデータ出力端子
57からＵＷ検出器103 へ出力される。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正内容】
【０１０３】そして、ＵＷ検出器103 出力とＵＷ仮判定
回路147 出力は、フレーム同期制御回路150 に入力され
る。フレーム同期制御回路150 はＵＷ検出信号を受ける
と、ＵＷ仮判定回路147 出力からＵＷの位置を知ってア
パーチャ制御等のフレーム同期制御を開始する。一方、
ＵＷ不検出信号を受けると、ＵＷ仮判定回路147 出力値
は無視されて、再び捕捉動作を行う。
回路147 出力は、フレーム同期制御回路150 に入力され
る。フレーム同期制御回路150 はＵＷ検出信号を受ける
と、ＵＷ仮判定回路147 出力からＵＷの位置を知ってア
パーチャ制御等のフレーム同期制御を開始する。一方、
ＵＷ不検出信号を受けると、ＵＷ仮判定回路147 出力値
は無視されて、再び捕捉動作を行う。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正内容】
【０１０８】実施例９．以下、請求項７に係わる発明の
実施例９について説明する。図30はこの発明の受信機の
実施例９を示すブロック構成図である。図中、実施例
１，実施例７を示す図１，図28と同一部分には同一符号
を付し説明を省略する。先に説明した実施例７ではＡ／
Ｄ変換器142,143 出力を直接、非同期相関器146 とメモ
リ144 に入力していたが、π／４シフトＱＰＳＫ変調の
入力信号の場合は、Ａ／Ｄ変換器142,143 の後にπ／４
シフト成分除去回路を付加することにより、同様の効果
が得られる。
実施例９について説明する。図30はこの発明の受信機の
実施例９を示すブロック構成図である。図中、実施例
１，実施例７を示す図１，図28と同一部分には同一符号
を付し説明を省略する。先に説明した実施例７ではＡ／
Ｄ変換器142,143 出力を直接、非同期相関器146 とメモ
リ144 に入力していたが、π／４シフトＱＰＳＫ変調の
入力信号の場合は、Ａ／Ｄ変換器142,143 の後にπ／４
シフト成分除去回路を付加することにより、同様の効果
が得られる。
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正内容】
【０１１２】ＵＷ仮判定回路191 は入力レベル変動が除
去された非同期相関器146 の出力を受けてしきい値もし
くは最大値判定法により仮のＵＷ位置を判定する。
去された非同期相関器146 の出力を受けてしきい値もし
くは最大値判定法により仮のＵＷ位置を判定する。
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正内容】
【０１１７】実施例１１．以下、請求項８に係わる発明
の他の実施例について説明する。図33はこの発明の受信
機の実施例11を示すブロック構成図である。図中、実施
例10を示す図31と同一部分には同一符号を付し説明を省
略する。先に説明した実施例10では、初期捕捉時に非同
期相関器146 入力信号を硬判定信号に切り換えてフェー
ジングによる入力レベル変動の影響を除去しているが、
ＩＦ部（あるいはＲＦ部）または非同期相関器146 入力
部に自動利得制御（以下、ＡＧＣと呼ぶ）を設けて、そ
の応答速度（時定数）を初期捕捉時と定常時の場合で切
り換えても同様の効果が得られる。
の他の実施例について説明する。図33はこの発明の受信
機の実施例11を示すブロック構成図である。図中、実施
例10を示す図31と同一部分には同一符号を付し説明を省
略する。先に説明した実施例10では、初期捕捉時に非同
期相関器146 入力信号を硬判定信号に切り換えてフェー
ジングによる入力レベル変動の影響を除去しているが、
ＩＦ部（あるいはＲＦ部）または非同期相関器146 入力
部に自動利得制御（以下、ＡＧＣと呼ぶ）を設けて、そ
の応答速度（時定数）を初期捕捉時と定常時の場合で切
り換えても同様の効果が得られる。
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】変更
【補正内容】
【０１２５】次に、コントローラ227 は仮のＵＷ位置Ｉ
max を用いてメモリ220 からＵＷデータのみを抜き出
し、周波数Ｆmax を中心に第２の周波数ステップ（Δ
ｆ）で位相回転する。位相回転されたＵＷデータは非同
期相関器146 に入力されるが、この時、初期位相の影響
を除去するために選択器202 は軟判定出力を選ぶ。そし
て、非同期相関器146 出力はピーク検出回路に入力され
るが、この時コントローラ227 からのアパーチャによっ
て最大値検出のタイミングはＩmax のみに制限されてお
り周波数サーチのみを行う。そして、ピーク検出回路22
4 は軟判定ＵＷデータによる最大相関値が入力されると
最大値検出パルスを周波数スイーパー223 へ送出し、周
波数スイーパー223はそのときの周波数を記憶する。な
お、ピーク検出回路内に記憶されている最大の相関値は
硬判定から軟判定に移る前にコントローラ227 からのリ
セット信号によってリセットされている。この操作は、
第２の、考慮すべき周波数範囲内で行われるが、周波数
スイープ完了後、周波数スイーパー223 はＩmax におけ
る最大軟判定相関値のときの周波数（ｆmax ）を記憶し
ている。以上が、仮のＵＷ位置判定と粗調周波数オフセ
ット検出である。
max を用いてメモリ220 からＵＷデータのみを抜き出
し、周波数Ｆmax を中心に第２の周波数ステップ（Δ
ｆ）で位相回転する。位相回転されたＵＷデータは非同
期相関器146 に入力されるが、この時、初期位相の影響
を除去するために選択器202 は軟判定出力を選ぶ。そし
て、非同期相関器146 出力はピーク検出回路に入力され
るが、この時コントローラ227 からのアパーチャによっ
て最大値検出のタイミングはＩmax のみに制限されてお
り周波数サーチのみを行う。そして、ピーク検出回路22
4 は軟判定ＵＷデータによる最大相関値が入力されると
最大値検出パルスを周波数スイーパー223 へ送出し、周
波数スイーパー223はそのときの周波数を記憶する。な
お、ピーク検出回路内に記憶されている最大の相関値は
硬判定から軟判定に移る前にコントローラ227 からのリ
セット信号によってリセットされている。この操作は、
第２の、考慮すべき周波数範囲内で行われるが、周波数
スイープ完了後、周波数スイーパー223 はＩmax におけ
る最大軟判定相関値のときの周波数（ｆmax ）を記憶し
ている。以上が、仮のＵＷ位置判定と粗調周波数オフセ
ット検出である。
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】変更
【補正内容】
【０１３２】図37に示す受信機の動作について説明す
る。いま、初期捕捉動作において粗調周波数オフセット
検出と仮のＵＷ位置判定は終了しており、何種類かの周
波数で位相回転されたＵＷは、メモリ225 に書き込まれ
ているとする。まず、周波数スイーパー234 に記憶され
ている粗い周波数オフセット情報（ｆmax ）とピーク検
出回路224 出力（Ｉmax ）は、フレーム同期制御回路23
5 に入力される。そして、コントローラ227 が適応等化
器226 にスタートパルスを与える。適応等化器226 はメ
モリ225 から位相回転されたＵＷ13の受信入力データを
取り出す。適応等化器226 実施例12で説明したように、
このデータの等化を行い、その等化後出力をＵＷ検出器
103 に送出する。
る。いま、初期捕捉動作において粗調周波数オフセット
検出と仮のＵＷ位置判定は終了しており、何種類かの周
波数で位相回転されたＵＷは、メモリ225 に書き込まれ
ているとする。まず、周波数スイーパー234 に記憶され
ている粗い周波数オフセット情報（ｆmax ）とピーク検
出回路224 出力（Ｉmax ）は、フレーム同期制御回路23
5 に入力される。そして、コントローラ227 が適応等化
器226 にスタートパルスを与える。適応等化器226 はメ
モリ225 から位相回転されたＵＷ13の受信入力データを
取り出す。適応等化器226 実施例12で説明したように、
このデータの等化を行い、その等化後出力をＵＷ検出器
103 に送出する。
【手続補正４１】
【補正対象書類名】明細書
【補正対象項目名】０１４１
【補正方法】変更
【補正内容】
【０１４１】以上の動作を後方保護段数の回数だけ繰り
返し行うことで定常モードに移行した場合の周波数オフ
セットをより小さな値に抑えることが可能になる。
返し行うことで定常モードに移行した場合の周波数オフ
セットをより小さな値に抑えることが可能になる。
【手続補正４２】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正内容】
【０１４３】図41は、適応等化器237 の構成例を示すブ
ロック図である。図中、実施例５，６を示す図19, 22と
同一部分には同一符号を付し細部説明を省略する。図に
おいて、60は周波数オフセット方向推定結果をフレーム
同期制御回路238へ出力するオフセット方向出力端子、6
1はメモリ225 の読み出しアドレスを指定する読み出し
アドレスカウンタである。
ロック図である。図中、実施例５，６を示す図19, 22と
同一部分には同一符号を付し細部説明を省略する。図に
おいて、60は周波数オフセット方向推定結果をフレーム
同期制御回路238へ出力するオフセット方向出力端子、6
1はメモリ225 の読み出しアドレスを指定する読み出し
アドレスカウンタである。
【手続補正４３】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】変更
【補正内容】
【０１４７】フレーム同期制御回路238 内のオフセット
方向検出回路50では、各バースト毎の周波数オフセット
方向推定結果を蓄積し、ある一定のバースト数の結果が
蓄積された後に、ある一定のバースト単位で周波数オフ
セット方向推定結果の同一方向の占める割合を計算し、
所定のの割合以上ならば、周波数オフセットがその方向
に存在していると判断し、Ｄ／Ａ変換器236 へその周波
数オフセットを補償する方向のある一定量の発振周波数
を変化させる信号を送出する。Ｄ／Ａ変換器236 はその
周波数変更信号をアナログの電圧に変換しＶＣＯ232の
発振周波数を制御して、次バーストからのの準同期検波
部140 入力周波数を一定にする。
方向検出回路50では、各バースト毎の周波数オフセット
方向推定結果を蓄積し、ある一定のバースト数の結果が
蓄積された後に、ある一定のバースト単位で周波数オフ
セット方向推定結果の同一方向の占める割合を計算し、
所定のの割合以上ならば、周波数オフセットがその方向
に存在していると判断し、Ｄ／Ａ変換器236 へその周波
数オフセットを補償する方向のある一定量の発振周波数
を変化させる信号を送出する。Ｄ／Ａ変換器236 はその
周波数変更信号をアナログの電圧に変換しＶＣＯ232の
発振周波数を制御して、次バーストからのの準同期検波
部140 入力周波数を一定にする。
【手続補正４４】
【補正対象書類名】明細書
【補正対象項目名】０１４８
【補正方法】変更
【補正内容】
【０１４８】
【発明の効果】以上のように請求項１に係わる発明によ
れば、入力信号がπ／４シフトＱＰＳＫ変調方式の場
合、入力段の複素乗算器にてπ／４シフト成分を除去す
ることにより、判定部における場合分けとπ／４の位相
回転の演算が不要になり、判定部の構成を簡単にした適
応等化器を得ることができる。
れば、入力信号がπ／４シフトＱＰＳＫ変調方式の場
合、入力段の複素乗算器にてπ／４シフト成分を除去す
ることにより、判定部における場合分けとπ／４の位相
回転の演算が不要になり、判定部の構成を簡単にした適
応等化器を得ることができる。
【手続補正４５】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】変更
【補正内容】
【０１５４】以上のように請求項７に係わる発明によれ
ば、非同期相関器によりＵＷの位置を仮判定し、その仮
判定位置を用いて復調器を動作させることにより、フレ
ーム同期制御回路が動作する前に復調器の動作が可能に
なり、また復調器出力について適応等化器を用いてＵＷ
判定を行うことにより、高精度にＵＷ検出が可能にな
り、周波数選択性フェージング下で初期捕捉時やハンド
オフ時にもフレーム同期制御が可能な受信機を得ること
ができる。
ば、非同期相関器によりＵＷの位置を仮判定し、その仮
判定位置を用いて復調器を動作させることにより、フレ
ーム同期制御回路が動作する前に復調器の動作が可能に
なり、また復調器出力について適応等化器を用いてＵＷ
判定を行うことにより、高精度にＵＷ検出が可能にな
り、周波数選択性フェージング下で初期捕捉時やハンド
オフ時にもフレーム同期制御が可能な受信機を得ること
ができる。
【手続補正４６】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正内容】
【０１５５】以上のように請求項８に係わる発明によれ
ば、入力信号レベル変動のある場合、ＵＷ検出を行う際
は非同期相関器入力信号を硬判定することでレベルの影
響を除去でき、またレベル変動が無視できるような範囲
でＵＷ検出を行う際は非同期相関器入力信号を軟判定す
ることで動作が可能な受信機を得ることができる。
ば、入力信号レベル変動のある場合、ＵＷ検出を行う際
は非同期相関器入力信号を硬判定することでレベルの影
響を除去でき、またレベル変動が無視できるような範囲
でＵＷ検出を行う際は非同期相関器入力信号を軟判定す
ることで動作が可能な受信機を得ることができる。
【手続補正４７】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】この発明の適応等化器の実施例１を示す構成ブ
ロック図である。
ロック図である。
【図２】図１の適応等化器の参照信号発生器における、
既知の送信信号系列を直列／並列変換し符号化した信号
系列CODE(K) を求める符号作成図表である。
既知の送信信号系列を直列／並列変換し符号化した信号
系列CODE(K) を求める符号作成図表である。
【図３】図２の符号作成表により求めた信号系列CODE
(K) を示す図表である。
(K) を示す図表である。
【図４】図３に示す信号系列CODE(K) を式１４ａにより
差動変換した信号系列CODE(K) を示す図表である。
差動変換した信号系列CODE(K) を示す図表である。
【図５】図４に示す信号系列CODE(K) より参照信号系列
COALR(K),COBMR(K) を求める変換図表である。
COALR(K),COBMR(K) を求める変換図表である。
【図６】図４に示す信号系列CODE(K) を図５の変換表に
より変換して求めた参照信号系列を示す図表である。
より変換して求めた参照信号系列を示す図表である。
【図７】図１に示す適応等化器のCOS/SIN ジェネレータ
の入力アドレスと回転位相の関係を示す図である。
の入力アドレスと回転位相の関係を示す図である。
【図８】図１に示す適応等化器の入力信号が図46に示す
信号系列の時、複素乗算器の出力信号を示す図表であ
る。
信号系列の時、複素乗算器の出力信号を示す図表であ
る。
【図９】図１に示す適応等化器の判定器出力信号から信
号系列CODEF(K)を求める符号作成図表である。
号系列CODEF(K)を求める符号作成図表である。
【図１０】図１に示す適応等化器の判定器出力が図８に
示す複素乗算器の出力信号に等しいときの信号系列CODE
F(K)を示す図表である。
示す複素乗算器の出力信号に等しいときの信号系列CODE
F(K)を示す図表である。
【図１１】図１０に示す信号系列CODEF(K)を式１４ｂに
より差動復号した信号系列CODEF(K)から復号信号
（ＸK ′，ＹK ′) を求める復号信号変換図表である。
より差動復号した信号系列CODEF(K)から復号信号
（ＸK ′，ＹK ′) を求める復号信号変換図表である。
【図１２】図１０に示す信号系列CODEF(K)を図１１に示
す復号信号変換表により変換した復号信号（ＸK ′，Ｙ
K ′) を示す図表である。
す復号信号変換表により変換した復号信号（ＸK ′，Ｙ
K ′) を示す図表である。
【図１３】この発明の適応等化器の実施例２を示す構成
ブロック図である。
ブロック図である。
【図１４】図１３に示す適応等化器の動作を示すフロー
チャートである。
チャートである。
【図１５】この発明の適応等化器の実施例３を示す構成
ブロック図である。
ブロック図である。
【図１６】図１５に示す適応等化器の動作を示すフロー
チャートである。
チャートである。
【図１７】この発明の適応等化器の実施例４を示す構成
ブロック図である。
ブロック図である。
【図１８】図１７に示す適応等化器の動作を示すフロー
チャートである。
チャートである。
【図１９】この発明の適応等化器の実施例５を示す構成
ブロック図である。
ブロック図である。
【図２０】図１９に示す適応等化器の入力信号に与えた
位相回転（周波数変化）に対するＵＷ検出結果の例を示
す図表である。
位相回転（周波数変化）に対するＵＷ検出結果の例を示
す図表である。
【図２１】図１９に示す適応等化器の動作を示すフロー
チャートである。
チャートである。
【図２２】この発明の適応等化器の実施例６を示す構成
ブロック図である。
ブロック図である。
【図２３】図２２に示す適応等化器の動作を示すフロー
チャートである。
チャートである。
【図２４】この発明の受信機の実施例７を示す構成ブロ
ック図である。
ック図である。
【図２５】図２４の非同期相関器の内部構成例を示すブ
ロック図である。
ロック図である。
【図２６】図２４のＵＷ判定回路の内部構成例を示すブ
ロック図である。
ロック図である。
【図２７】図２４の適応適応等化器の内部構成例を示す
ブロック図である。
ブロック図である。
【図２８】この発明の受信機の実施例８を示す構成ブロ
ック図である。
ック図である。
【図２９】図２８のＵＷ仮判定回路の内部構成例を示す
ブロック図である。
ブロック図である。
【図３０】この発明の受信機の実施例９を示す構成ブロ
ック図である。
ック図である。
【図３１】この発明の受信機の実施例１０を示す構成ブ
ロック図である。
ロック図である。
【図３２】図３１に示す非同期相関器入力信号の硬判定
／軟判定の切換えタイムチャートである。
／軟判定の切換えタイムチャートである。
【図３３】この発明の受信機の実施例１１を示す構成ブ
ロック図である。
ロック図である。
【図３４】この発明の受信機の実施例１２を示す構成ブ
ロック図である。
ロック図である。
【図３５】図３４に示された適応等化器の内部構成例を
示すブロック図である。
示すブロック図である。
【図３６】図３４の受信機の動作を示すフローチャート
である。
である。
【図３７】この発明の受信機の実施例１３を示す構成ブ
ロック図である。
ロック図である。
【図３８】図３７に示すＵＷ検出器のＵＷ検出／ＵＷ不
検出のテーブルである。
検出のテーブルである。
【図３９】受信機のフレーム同期確立フローである。
【図４０】この発明の受信機の実施例１５を示す構成ブ
ロック図である。
ロック図である。
【図４１】図４０の適応等化器の内部構成例を示すブロ
ック図である。
ック図である。
【図４２】従来の判定帰還形適応等化器を示す構成ブロ
ック図である。
ック図である。
【図４３】移動体通信に用いられるバーストフォーマッ
トの一例を示す図である。
トの一例を示す図である。
【図４４】π／４シフトＱＰＳＫ変調方式の送信信号系
列を符号化する手段の一例を示す図である。
列を符号化する手段の一例を示す図である。
【図４５】図４４に示す送信信号系列の差動符号化手段
において式１３ａ，式１３ｂに与える位相変化図表であ
る。
において式１３ａ，式１３ｂに与える位相変化図表であ
る。
【図４６】図４４，図４５に示す手段により送信信号系
列を差動符号化した結果を示す図表である。
列を差動符号化した結果を示す図表である。
【図４７】入力信号がπ／４シフトＱＰＳＫ変調方式の
場合、図４２に示す適応等化器の判定器における硬判定
法を説明する図である。
場合、図４２に示す適応等化器の判定器における硬判定
法を説明する図である。
【図４８】従来の受信機のフレーム同期系を含む復調部
の構成ブロック図である。
の構成ブロック図である。
【図４９】図４８のＵＷ検出器の内部構成例を示すブロ
ック図である。
ック図である。
【図５０】図４９の相関器の内部構成例を示すブロック
図である。
図である。
【符号の説明】 １ フィードフォワード部のトランスバーサルフィルタ
（ＦＦ部） ２ フィードバック部のトランスバーサルフィルタ（Ｆ
Ｂ部） ３ 加算器 ４ 判定器 ５ タップ係数更新回路 ６ スイッチ回路７ 入力信号端子 ８ 参照信号系列入力端子 ９ 出力信号端子 １０ 判定器 １１ 差動復号器 １２ 参照信号発生回路 １３ ユニークワード １４ ランダムデ−タ部ａ １５ カラーコード １６ ランダムデ−タ部ｂ １７ 複素乗算器 １８ ＣＯＳ／ＳＩＮジェネレータ １９ アドレスカウンタ ２０ スタートパルス入力端子 ２１ 差動復号器 ２２ 参照信号発生器 ２３ 書き込みアドレスカウンタ ２４ メモリ ２５ 読み出しアドレスカウンタ ２６ タップ係数更新回路 ２７ 初期化回路 ２８ 読み出しアドレスカウンタ ２９ タップ係数更新回路 ３０ 等化後信号比較回路 ３１ 初期化回路 ３２ メモリ ３３ 読み出しアドレスカウンタ ３４ タップ係数更新回路 ３５ ＵＷ検出器 ３６ ＵＷ検出結果出力端子 ３８ メモリ ３９ 複素乗算器 ４０ ＣＯＳ／ＳＩＮジェネレータ ４１ アドレスカウンタ ４２ 周波数オフセット量推定回路 ４３ 周波数オフセット補償回路 ４４ 複素乗算器 ４５ ＣＯＳ／ＳＩＮジェネレータ ４６ アドレスカウンタ ４７ メモリ ４８ アドレスカウンタ ４９ 周波数オフセット方向推定回路 ５０ 周波数オフセット方向検出回路 ５１ 周波数オフセット補償回路 ５２ 複素乗算器 ５３ ＣＯＳ／ＳＩＮジェネレータ ５４ アドレスカウンタ ５５ ＵＷアドレス入力端子 ５６ 読み出しアドレスカウンタ ５７ ＵＷデータ出力端子 ５８ スタートパルス入力端子 ５９ アドレスカウンタ ６０ オフセット方向出力端子 ６１ アドレスカウンタ ６２ アドレス出力端子 １３８ サンプルクロック入力端子 １４０ 準同期検波部 １４２，１４３ Ａ／Ｄ変換器 １４４ メモリ １４５ アドレスカウンタ １４６ 非同期相関器 １４７ ＵＷ仮判定回路 １４８ 適応等化器 １５０ フレーム同期制御回路 １６０ Ｉch信号入力端子 １６１ Ｑch信号入力端子 １６２，１６３，１６４，１６５ 相関器 １６６ 加算器 １６７ 減算器 １６８，１６９ ２乗回路 １７０ 加算器 １７１ 出力端子 １７２ クロック入力端子 １８０ アドレスカウンタ出力値の入力端子 １８１ 非同期相関器出力値の入力端子 １８２ 比較器 １８３ フリップフロップ １８４ 出力端子 １９０ アパーチャゲート入力端子 １９１ ＵＷ仮判定回路 １９２ アドレスカウンタ出力値の入力端子 １９３ 非同期相関器出力値の入力端子 １９４ アパーチャゲート入力端子 １９５ フリップフロップ １９６ 比較器 １９７ ゲート回路 １９８ フリップフロップ １９９ 出力端子 ２００，２０１ 硬判定回路 ２０２ 選択器 ２０３ 選択信号入力端子 ２１０ ＡＧＣアンプ ２１１ ＡＧＣ電圧ジェネレータ ２１２ ループフィルタａ ２１３ ループフィルタｂ ２１４ 選択器 ２２０ メモリ ２２１ 複素乗算器 ２２２ ＣＯＳ／ＳＩＮジェネレータ ２２３ 周波数スイーパー ２２４ ピーク検出回路 ２２５ メモリ２２６ 適応等化器 ２２７ コントローラ ２２８ フレーム同期制御回路 ２３０ 受信信号入力端子 ２３１ ミキサー ２３２ 電圧制御発信器 ２３３ 帯域通過フィルタ ２３４ 周波数スイーパー ２３５ フレーム同期制御回路 ２３６ Ｄ／Ａ変換器 ２３７ 適応等化器 ２３８ フレーム同期制御回路
（ＦＦ部） ２ フィードバック部のトランスバーサルフィルタ（Ｆ
Ｂ部） ３ 加算器 ４ 判定器 ５ タップ係数更新回路 ６ スイッチ回路７ 入力信号端子 ８ 参照信号系列入力端子 ９ 出力信号端子 １０ 判定器 １１ 差動復号器 １２ 参照信号発生回路 １３ ユニークワード １４ ランダムデ−タ部ａ １５ カラーコード １６ ランダムデ−タ部ｂ １７ 複素乗算器 １８ ＣＯＳ／ＳＩＮジェネレータ １９ アドレスカウンタ ２０ スタートパルス入力端子 ２１ 差動復号器 ２２ 参照信号発生器 ２３ 書き込みアドレスカウンタ ２４ メモリ ２５ 読み出しアドレスカウンタ ２６ タップ係数更新回路 ２７ 初期化回路 ２８ 読み出しアドレスカウンタ ２９ タップ係数更新回路 ３０ 等化後信号比較回路 ３１ 初期化回路 ３２ メモリ ３３ 読み出しアドレスカウンタ ３４ タップ係数更新回路 ３５ ＵＷ検出器 ３６ ＵＷ検出結果出力端子 ３８ メモリ ３９ 複素乗算器 ４０ ＣＯＳ／ＳＩＮジェネレータ ４１ アドレスカウンタ ４２ 周波数オフセット量推定回路 ４３ 周波数オフセット補償回路 ４４ 複素乗算器 ４５ ＣＯＳ／ＳＩＮジェネレータ ４６ アドレスカウンタ ４７ メモリ ４８ アドレスカウンタ ４９ 周波数オフセット方向推定回路 ５０ 周波数オフセット方向検出回路 ５１ 周波数オフセット補償回路 ５２ 複素乗算器 ５３ ＣＯＳ／ＳＩＮジェネレータ ５４ アドレスカウンタ ５５ ＵＷアドレス入力端子 ５６ 読み出しアドレスカウンタ ５７ ＵＷデータ出力端子 ５８ スタートパルス入力端子 ５９ アドレスカウンタ ６０ オフセット方向出力端子 ６１ アドレスカウンタ ６２ アドレス出力端子 １３８ サンプルクロック入力端子 １４０ 準同期検波部 １４２，１４３ Ａ／Ｄ変換器 １４４ メモリ １４５ アドレスカウンタ １４６ 非同期相関器 １４７ ＵＷ仮判定回路 １４８ 適応等化器 １５０ フレーム同期制御回路 １６０ Ｉch信号入力端子 １６１ Ｑch信号入力端子 １６２，１６３，１６４，１６５ 相関器 １６６ 加算器 １６７ 減算器 １６８，１６９ ２乗回路 １７０ 加算器 １７１ 出力端子 １７２ クロック入力端子 １８０ アドレスカウンタ出力値の入力端子 １８１ 非同期相関器出力値の入力端子 １８２ 比較器 １８３ フリップフロップ １８４ 出力端子 １９０ アパーチャゲート入力端子 １９１ ＵＷ仮判定回路 １９２ アドレスカウンタ出力値の入力端子 １９３ 非同期相関器出力値の入力端子 １９４ アパーチャゲート入力端子 １９５ フリップフロップ １９６ 比較器 １９７ ゲート回路 １９８ フリップフロップ １９９ 出力端子 ２００，２０１ 硬判定回路 ２０２ 選択器 ２０３ 選択信号入力端子 ２１０ ＡＧＣアンプ ２１１ ＡＧＣ電圧ジェネレータ ２１２ ループフィルタａ ２１３ ループフィルタｂ ２１４ 選択器 ２２０ メモリ ２２１ 複素乗算器 ２２２ ＣＯＳ／ＳＩＮジェネレータ ２２３ 周波数スイーパー ２２４ ピーク検出回路 ２２５ メモリ２２６ 適応等化器 ２２７ コントローラ ２２８ フレーム同期制御回路 ２３０ 受信信号入力端子 ２３１ ミキサー ２３２ 電圧制御発信器 ２３３ 帯域通過フィルタ ２３４ 周波数スイーパー ２３５ フレーム同期制御回路 ２３６ Ｄ／Ａ変換器 ２３７ 適応等化器 ２３８ フレーム同期制御回路
【手続補正４８】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正内容】
【図１４】
【手続補正４９】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正内容】
【図１６】
【手続補正５０】
【補正対象書類名】図面
【補正対象項目名】図２３
【補正方法】変更
【補正内容】
【図２３】
【手続補正５１】
【補正対象書類名】図面
【補正対象項目名】図２４
【補正方法】変更
【補正内容】
【図２４】
【手続補正５２】
【補正対象書類名】図面
【補正対象項目名】図２８
【補正方法】変更
【補正内容】
【図２８】
【手続補正５３】
【補正対象書類名】図面
【補正対象項目名】図３０
【補正方法】変更
【補正内容】
【図３０】
Claims (11)
- 【請求項１】 タップ付き遅延回路からなる等化フィル
タ部と、データ判定部と、タップ係数演算部とを有し、
タップ係数演算部ではカルマンフィルタ等のタップ係数
更新アルゴリズムに従い等化フィルタ部のタップ係数を
更新する適応等化器において、等化フィルタ部の入力信
号を位相回転する複素乗算器と、データ判定部出力を差
動復号する差動復号器とを備え、入力信号の（π／４）
シフト成分を除去してから等化する手順を備えたことを
特徴とする適応等化器。 - 【請求項２】 タップ付き遅延回路からなる等化フィル
タ部と、データ判定部と、タップ係数演算部とを有し、
タップ係数演算部ではカルマンフィルタ等のタップ係数
更新アルゴリズムに従い等化フィルタ部のタップ係数を
更新する適応等化器において、１バースト中に複数回タ
ップ係数演算部と等化フィルタ部のタップ係数を初期化
し、バースト中にある既知信号を用いて等化フィルタ部
を再トレーニングすることを特徴とする適応等化器。 - 【請求項３】 バースト中に内挿する既知信号を等化し
た後に既知信号と比較する手段を備え、誤りがある場合
のみタップ係数を初期化し再トレーニングすることを特
徴とする請求項２記載の適応等化器。 - 【請求項４】 タップ付き遅延回路からなる等化フィル
タ部と、データ判定部と、タップ係数演算部とを有し、
タップ係数演算部ではカルマンフィルタ等のタップ係数
更新アルゴリズムに従い等化フィルタ部のタップ係数を
更新する適応等化器において、入力信号を蓄えるメモリ
と、ユニークワード（以下、ＵＷと略称する）に対する
タップ係数更新値の最後の値とメモリに蓄えた入力信号
の積和結果を用いてＵＷ検出を行うＵＷ検出器とを備え
たことを特徴とする適応等化器。 - 【請求項５】 メモリに蓄えられたＵＷデータに対し異
なる周波数オフセット量に対応する位相回転の演算を行
う手段と、その結果を等化フィルタ部に送出するととも
に上記ＵＷデータに対しＵＷ検出手段と、その結果を用
いて周波数オフセット量を推定し周波数オフセット量を
補償する手段を備えたことを特徴とする請求項４記載の
適応等化器。 - 【請求項６】 タップ付き遅延回路からなる等化フィル
タ部と、データ判定部と、タップ係数演算部とを有し、
タップ係数演算部ではカルマンフィルタ等のタップ係数
更新アルゴリズムに従い等化フィルタ部のタップ係数を
更新する適応等化器において、等化フィルタ部の前にメ
モリを有し、各バースト毎にＵＷに対するタップ係数更
新値の最後の値とメモリに蓄えた入力信号とを用いて周
波数オフセット方向を推定し、それを平均化して周波数
オフセット方向を検出し、それを打ち消す方向の周波数
オフセット補償を微小ステップで行う手段を備えたこと
を特徴とする適応等化器。 - 【請求項７】 復調器と非同期相関器とＵＷ位置の仮判
定手段と適応等化器とフレーム同期制御部とを備え、復
調器が動作する前にＵＷ位置を仮判定し、適応等化器を
用いて最終的なＵＷ判定を行いフレーム同期制御を行う
ことを特徴とする受信機。 - 【請求項８】 非同期相関器の入力信号を硬判定するか
もしくは軟判定するかを選択する選択器を備え、入力レ
ベル変動に応じて外部から切り換えることを特徴とする
請求項７記載の受信機。 - 【請求項９】 適応等化器にＵＷデータを送出する際
に、予め非同期相関器出力を用いた粗調ＡＦＣを行い、
その周波数を中心に微小ステップで位相回転した複数の
ＵＷデータを適応等化器へ送出し、その各ＵＷデータに
対して適応等化器にてＵＷ検出を行う手段を備えたこと
を特徴とする請求項８記載の受信機。 - 【請求項１０】 受信入力信号を周波数変換するミキサ
ーと、ミキサーに局部発振信号出力を与える電圧制御発
振器とを備え、適応等化器にて周波数オフセット量を検
出し、電圧制御発振器に帰還しそれを打ち消す方向に周
波数オフセットの補償を行う手段を備えたことを特徴と
する請求項９記載の受信機。 - 【請求項１１】 適応等化器にて各バースト毎にＵＷに
対するタップ係数更新値の最後の値とメモリに蓄えた入
力信号とを用いて周波数オフセット方向を推定する手段
と、それを平均化して周波数オフセット方向を検出する
手段と、周波数オフセットが検出された場合にはそれを
打ち消す方向に電圧制御発振器の制御電圧を微小ステッ
プで変化させることにより周波数オフセット補償を行う
手段とを備えたことを特徴とする請求項１０記載の受信
機。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04003276A JP3100447B2 (ja) | 1992-01-10 | 1992-01-10 | 適応等化器および受信機 |
| US07/998,517 US5475710A (en) | 1992-01-10 | 1992-12-29 | Adaptive equalizer and receiver |
| AU30489/92A AU657384B2 (en) | 1992-01-10 | 1992-12-31 | Adaptive equalizer and receiver |
| EP98250023A EP0860962A3 (en) | 1992-01-10 | 1993-01-05 | Adaptive equalizer |
| EP93100052A EP0551081B1 (en) | 1992-01-10 | 1993-01-05 | Adaptive equalizer and receiver |
| DE69331353T DE69331353T2 (de) | 1992-01-10 | 1993-01-05 | Adaptiver Entzerrer und Empfänger |
| NO19930034A NO311599B1 (no) | 1992-01-10 | 1993-01-07 | Mottager med tilpassbar datautjevning |
| CA002086980A CA2086980C (en) | 1992-01-10 | 1993-01-08 | Adaptive equalizer and receiver |
| CA002232283A CA2232283C (en) | 1992-01-10 | 1993-01-08 | Adaptive equalizer and receiver |
| FI930064A FI105863B (fi) | 1992-01-10 | 1993-01-08 | Mukautuva ekvalisaattori ja vastaanotin |
| NO19984775A NO311600B1 (no) | 1992-01-10 | 1998-10-13 | Tilpassbar datautjevner med påvisning av s¶regent dataord |
| NO19984776A NO311630B1 (no) | 1992-01-10 | 1998-10-13 | Tilpassbar datautjevner med anslag av frekvensforskyvningsretning |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04003276A JP3100447B2 (ja) | 1992-01-10 | 1992-01-10 | 適応等化器および受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191208A true JPH05191208A (ja) | 1993-07-30 |
| JP3100447B2 JP3100447B2 (ja) | 2000-10-16 |
Family
ID=11552914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04003276A Expired - Fee Related JP3100447B2 (ja) | 1992-01-10 | 1992-01-10 | 適応等化器および受信機 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5475710A (ja) |
| EP (2) | EP0551081B1 (ja) |
| JP (1) | JP3100447B2 (ja) |
| AU (1) | AU657384B2 (ja) |
| CA (1) | CA2086980C (ja) |
| DE (1) | DE69331353T2 (ja) |
| FI (1) | FI105863B (ja) |
| NO (3) | NO311599B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193608A (ja) * | 1993-12-27 | 1995-07-28 | Idou Tsushin Syst Kaihatsu Kk | 移動通信用８相ｐｓｋ復調装置 |
| JP2007324704A (ja) * | 2006-05-30 | 2007-12-13 | Kyoto Institute Of Technology | 非同期符号変調信号受信装置 |
| JP2008016902A (ja) * | 2006-07-03 | 2008-01-24 | Fujitsu Ten Ltd | デジタル放送受信機及びデジタル放送受信方法 |
| WO2019235568A1 (ja) * | 2018-06-07 | 2019-12-12 | Ｎｔｔエレクトロニクス株式会社 | フレーム同期装置、光通信装置およびフレーム同期方法 |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994023495A1 (en) * | 1993-04-01 | 1994-10-13 | The Australian National University | Adaptive signal processing methods using information state models |
| JP3160453B2 (ja) * | 1993-11-29 | 2001-04-25 | 松下電器産業株式会社 | データ受信装置 |
| AU1752695A (en) * | 1994-03-09 | 1995-09-25 | Sierra Wireless, Inc. | Method and apparatus for decreasing modem retraining due to blank and burst signalling in analog cellular systems |
| FI941268A (fi) * | 1994-03-17 | 1995-09-18 | Nokia Telecommunications Oy | Menetelmä vastaanotetun tehon arvioimiseksi sekä vastaanotin |
| US5706314A (en) * | 1995-01-04 | 1998-01-06 | Hughes Electronics | Joint maximum likelihood channel and timing error estimation |
| US5710794A (en) * | 1995-04-28 | 1998-01-20 | Lucent Technologies | Initial phase-loading circuit for a fractionally-spaced linear equalizer |
| DE69618200T2 (de) * | 1995-07-07 | 2002-06-20 | Nortel Networks Ltd., St.Laurent | Trägerrückgewinnung für digital phasenmodulierte signale, mittels einer phasemmodulierte bekannten folge |
| JPH0983588A (ja) * | 1995-09-18 | 1997-03-28 | Mitsubishi Electric Corp | 復調器及び変復調システム及び復調方法 |
| US5970093A (en) * | 1996-01-23 | 1999-10-19 | Tiernan Communications, Inc. | Fractionally-spaced adaptively-equalized self-recovering digital receiver for amplitude-Phase modulated signals |
| US5898731A (en) * | 1996-02-03 | 1999-04-27 | Lg Electronics Inc. | Auto-coefficient renewal digital channel equalizer |
| DE19614543C1 (de) * | 1996-04-12 | 1997-08-28 | Philips Patentverwaltung | Entzerrer mit erweiterter Kanalschätzung für einen Empfänger in einem digitalen Übertragungssystem |
| JP3086173B2 (ja) * | 1996-06-18 | 2000-09-11 | 日本無線株式会社 | 同期確立方法及びこれを用いたデータ復調装置 |
| US5946351A (en) * | 1996-12-27 | 1999-08-31 | At&T Corporation | Tap selectable decision feedback equalizer |
| US5844948A (en) * | 1997-02-10 | 1998-12-01 | Lsi Logic Corporation | System and method for digital tracking and compensation of frequency offset error in a satellite receiver |
| US6011813A (en) * | 1997-06-23 | 2000-01-04 | Philips Electronics North America Corporation | Blind equalization method and apparatus having reduced complexity |
| US6208617B1 (en) * | 1998-02-27 | 2001-03-27 | Lucent Technologies, Inc. | Channel tracking in a mobile receiver |
| FR2776146B1 (fr) * | 1998-03-13 | 2000-08-04 | Mitsubishi Electric Inf Tech | Procede de demodulation de signaux representatifs de sequences emises dans un systeme de communications |
| US6603811B1 (en) * | 1998-05-29 | 2003-08-05 | 3Com Corporation | Low complexity frequency domain equalizer having fast re-lock |
| JP2000032069A (ja) * | 1998-07-08 | 2000-01-28 | Nec Corp | パケット構成方法及びパケット受信器 |
| GB9818378D0 (en) | 1998-08-21 | 1998-10-21 | Nokia Mobile Phones Ltd | Receiver |
| DE19904376A1 (de) * | 1999-02-03 | 2000-08-17 | Siemens Ag | Verfahren und Schaltung zur Kompensationssteuerung von Offsetspannungen einer in einem Schaltungsbaustein integrierten Funkempfangsschaltung |
| GB2350018B (en) * | 1999-05-08 | 2003-07-30 | Motorola Ltd | A method of and apparatus for estimating a characteristic of a signal |
| DE50007298D1 (de) * | 1999-05-10 | 2004-09-09 | Infineon Technologies Ag | Empfängerschaltung für kommunikationsendgerät und verfahren zur signalverarbeitung in einer empfängerschaltung |
| US6754294B1 (en) | 1999-11-12 | 2004-06-22 | Cornell Research Foundation, Inc. | Dual equalizer for use in an receiver and method of operation |
| GB0002735D0 (en) * | 2000-02-08 | 2000-03-29 | Koninkl Philips Electronics Nv | Radio communication system |
| EP1154603A1 (en) * | 2000-05-08 | 2001-11-14 | Hewlett-Packard Company, A Delaware Corporation | Training of equalisers, for use with signals of differing data rates |
| JP3988392B2 (ja) * | 2001-01-24 | 2007-10-10 | 日本電気株式会社 | 携帯無線端末、ａｆｃ制御方法及びａｆｃ制御プログラム |
| US6901116B1 (en) * | 2001-04-02 | 2005-05-31 | Cisco Technology, Inc. | Method and system for reducing false detections of access signals |
| US7099386B2 (en) * | 2001-07-09 | 2006-08-29 | Intel Corporation | Channel tracking using channel covariance estimation |
| US6944244B2 (en) * | 2001-09-18 | 2005-09-13 | Thomson Licensing S.A. | Mechanism for OFDM equalizer tap initialization using an adaptive algorithm |
| US20030161415A1 (en) * | 2002-02-26 | 2003-08-28 | Eyal Krupka | Iterative channel tracking |
| US7103098B2 (en) * | 2002-03-15 | 2006-09-05 | Intel Corporation | Adaptive receiver for multiplex/multi-access communications |
| KR100498465B1 (ko) * | 2002-11-23 | 2005-07-01 | 삼성전자주식회사 | 채널 등화 방법 및 채널 등화기 |
| US7336749B2 (en) * | 2004-05-18 | 2008-02-26 | Rambus Inc. | Statistical margin test methods and circuits |
| US7627029B2 (en) | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
| US7408981B2 (en) * | 2003-05-20 | 2008-08-05 | Rambus Inc. | Methods and circuits for performing margining tests in the presence of a decision feedback equalizer |
| US7590175B2 (en) | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
| JP4263553B2 (ja) * | 2003-08-19 | 2009-05-13 | パイオニア株式会社 | マルチパスひずみ除去フィルタ |
| US7286006B2 (en) * | 2004-06-28 | 2007-10-23 | Intel Corporation | Sign-sign least means square filter |
| US7483479B2 (en) * | 2004-09-16 | 2009-01-27 | Keyeye Communications | Scaled signal processing elements for reduced filter tap noise |
| US7124484B1 (en) * | 2005-04-15 | 2006-10-24 | Alex Katchikian | Method of mounting precious stones |
| SG127763A1 (en) * | 2005-05-24 | 2006-12-29 | Oki Techno Ct Singapore Pte | Improvements in and relating to receivers for dpsksignals |
| US7596323B1 (en) * | 2005-06-27 | 2009-09-29 | Broadwing Corporation | Optical communications systems, devices, and methods |
| KR20080073926A (ko) * | 2007-02-07 | 2008-08-12 | 삼성전자주식회사 | 오디오 신호를 복호화하는 장치에서 이퀄라이저를 구현하는방법 및 이를 위한 장치 |
| US7979032B2 (en) * | 2007-12-18 | 2011-07-12 | Intel Corporation | Estimating statistical properties of noise in modulated data carrier signals |
| US8189720B2 (en) * | 2008-11-21 | 2012-05-29 | Telefonaktiebolaget L M Ericsson (Publ) | Blind frequency-offset estimation for temporally and/or spatially correlated signal |
| EP2280510B1 (en) * | 2009-07-09 | 2016-05-04 | STMicroelectronics S.r.l. | Method of detecting a frame synchronization pattern or a unique word in a received digital signal |
| US10115386B2 (en) * | 2009-11-18 | 2018-10-30 | Qualcomm Incorporated | Delay techniques in active noise cancellation circuits or other circuits that perform filtering of decimated coefficients |
| RU2513044C2 (ru) * | 2010-03-04 | 2014-04-20 | Хуавей Текнолоджиз Ко., Лтд. | Фильтрующее устройство |
| US8638843B2 (en) * | 2010-06-03 | 2014-01-28 | Fujitsu Limited | Receiving device and receiving method |
| JP5700546B2 (ja) | 2010-06-03 | 2015-04-15 | 富士通株式会社 | 受信装置および受信方法 |
| US8982982B2 (en) * | 2011-06-08 | 2015-03-17 | Telefonaktiebolaget L M Ericsson (Publ) | Joint carrier recovery for MIMO systems |
| JP6390244B2 (ja) * | 2014-07-31 | 2018-09-19 | 株式会社デンソー | 波形等化装置 |
| US11171815B2 (en) * | 2020-01-21 | 2021-11-09 | Credo Technology Group Limited | Digital equalizer with overlappable filter taps |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648171A (en) * | 1970-05-04 | 1972-03-07 | Bell Telephone Labor Inc | Adaptive equalizer for digital data systems |
| US3715670A (en) * | 1971-12-20 | 1973-02-06 | Bell Telephone Labor Inc | Adaptive dc restoration in single-sideband data systems |
| FR2525055A1 (fr) * | 1982-04-09 | 1983-10-14 | Trt Telecom Radio Electr | Procede de correction de frequence de la porteuse locale dans le recepteur d'un systeme de transmission de donnees et recepteur utilisant ce procede |
| JPS5962228A (ja) * | 1982-10-01 | 1984-04-09 | Nec Corp | 自動等化器 |
| US4599732A (en) * | 1984-04-17 | 1986-07-08 | Harris Corporation | Technique for acquiring timing and frequency synchronization for modem utilizing known (non-data) symbols as part of their normal transmitted data format |
| JPH0773240B2 (ja) * | 1985-12-13 | 1995-08-02 | 日本電気株式会社 | 自動再トレ−ニング方式 |
| GB2198913B (en) * | 1986-12-11 | 1990-12-19 | Plessey Co Plc | Troposcatter modem receiver |
| JPH07105751B2 (ja) * | 1987-02-02 | 1995-11-13 | モトローラ・インコーポレーテツド | 適応等化器制御機能を具備する時分割多元接続（ｔｄｍａ）通信システム |
| US4852090A (en) * | 1987-02-02 | 1989-07-25 | Motorola, Inc. | TDMA communications system with adaptive equalization |
| US5175746A (en) * | 1987-10-14 | 1992-12-29 | Canon Kabushiki Kaisha | Receiving apparatus and transmitting-receiving apparatus |
| SE460086B (sv) * | 1987-11-27 | 1989-09-04 | Ericsson Telefon Ab L M | Anordning foer korrigering av frekvensen i en koherent mottagare |
| US4847869A (en) * | 1987-12-04 | 1989-07-11 | Motorla, Inc. | Rapid reference acquisition and phase error compensation for radio transmission of data |
| US4829543A (en) * | 1987-12-04 | 1989-05-09 | Motorola, Inc. | Phase-coherent TDMA quadrature receiver for multipath fading channels |
| GB2214386A (en) * | 1988-01-08 | 1989-08-31 | Philips Electronic Associated | Signal equaliser |
| GB2219469A (en) * | 1988-06-02 | 1989-12-06 | Philips Electronic Associated | A decision feedback equaliser and a method of operating a decision feedback equaliser |
| US4811360A (en) * | 1988-01-14 | 1989-03-07 | General Datacomm, Inc. | Apparatus and method for adaptively optimizing equalization delay of data communication equipment |
| JPH01251970A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 文字多重放送用波形等化装置 |
| US4891698A (en) * | 1988-06-14 | 1990-01-02 | Siemens Aktiengesellschaft | Arrangement for DPCM-coding of video signals |
| US4893184A (en) * | 1988-06-14 | 1990-01-09 | Siemens Aktiengesellschaft | Arrangement for DPCM-coding with high data rate |
| IL94773A (en) * | 1989-06-26 | 1994-11-11 | Motorola Inc | Synchronization and equivalence in a cellular AMDT system |
| JP2508298B2 (ja) * | 1989-10-18 | 1996-06-19 | 日本電気株式会社 | ディジタル信号受信方式及び受信装置 |
| DE4001592A1 (de) * | 1989-10-25 | 1991-05-02 | Philips Patentverwaltung | Empfaenger fuer digitales uebertragungssystem |
| DE69028273T2 (de) * | 1989-10-31 | 1997-03-13 | Mitsubishi Electric Corp | Entzerrer |
| US5175747A (en) * | 1989-10-31 | 1992-12-29 | Mitsubishi Denki Kabushiki Kaisha | Equalizer |
| JP2552927B2 (ja) * | 1990-01-26 | 1996-11-13 | 三菱電機株式会社 | π／４シフトＱＰＳＫ信号の復調装置 |
| JPH0421207A (ja) * | 1990-05-16 | 1992-01-24 | Oki Electric Ind Co Ltd | 適応等化器 |
| US5121414A (en) * | 1990-08-09 | 1992-06-09 | Motorola, Inc. | Carrier frequency offset equalization |
| JPH04259111A (ja) * | 1991-02-13 | 1992-09-14 | Oki Electric Ind Co Ltd | 適応等化器 |
| US5276706A (en) * | 1992-05-20 | 1994-01-04 | Hughes Aircraft Company | System and method for minimizing frequency offsets between digital communication stations |
-
1992
- 1992-01-10 JP JP04003276A patent/JP3100447B2/ja not_active Expired - Fee Related
- 1992-12-29 US US07/998,517 patent/US5475710A/en not_active Expired - Fee Related
- 1992-12-31 AU AU30489/92A patent/AU657384B2/en not_active Ceased
-
1993
- 1993-01-05 DE DE69331353T patent/DE69331353T2/de not_active Expired - Fee Related
- 1993-01-05 EP EP93100052A patent/EP0551081B1/en not_active Expired - Lifetime
- 1993-01-05 EP EP98250023A patent/EP0860962A3/en not_active Withdrawn
- 1993-01-07 NO NO19930034A patent/NO311599B1/no not_active IP Right Cessation
- 1993-01-08 CA CA002086980A patent/CA2086980C/en not_active Expired - Fee Related
- 1993-01-08 FI FI930064A patent/FI105863B/fi active
-
1998
- 1998-10-13 NO NO19984776A patent/NO311630B1/no not_active IP Right Cessation
- 1998-10-13 NO NO19984775A patent/NO311600B1/no not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193608A (ja) * | 1993-12-27 | 1995-07-28 | Idou Tsushin Syst Kaihatsu Kk | 移動通信用８相ｐｓｋ復調装置 |
| JP2007324704A (ja) * | 2006-05-30 | 2007-12-13 | Kyoto Institute Of Technology | 非同期符号変調信号受信装置 |
| JP2008016902A (ja) * | 2006-07-03 | 2008-01-24 | Fujitsu Ten Ltd | デジタル放送受信機及びデジタル放送受信方法 |
| WO2019235568A1 (ja) * | 2018-06-07 | 2019-12-12 | Ｎｔｔエレクトロニクス株式会社 | フレーム同期装置、光通信装置およびフレーム同期方法 |
| US11201721B2 (en) | 2018-06-07 | 2021-12-14 | Ntt Electronics Corporation | Frame synchronization apparatus, optical communication apparatus, and frame synchronization method |
| US11323238B2 (en) | 2018-06-07 | 2022-05-03 | Ntt Electronics Corporation | Frame synchronization apparatus, optical communication apparatus, and frame synchronization method |
Also Published As
| Publication number | Publication date |
|---|---|
| NO311599B1 (no) | 2001-12-10 |
| AU3048992A (en) | 1993-07-15 |
| DE69331353D1 (de) | 2002-01-31 |
| NO984775D0 (no) | 1998-10-13 |
| EP0860962A2 (en) | 1998-08-26 |
| FI930064A0 (fi) | 1993-01-08 |
| EP0860962A3 (en) | 2004-12-22 |
| EP0551081B1 (en) | 2001-12-19 |
| NO984776D0 (no) | 1998-10-13 |
| FI105863B (fi) | 2000-10-13 |
| NO311600B1 (no) | 2001-12-10 |
| EP0551081A3 (en) | 1994-05-11 |
| NO930034D0 (no) | 1993-01-07 |
| AU657384B2 (en) | 1995-03-09 |
| FI930064A (fi) | 1993-07-11 |
| US5475710A (en) | 1995-12-12 |
| DE69331353T2 (de) | 2002-09-26 |
| JP3100447B2 (ja) | 2000-10-16 |
| NO984776L (no) | 1993-07-12 |
| CA2086980C (en) | 1999-04-27 |
| NO984775L (no) | 1993-07-12 |
| NO930034L (no) | 1993-07-12 |
| NO311630B1 (no) | 2001-12-17 |
| EP0551081A2 (en) | 1993-07-14 |
| CA2086980A1 (en) | 1993-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3100447B2 (ja) | 適応等化器および受信機 | |
| EP0684708B1 (en) | Adaptive equalizer | |
| US5809009A (en) | Demodulator apparatus for digital radio communication receiver providing pseudo-coherent quadrature demodulation based on periodic estimation of frequency offset | |
| US7239675B2 (en) | GFSK receiver | |
| EP1168744B1 (en) | Timing reproducing device and demodulator | |
| US6359878B1 (en) | Non-data-aided maximum likelihood based feedforward timing synchronization method | |
| JPH06508244A (ja) | Ｔｄｍａ通信システムにおいて搬送周波数オフセット補償を行う方法および装置 | |
| JP3850611B2 (ja) | タイミング再生器およびこれを用いた復調装置 | |
| US20050185743A1 (en) | Apparatus for burst and timing synchronization in high-rate indoor wireless communication | |
| CN109617844B (zh) | 一种载波同步的方法及系统 | |
| JP2634319B2 (ja) | コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置 | |
| JP2008530951A (ja) | 予め符号化された部分応答信号用の復調器および受信器 | |
| US5497400A (en) | Decision feedback demodulator with phase and frequency estimation | |
| KR100255726B1 (ko) | 자동 주파수 제어방법 및 장치 | |
| JPH0983594A (ja) | ディジタル復調器 | |
| JPH1174942A (ja) | 無線受信装置 | |
| US5892803A (en) | Determination of symbol sample timing using soft decisions | |
| CN109818894B (zh) | 多径信道下gmsk信号检测方法及检测装置 | |
| JP3120136B2 (ja) | Ｔｄｍａデータ受信装置 | |
| WO2001008368A1 (fr) | Appareil de detection de decalage de frequence | |
| JPH11103326A (ja) | 復調器 | |
| JPH07273823A (ja) | 自動周波数制御装置 | |
| KR100438519B1 (ko) | 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법 | |
| KR940010430B1 (ko) | Gmsk 디지탈 복조장치 및 방법 | |
| CA2232283C (en) | Adaptive equalizer and receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| LAPS | Cancellation because of no payment of annual fees |