JP2508298B2 - ディジタル信号受信方式及び受信装置 - Google Patents
ディジタル信号受信方式及び受信装置Info
- Publication number
- JP2508298B2 JP2508298B2 JP1272006A JP27200689A JP2508298B2 JP 2508298 B2 JP2508298 B2 JP 2508298B2 JP 1272006 A JP1272006 A JP 1272006A JP 27200689 A JP27200689 A JP 27200689A JP 2508298 B2 JP2508298 B2 JP 2508298B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- memory
- matched filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、符号間干渉が生じる通信路を介してディジ
タル信号を伝送する伝送系の受信器において、同期検波
系の不完全性に起因する周波数オフセットが存在しても
高信頼度で復調するディジタル信号受信方式及び装置に
関するものである。
タル信号を伝送する伝送系の受信器において、同期検波
系の不完全性に起因する周波数オフセットが存在しても
高信頼度で復調するディジタル信号受信方式及び装置に
関するものである。
（従来の技術） 符号間干渉が生じる伝送路を介してディジタル信号を
伝送する場合、符号間干渉による特性劣化を補償する方
略として、線形等化方式、判定帰還型等化方式、最尤系
列推定方式（MLSE）等の等化方式が知られている（例え
ば、プロアキス著、“ディジタルコミュニケーション
ズ”、マグロウヒル、1983）。これらの等化方式の実現
方式として、受信信号から通信路インパルスレスポンス
を推定し推定結果を用いて、例えば、判定回路の入出力
の誤差信号の自乗平均値を最小にするように等化回路を
実現する方式がある。
伝送する場合、符号間干渉による特性劣化を補償する方
略として、線形等化方式、判定帰還型等化方式、最尤系
列推定方式（MLSE）等の等化方式が知られている（例え
ば、プロアキス著、“ディジタルコミュニケーション
ズ”、マグロウヒル、1983）。これらの等化方式の実現
方式として、受信信号から通信路インパルスレスポンス
を推定し推定結果を用いて、例えば、判定回路の入出力
の誤差信号の自乗平均値を最小にするように等化回路を
実現する方式がある。
また、ディジタル信号の品質を劣化させる要因とし
て、受信器の同期検波系の不完全性に起因する受信器の
局部発振信号周波数とRF/IF帯における受信信号の搬送
波周波数との間の周波数ずれ（周波数オフセット）があ
る。このような周波数オフセットを除去する方式とし
て、受信信号をてい倍することにより変調成分を除去し
た後に、周波数オフセットを推定する方式が知られてい
る（例えば、大沢、「超低Eb/No蓄積一括復調方式」、
電子情報通信学会春季全国大会、Ｂ−208、1989年）。
て、受信器の同期検波系の不完全性に起因する受信器の
局部発振信号周波数とRF/IF帯における受信信号の搬送
波周波数との間の周波数ずれ（周波数オフセット）があ
る。このような周波数オフセットを除去する方式とし
て、受信信号をてい倍することにより変調成分を除去し
た後に、周波数オフセットを推定する方式が知られてい
る（例えば、大沢、「超低Eb/No蓄積一括復調方式」、
電子情報通信学会春季全国大会、Ｂ−208、1989年）。
（発明が解決しようとする課題） 従来の等化方式では、信号を受信する時間内において
通信路インパルスレスポンスが不変である場合に限っ
て、符号間干渉を除去して受信特性の劣化せ補償するこ
とができる。しかしながら、受信系において周波数オフ
セットが生じると、受信信号点は、受信信号と搬送波周
波数の差の周波数（ビート周波数）で受信信号点は回転
してしまう。この受信信号点の回転は、等化回転からみ
れば、通信路インパルスレスポンスの変動と捉られる。
このため、従来の等化方式では十分な受信特性が得られ
ない。このため、周波数オフセットを推定し、除去する
方略が必要となる。しかしながら、従来の周波数オフセ
ット推定技術では、符号間干渉によって生じた歪分の影
響が生じてくるため、周波数オフセットを精度よく推定
することができない。このため、符号間干渉による歪と
周波数オフセットによる歪が同時に生じた場合には、従
来の周波数オフセット推定技術と等化技術を用いても、
高品質のディジタル信号伝送を実現することができな
い。
通信路インパルスレスポンスが不変である場合に限っ
て、符号間干渉を除去して受信特性の劣化せ補償するこ
とができる。しかしながら、受信系において周波数オフ
セットが生じると、受信信号点は、受信信号と搬送波周
波数の差の周波数（ビート周波数）で受信信号点は回転
してしまう。この受信信号点の回転は、等化回転からみ
れば、通信路インパルスレスポンスの変動と捉られる。
このため、従来の等化方式では十分な受信特性が得られ
ない。このため、周波数オフセットを推定し、除去する
方略が必要となる。しかしながら、従来の周波数オフセ
ット推定技術では、符号間干渉によって生じた歪分の影
響が生じてくるため、周波数オフセットを精度よく推定
することができない。このため、符号間干渉による歪と
周波数オフセットによる歪が同時に生じた場合には、従
来の周波数オフセット推定技術と等化技術を用いても、
高品質のディジタル信号伝送を実現することができな
い。
（課題を解決するための手段） 本願の第１の発明であるディジタル信号受信方式は、
受信信号を入力とする整合フィルタと、前記整合フィル
タの出力を入力として周波数オフセットを推定する手段
と、前記周波数オフセットを推定する手段の出力と前記
受信信号を入力として符号間干渉を等化する手段を有す
ることを特徴としている。
受信信号を入力とする整合フィルタと、前記整合フィル
タの出力を入力として周波数オフセットを推定する手段
と、前記周波数オフセットを推定する手段の出力と前記
受信信号を入力として符号間干渉を等化する手段を有す
ることを特徴としている。
本願の第２の発明であるディジタル信号受信方式は、
受信信号を入力とする整合フィルタと、前記整合フィル
タの出力を入力として周波数オフセットを推定する手段
と、前記周波数オフセットを推定する手段の出力と前記
整合フィルタの出力を入力として符号間干渉を等化する
手段を有することを特徴としている。
受信信号を入力とする整合フィルタと、前記整合フィル
タの出力を入力として周波数オフセットを推定する手段
と、前記周波数オフセットを推定する手段の出力と前記
整合フィルタの出力を入力として符号間干渉を等化する
手段を有することを特徴としている。
本願の第３の発明であるディジタル信号受信装置は、
受信信号を入力とする整合フィルタと、前記整合フィル
タの出力を入力とする自乗回路と、前記自乗回路の出力
を入力とする平均値演算回路と、前記平均値演算回路の
演算回路をカウントし前記演算回路を制御回路に出力す
るカウンタと、前記平均値演算回路の演算結果の偏角を
求める偏角検出回路と、前記カウンタの出力を入力とし
て前記カウンタの出力が定数N1及び定数N2（N1＜N2）に
等しくなったときに、前記偏角検出回路の出力をそれぞ
れメモリ１、メモリ２に入力するようにスイッチを制御
する前記制御回路と、前記メモリ１及び前記メモリ２に
記憶された値の差を検出する差分検出回路と、前記差分
検出回路からの出力を前記定数N1、N2の差で除する除算
回路を有することを特徴としている。
受信信号を入力とする整合フィルタと、前記整合フィル
タの出力を入力とする自乗回路と、前記自乗回路の出力
を入力とする平均値演算回路と、前記平均値演算回路の
演算回路をカウントし前記演算回路を制御回路に出力す
るカウンタと、前記平均値演算回路の演算結果の偏角を
求める偏角検出回路と、前記カウンタの出力を入力とし
て前記カウンタの出力が定数N1及び定数N2（N1＜N2）に
等しくなったときに、前記偏角検出回路の出力をそれぞ
れメモリ１、メモリ２に入力するようにスイッチを制御
する前記制御回路と、前記メモリ１及び前記メモリ２に
記憶された値の差を検出する差分検出回路と、前記差分
検出回路からの出力を前記定数N1、N2の差で除する除算
回路を有することを特徴としている。
（作用） 送信シンボル周期をＴとし、符号間干渉が生じる通信
路モデルとしてＴ間隔の離散モデルを考える。この離散
モデルを用いると、長さｎ＋ｍの符号間干渉を与える通
信路は、第８図に示すようなｎ＋ｍ＋１タップ（タップ
係数:h（−ｎ）、ｈ（−ｎ＋１）、…、ｈ（０）、…、
ｈ（ｍ−１）、ｈ（ｍ））のトランスバーサル型フィル
タでモデル化することができる。このとき、ｓ（ｋ）は
時刻kTにおける送信シンボルをｓ（ｋ）とすると、時刻
kTにおける符号間干渉が生じた受信信号ｒ（ｋ）は、 となる。このとき、この通信路に整合した整合フィルタ
は、例えば、第９図に示すｎ＋ｍ＋１タップのトランス
バーサル型フィルタで構成できる。ここで、整合フィル
タ出力をｙ（ｋ）とすれば、ｙ（ｋ）はそれぞれ次式で
与えられる。
路モデルとしてＴ間隔の離散モデルを考える。この離散
モデルを用いると、長さｎ＋ｍの符号間干渉を与える通
信路は、第８図に示すようなｎ＋ｍ＋１タップ（タップ
係数:h（−ｎ）、ｈ（−ｎ＋１）、…、ｈ（０）、…、
ｈ（ｍ−１）、ｈ（ｍ））のトランスバーサル型フィル
タでモデル化することができる。このとき、ｓ（ｋ）は
時刻kTにおける送信シンボルをｓ（ｋ）とすると、時刻
kTにおける符号間干渉が生じた受信信号ｒ（ｋ）は、 となる。このとき、この通信路に整合した整合フィルタ
は、例えば、第９図に示すｎ＋ｍ＋１タップのトランス
バーサル型フィルタで構成できる。ここで、整合フィル
タ出力をｙ（ｋ）とすれば、ｙ（ｋ）はそれぞれ次式で
与えられる。
ここで、*は共役複素を示す また、このモデルでは、上述の同期検波系の不完全性
に起因するビート周波数による信号点の回転は、式
（１）に示すｒ（ｋ）の位相平面上の回転と捉えること
ができる。すなわち、角周波数ωのビートが生じる場
合、ｒ（ｋ）は、 ｒ（ｋ）′＝ｒ（ｋ）・exp（ｊ・ωkT/2π＋φ）
（３） と変換されることとなる。ここで、φは初期位相、ｊは
虚数単位である。式（３）において、φは一定の値であ
るから従来の等化技術を用いることによって、φの影響
は完全に補償することができる。これに対し、角周波数
ωの影響は、受信信号に対して、時間に依存して影響を
与えるため従来の等化技術では、補償することができ
ず、十分な受信特性を得ることができない。しかしなが
ら、受信信号からωを推定し、ωの影響を補償してやれ
ば、従来の等化技術で十分な受信特性を得ることができ
る。そこで、以下に、整合フィルタ出力を用いたωの推
定方式の一例について説明する。
に起因するビート周波数による信号点の回転は、式
（１）に示すｒ（ｋ）の位相平面上の回転と捉えること
ができる。すなわち、角周波数ωのビートが生じる場
合、ｒ（ｋ）は、 ｒ（ｋ）′＝ｒ（ｋ）・exp（ｊ・ωkT/2π＋φ）
（３） と変換されることとなる。ここで、φは初期位相、ｊは
虚数単位である。式（３）において、φは一定の値であ
るから従来の等化技術を用いることによって、φの影響
は完全に補償することができる。これに対し、角周波数
ωの影響は、受信信号に対して、時間に依存して影響を
与えるため従来の等化技術では、補償することができ
ず、十分な受信特性を得ることができない。しかしなが
ら、受信信号からωを推定し、ωの影響を補償してやれ
ば、従来の等化技術で十分な受信特性を得ることができ
る。そこで、以下に、整合フィルタ出力を用いたωの推
定方式の一例について説明する。
ここで、 ωkT≒ω（ｋ−ｉ）T i＝−m,−ｍ＋1,…,n−1,n（４） と近似する。この近似は、整合フィルタの遅延時間内で
はビート周波数による位相回転は無視できることを意味
している。整合フィルタの遅延時間は、通信路において
生じる遅延時間に等しいから、例えば、RFとして1GHz、
伝送速度250kbaudを仮定し、通信路において５シンボル
の遅延時間が生じる場合には、近似による最大位相誤差
は、５*ω／（250*103）［rad］となる。ここで、局部
発振器と受信信号に1ppmの周波数ずれが生じる場合には
ωは1kHzとなり、近似による最大位相誤差は、0.12566
［rad］（7.2°）程度のであり、実用上問題ない。
はビート周波数による位相回転は無視できることを意味
している。整合フィルタの遅延時間は、通信路において
生じる遅延時間に等しいから、例えば、RFとして1GHz、
伝送速度250kbaudを仮定し、通信路において５シンボル
の遅延時間が生じる場合には、近似による最大位相誤差
は、５*ω／（250*103）［rad］となる。ここで、局部
発振器と受信信号に1ppmの周波数ずれが生じる場合には
ωは1kHzとなり、近似による最大位相誤差は、0.12566
［rad］（7.2°）程度のであり、実用上問題ない。
さて、式（４）の近似を用いると、整合フィルタの出
力は、 ｙ（ｋ）′≒ｙ（ｋ）・exp（ｊ・（ωkT/2π＋φ）） （５） と近似することができる。また、式（１）及び式（２）
より、ｙ（ｋ）は、 となる。但し、Ｃ（ｉ）はｈ（ｉ）の自己相関関数であ
り、次のように定義される。
力は、 ｙ（ｋ）′≒ｙ（ｋ）・exp（ｊ・（ωkT/2π＋φ）） （５） と近似することができる。また、式（１）及び式（２）
より、ｙ（ｋ）は、 となる。但し、Ｃ（ｉ）はｈ（ｉ）の自己相関関数であ
り、次のように定義される。
ここで、時刻０〜時刻（Ｎ−１）ＴのNT時間に渡って、
ｙ′（ｋ）の自乗平均値を求めると次式のようになる。
ｙ′（ｋ）の自乗平均値を求めると次式のようになる。
ここで、送信シンボルｓ（ｋ）は±１の２値であり、そ
れぞれの生起は独立であると仮定すると、Ｎが十分大き
ければ、式（９）の第２項は零に漸近する。このため、
Ｅ（ｙ′2）は、次式のように変形できる。
れぞれの生起は独立であると仮定すると、Ｎが十分大き
ければ、式（９）の第２項は零に漸近する。このため、
Ｅ（ｙ′2）は、次式のように変形できる。
さらに、式（７）に示すＣ（ｉ）の定義から導かれる次
の関係式、 Ｃ（ｉ）＝Ｃ（−１）* 及び、次に示す公式 を式（10）に適用すると、Ｅ（ｙ′2）は、 となる。但し、 α（ｉ）＝Real（Ｃ（ｉ）） β（ｉ）＝Imag（Ｃ（ｉ）） θ＝ωT/2π である。θは、上記の定義により、１シンボル時間あた
りのビート周波数による位相回転に等しい。従って、θ
を推定することは、ビート周波数ωを推定することと等
価である。式（11）より、Ｅ（ｙ′2）の実部と虚部の
比は、 Imag｛Ｅ（ｙ′2）｝/Real｛Ｅ（ｙ′2）｝＝tan｛（Ｎ
−１）θ＋φ/2｝ （12） となり、θ、φ及びＮのみによって定められる。式（1
2）より、Ｅ（ｙ′2）の偏角を検出することにより、初
期位相φと（Ｎ−１）θの和を推定することができる。
の関係式、 Ｃ（ｉ）＝Ｃ（−１）* 及び、次に示す公式 を式（10）に適用すると、Ｅ（ｙ′2）は、 となる。但し、 α（ｉ）＝Real（Ｃ（ｉ）） β（ｉ）＝Imag（Ｃ（ｉ）） θ＝ωT/2π である。θは、上記の定義により、１シンボル時間あた
りのビート周波数による位相回転に等しい。従って、θ
を推定することは、ビート周波数ωを推定することと等
価である。式（11）より、Ｅ（ｙ′2）の実部と虚部の
比は、 Imag｛Ｅ（ｙ′2）｝/Real｛Ｅ（ｙ′2）｝＝tan｛（Ｎ
−１）θ＋φ/2｝ （12） となり、θ、φ及びＮのみによって定められる。式（1
2）より、Ｅ（ｙ′2）の偏角を検出することにより、初
期位相φと（Ｎ−１）θの和を推定することができる。
さらに、時刻０〜時刻（N1−１）Ｔに渡るｙ′の自乗
平均値をE1、時刻０〜時刻（N2−１）Ｔに渡るｙ′の自
乗平均値をE2（N1＜N2）とすれば、式（12）より、 Arctan｛Imag（E2）/Real（E2）｝−Arctan｛Imag（E
1）/Real（E1）｝＝（N2−N1）θ （13） となる。式（13）より、N1及びN2をあらかじめ定めてお
くことによって、θを推定することができる。以上のよ
うに、整合フィルタ出力を用いることによって符号間干
渉による歪が生じた信号を用いることによって、周波数
オフセットを精度よく推定することができる。さらに、
等化回路では、このようにして推定された周波数オフセ
ット情報と符号間干渉による歪が生じた受信信号を入力
することにより、より高品質なディジタル信号伝送が可
能になる。また、等化回路の構成によっては、符号間干
渉による歪が生じた受信信号そのものよりも、一度整合
フィルタによってフィルタリングした信号を用いた方が
優れた等化能力を発揮する方式もある。このような等化
方式を用いる場合には、推定された周波数オフセット情
報と周波数オフセットを推定するために用いる整合フィ
ルタ出力を等化回路に入力することによって、より高品
質なディジタル信号伝送が可能になる。
平均値をE1、時刻０〜時刻（N2−１）Ｔに渡るｙ′の自
乗平均値をE2（N1＜N2）とすれば、式（12）より、 Arctan｛Imag（E2）/Real（E2）｝−Arctan｛Imag（E
1）/Real（E1）｝＝（N2−N1）θ （13） となる。式（13）より、N1及びN2をあらかじめ定めてお
くことによって、θを推定することができる。以上のよ
うに、整合フィルタ出力を用いることによって符号間干
渉による歪が生じた信号を用いることによって、周波数
オフセットを精度よく推定することができる。さらに、
等化回路では、このようにして推定された周波数オフセ
ット情報と符号間干渉による歪が生じた受信信号を入力
することにより、より高品質なディジタル信号伝送が可
能になる。また、等化回路の構成によっては、符号間干
渉による歪が生じた受信信号そのものよりも、一度整合
フィルタによってフィルタリングした信号を用いた方が
優れた等化能力を発揮する方式もある。このような等化
方式を用いる場合には、推定された周波数オフセット情
報と周波数オフセットを推定するために用いる整合フィ
ルタ出力を等化回路に入力することによって、より高品
質なディジタル信号伝送が可能になる。
これに対して、従来の周波数オフセット推定方式を適
用することを考える。ここでは、送信シンボルとして±
１の２値について述べているので、以下の説明において
も、送信シンボルとして２値のものを仮定する。この場
合、従来方式では、受信信号の自乗平均値を用いて周波
数オフセットを推定する。符号間干渉と周波数オフセッ
トが生じた受信信号の自乗平均値は、式（３）及び上述
の三角関係の公式を用いると、次のようになる。
用することを考える。ここでは、送信シンボルとして±
１の２値について述べているので、以下の説明において
も、送信シンボルとして２値のものを仮定する。この場
合、従来方式では、受信信号の自乗平均値を用いて周波
数オフセットを推定する。符号間干渉と周波数オフセッ
トが生じた受信信号の自乗平均値は、式（３）及び上述
の三角関係の公式を用いると、次のようになる。
ここで、一般にｈ（ｉ）は複素定数であるから、 とおくことができる。式（14）及び式（15）より、周波
数オフセットは式（12）のように容易に推定することが
できなくなることがわかる。
数オフセットは式（12）のように容易に推定することが
できなくなることがわかる。
（実施例） 第１図は、本願の第１の発明の原理を示す系統図であ
る。第１図において、１は入力端子、２は整合フィル
タ、３は周波数オフセット推定回路、４は等化回路、５
は出力端子である。次に第１図を用いて、本実施例の動
作について説明する。受信信号は、入力端子１から整合
フィルタ２及び等化回路４に出力される。整合フィルタ
２及び等化回路４にはプロセッサが組み込まれており、
プロセッサにより、受信信号から通信路インパルスレス
ポンスを推定し、整合フィルタ２及び等化回路４の内部
パラメータが定められる。整合フィルタ２によってフィ
ルタリングされた信号は周波数オフセット推定回路３に
出力される。周波数オフセット推定回路３では、入力信
号に対して作用の項に示した操作を行い式（13）で与え
られるθを等化回路４に出力する。等化回路４では、入
力端子１からの信号と周波数オフセット推定回路３から
の出力を用いて受信信号を等化し、出力端子５に等化効
果を出力する。
る。第１図において、１は入力端子、２は整合フィル
タ、３は周波数オフセット推定回路、４は等化回路、５
は出力端子である。次に第１図を用いて、本実施例の動
作について説明する。受信信号は、入力端子１から整合
フィルタ２及び等化回路４に出力される。整合フィルタ
２及び等化回路４にはプロセッサが組み込まれており、
プロセッサにより、受信信号から通信路インパルスレス
ポンスを推定し、整合フィルタ２及び等化回路４の内部
パラメータが定められる。整合フィルタ２によってフィ
ルタリングされた信号は周波数オフセット推定回路３に
出力される。周波数オフセット推定回路３では、入力信
号に対して作用の項に示した操作を行い式（13）で与え
られるθを等化回路４に出力する。等化回路４では、入
力端子１からの信号と周波数オフセット推定回路３から
の出力を用いて受信信号を等化し、出力端子５に等化効
果を出力する。
第２図は、本願の第２の発明の原理を示す統系図であ
る。第２図において、10は入力端子、11は整合フィル
タ、12は周波数オフセット推定回路、13は等化回路、14
は出力端子である。次に第２図を用いて、本実施例の動
作について説明する。入力端子10からの信号は、整合フ
ィルタ11に入力される。整合フィルタ11にはプロセッサ
が組み込まれており、受信信号から通信路インパルスレ
スポンスを推定し、整合フィルタ11の内部パラメータが
定められる。整合フィルタ11によってフィルタリングさ
れた信号は、周波数オフセット推定回路12及び等化回路
13に出力される。周波数オフセット推定回路12では、入
力信号に対して作用の項に示した操作を行い式（13）で
与えられるθを等化回路13に出力する。等化回路13で
は、整合フィルタ11からの信号を用いて組み込まれたプ
ロセッサにより内部パラメータを定めるとともに、整合
フィルタ11からの信号と周波数オフセット推定回路から
の出力を用いて整合フィルタ11からの信号を等化し、等
化結果を出力端子14に出力する。
る。第２図において、10は入力端子、11は整合フィル
タ、12は周波数オフセット推定回路、13は等化回路、14
は出力端子である。次に第２図を用いて、本実施例の動
作について説明する。入力端子10からの信号は、整合フ
ィルタ11に入力される。整合フィルタ11にはプロセッサ
が組み込まれており、受信信号から通信路インパルスレ
スポンスを推定し、整合フィルタ11の内部パラメータが
定められる。整合フィルタ11によってフィルタリングさ
れた信号は、周波数オフセット推定回路12及び等化回路
13に出力される。周波数オフセット推定回路12では、入
力信号に対して作用の項に示した操作を行い式（13）で
与えられるθを等化回路13に出力する。等化回路13で
は、整合フィルタ11からの信号を用いて組み込まれたプ
ロセッサにより内部パラメータを定めるとともに、整合
フィルタ11からの信号と周波数オフセット推定回路から
の出力を用いて整合フィルタ11からの信号を等化し、等
化結果を出力端子14に出力する。
第３図は、本願の第３の発明を最尤系列推定方式に適
用した場合の実施例である。最尤系列推定方式に関して
は、文献、ヘイズ、“ザビタビアルゴリズムアプライド
トウディジタルデータトランスミッション”、アダイジ
ェストオブニュースアンドイベツオブインテレストトウ
ザアイ・イー・イー・コミュニケーションソサイエテ
ィ、第13巻２号により当業者に広く知られているため、
本説明では詳細な説明を省略する。第３図において、30
1は入力端子、302は整合フィルタ、303はメモリ、304は
自乗回路、305は平均値演算回路、306は偏角検出回路、
307はスイッチ、308はカウンタ、309はスイッチ制御回
路、310はメモリ、311はメモリ、312は差分検出回路、3
13は除算回路、314はメモリ、315は制御回路、316は位
相回転回路、317はメモリ、318は加算回路、319は加算
回路、320はブランチメトリック定数部記憶メモリ、321
はACS回路、322はパスメモリ、323は出力端子である。
第３図を用いて、本実施例の動作について説明する。
用した場合の実施例である。最尤系列推定方式に関して
は、文献、ヘイズ、“ザビタビアルゴリズムアプライド
トウディジタルデータトランスミッション”、アダイジ
ェストオブニュースアンドイベツオブインテレストトウ
ザアイ・イー・イー・コミュニケーションソサイエテ
ィ、第13巻２号により当業者に広く知られているため、
本説明では詳細な説明を省略する。第３図において、30
1は入力端子、302は整合フィルタ、303はメモリ、304は
自乗回路、305は平均値演算回路、306は偏角検出回路、
307はスイッチ、308はカウンタ、309はスイッチ制御回
路、310はメモリ、311はメモリ、312は差分検出回路、3
13は除算回路、314はメモリ、315は制御回路、316は位
相回転回路、317はメモリ、318は加算回路、319は加算
回路、320はブランチメトリック定数部記憶メモリ、321
はACS回路、322はパスメモリ、323は出力端子である。
第３図を用いて、本実施例の動作について説明する。
入力端子301から入力される受信信号は、整合フィル
タ302によってフィルタリングされ、フィルタリングさ
れたれ信号がメモリ303に記憶されるとともに、自乗回
路304に出力する。自乗回路304に入力された信号は、自
乗された後、平均値演算回路305により式（９）に示す
演算か行われる。平均値演算回路305の出力は、偏角検
出回路306に入力され、式（12）の右辺に示される値の
偏角を求め、スイッチ307に出力される。また、平均値
演算回路305は、平均演算を行う毎にカウンタ308にパル
スを出力する。カウンタ308では、入力されるパルスを
カウントアップし、平均値演算回路305における演算数
があらかじめ定められた定数、N1、N2に達したときに、
スイッチ制御回路309に対して制御信号を出力する。ス
イッチ制御回路309では、カウンタ308から制御信号入力
し、平均値演算回路305における演算回数がN1に達した
場合には、偏角検出回路306の出力がメモリ310に入力さ
れるように、スイッチ307を制御する。また、平均値演
算回路305における演算回数がN2に達した場合には、偏
角検出回路６の出力がメモリ311に入力されるように、
スイッチ308を制御する。このようにすると、メモリ31
0、311には、式（13）の左辺の第１項、第２項が記憶さ
れることになる。差分回路312では、メモリ310、311に
記憶されている値を入力し、式（13）の右辺を求め、除
算回路313に出力する。さらに、除算回路313において、
差分回路312の出力をN2-N1で割ることにより作用の項で
示したθを求めて、メモリ314に出力するとともに、制
御回路315に制御信号を出力する。制御回路15は、除算
回路313からの制御信号が入力されると、メモリ302に対
して記憶内容を位相回転回路316に出力するように制御
する。メモリ317の初期値は零に設定されており、メモ
リ303から位相回転回路316に信号が入力されるたびに、
メモリ314に記憶されている内容とメモリ317に記憶され
ている内容を加算回路318で加算する。加算回路318の出
力はメモリ317に記憶されるとともに、位相回転回路316
にも出力される。位相回転回路316では、メモリ303から
の入力信号を加算回路318からの入力によって定められ
る位相量だけ回転し、加算回路319に出力する。以上の
操作は、シグナルプロセッサ等を用いることによって、
ソフトウェアを用いて行うことも可能である。
タ302によってフィルタリングされ、フィルタリングさ
れたれ信号がメモリ303に記憶されるとともに、自乗回
路304に出力する。自乗回路304に入力された信号は、自
乗された後、平均値演算回路305により式（９）に示す
演算か行われる。平均値演算回路305の出力は、偏角検
出回路306に入力され、式（12）の右辺に示される値の
偏角を求め、スイッチ307に出力される。また、平均値
演算回路305は、平均演算を行う毎にカウンタ308にパル
スを出力する。カウンタ308では、入力されるパルスを
カウントアップし、平均値演算回路305における演算数
があらかじめ定められた定数、N1、N2に達したときに、
スイッチ制御回路309に対して制御信号を出力する。ス
イッチ制御回路309では、カウンタ308から制御信号入力
し、平均値演算回路305における演算回数がN1に達した
場合には、偏角検出回路306の出力がメモリ310に入力さ
れるように、スイッチ307を制御する。また、平均値演
算回路305における演算回数がN2に達した場合には、偏
角検出回路６の出力がメモリ311に入力されるように、
スイッチ308を制御する。このようにすると、メモリ31
0、311には、式（13）の左辺の第１項、第２項が記憶さ
れることになる。差分回路312では、メモリ310、311に
記憶されている値を入力し、式（13）の右辺を求め、除
算回路313に出力する。さらに、除算回路313において、
差分回路312の出力をN2-N1で割ることにより作用の項で
示したθを求めて、メモリ314に出力するとともに、制
御回路315に制御信号を出力する。制御回路15は、除算
回路313からの制御信号が入力されると、メモリ302に対
して記憶内容を位相回転回路316に出力するように制御
する。メモリ317の初期値は零に設定されており、メモ
リ303から位相回転回路316に信号が入力されるたびに、
メモリ314に記憶されている内容とメモリ317に記憶され
ている内容を加算回路318で加算する。加算回路318の出
力はメモリ317に記憶されるとともに、位相回転回路316
にも出力される。位相回転回路316では、メモリ303から
の入力信号を加算回路318からの入力によって定められ
る位相量だけ回転し、加算回路319に出力する。以上の
操作は、シグナルプロセッサ等を用いることによって、
ソフトウェアを用いて行うことも可能である。
さらに、加算回路319では、ブランチメトリック定数
部記憶メモリ320と位相回転回路316の出力を加算しブラ
ンチメトリックを計算する。加算回路319の出力は、ASC
回路321、パスメモリ322で構成される最尤系列推定回路
に入力され、従来の最尤推定回路と同様な動作を行い、
出力端子323に復調結果が出力される。
部記憶メモリ320と位相回転回路316の出力を加算しブラ
ンチメトリックを計算する。加算回路319の出力は、ASC
回路321、パスメモリ322で構成される最尤系列推定回路
に入力され、従来の最尤推定回路と同様な動作を行い、
出力端子323に復調結果が出力される。
第４図は、本願の第１の発明を線形等化方式を用いて
パースト状に伝送される信号を受信する場合に適用した
実施例である。第４図において、100は入力端子、101は
タイミング検出回路、102はメモリIO制御回路、103はメ
モリ、104はスイッチ制御回路、105はスイッチ、106は
プロセッサ、107は整合フィルタ、108は周波数オフセッ
ト推定回路、109は等化回路、110は判定回路、111は出
力端子である。また、第４図は、等化回路109の詳細な
系統図であり、112は累算器、113は位相回転器、114は
線形等化器である。また、プロセッサ106と整合フィル
タ107、プロセッサ106と等化回路109は、それぞれまと
めて整合フィルタ、等化回路とみなすことができるが、
本実施例では、動作の説明の容易性を図るために異なる
ブロックで示している。次に、第４図及び第６図を用い
て、本実施例の動作について説明する。
パースト状に伝送される信号を受信する場合に適用した
実施例である。第４図において、100は入力端子、101は
タイミング検出回路、102はメモリIO制御回路、103はメ
モリ、104はスイッチ制御回路、105はスイッチ、106は
プロセッサ、107は整合フィルタ、108は周波数オフセッ
ト推定回路、109は等化回路、110は判定回路、111は出
力端子である。また、第４図は、等化回路109の詳細な
系統図であり、112は累算器、113は位相回転器、114は
線形等化器である。また、プロセッサ106と整合フィル
タ107、プロセッサ106と等化回路109は、それぞれまと
めて整合フィルタ、等化回路とみなすことができるが、
本実施例では、動作の説明の容易性を図るために異なる
ブロックで示している。次に、第４図及び第６図を用い
て、本実施例の動作について説明する。
タイミング検出回路101は、入力端子100から入力され
た受信信号を入力として、受信すべきバースト信号の始
端及び終端を検出し、メモリIO制御回路102に対して、
受信すべきバーストの始端、終端に対応する制御信号を
出力する。メモリIO制御回路102は、タイミング検出回
路101から入力されるバースト始端信号とバースト終端
信号により、メモリ103に対して、入力端子100からの信
号の記憶の開始及び終了を制御し、１バースト分の受信
信号をメモリ103に記憶させる。また、メモリIO制御回
路102は、メモリ103が１バースト分の信号を記憶した
後、記憶した信号をスイッチ105に出力するようにメモ
リ103を制御する。スイッチ105の初期状態は、メモリ10
3の出力がプロセッサ106に入力されるように設定されて
いる。プロセッサ106は、メモリ103からの入力信号か
ら、プリアンブル信号を用いて通信路インパルスレスポ
ンスを推定し、トランスバーサル型の整合フィルタ107
のタップ係数を設定する。また、プロセッサ106は、推
定した通信路インパルスレスポンスを用いて、例えば、
判定回路110の入出力の平均自乗誤差が最小になるよう
な等化回路109の内部パラメータを求め、等化回路109出
力する。さらに、プロセッサ106は、スイッチ制御回路1
04とメモリIO制御回路102に対して制御信号を出力し、
メモリ103に記憶されている内容を、スイッチ105を介し
て整合フィルタ107に出力させる。整合フィルタ107は、
メモリ103からの受信信号をフィルタリングして周波数
オフセット推定回路108に出力する。周波数オフセット
推定回路し108は、整合フィルタ107からの信号を用い
て、式（13）で与えられるθを求めて等化回路109に出
力する。さらに、周波数オフセット推定回路108は、ス
イッチ制御回路104とメモリIO制御回路102に対して制御
信号を出力し、メモリ103に記憶されている内容を、ス
イッチ105を介して等化回路109に出力させる。等化回路
109は、第４図に示すように、累算器112、位相回転器11
3、線形等化器114で構成される。スイッチ105を介して
入力され信号は、位相回転器113に入力される。累算器1
12は、位相回転器113に信号が入力される度に、周波数
オフセット推定回路108の出力を累算し、累算結果を位
相回転器113に出力する。位相回転器113は、スイッチ10
5を介して入力され信号を、累算器112からの信号によっ
て定められる位相分だけ位相を回転させ周波数オフセッ
トの補正を行って、線形等化器114に出力する。線形等
化器114では、プロセッサ106によって定められた内部パ
ラメータに従って等化を行い、判定回路110に出力す
る。判定回路は、等化回路109からの信号を判定し、出
力端子111に判定結果を出力する。
た受信信号を入力として、受信すべきバースト信号の始
端及び終端を検出し、メモリIO制御回路102に対して、
受信すべきバーストの始端、終端に対応する制御信号を
出力する。メモリIO制御回路102は、タイミング検出回
路101から入力されるバースト始端信号とバースト終端
信号により、メモリ103に対して、入力端子100からの信
号の記憶の開始及び終了を制御し、１バースト分の受信
信号をメモリ103に記憶させる。また、メモリIO制御回
路102は、メモリ103が１バースト分の信号を記憶した
後、記憶した信号をスイッチ105に出力するようにメモ
リ103を制御する。スイッチ105の初期状態は、メモリ10
3の出力がプロセッサ106に入力されるように設定されて
いる。プロセッサ106は、メモリ103からの入力信号か
ら、プリアンブル信号を用いて通信路インパルスレスポ
ンスを推定し、トランスバーサル型の整合フィルタ107
のタップ係数を設定する。また、プロセッサ106は、推
定した通信路インパルスレスポンスを用いて、例えば、
判定回路110の入出力の平均自乗誤差が最小になるよう
な等化回路109の内部パラメータを求め、等化回路109出
力する。さらに、プロセッサ106は、スイッチ制御回路1
04とメモリIO制御回路102に対して制御信号を出力し、
メモリ103に記憶されている内容を、スイッチ105を介し
て整合フィルタ107に出力させる。整合フィルタ107は、
メモリ103からの受信信号をフィルタリングして周波数
オフセット推定回路108に出力する。周波数オフセット
推定回路し108は、整合フィルタ107からの信号を用い
て、式（13）で与えられるθを求めて等化回路109に出
力する。さらに、周波数オフセット推定回路108は、ス
イッチ制御回路104とメモリIO制御回路102に対して制御
信号を出力し、メモリ103に記憶されている内容を、ス
イッチ105を介して等化回路109に出力させる。等化回路
109は、第４図に示すように、累算器112、位相回転器11
3、線形等化器114で構成される。スイッチ105を介して
入力され信号は、位相回転器113に入力される。累算器1
12は、位相回転器113に信号が入力される度に、周波数
オフセット推定回路108の出力を累算し、累算結果を位
相回転器113に出力する。位相回転器113は、スイッチ10
5を介して入力され信号を、累算器112からの信号によっ
て定められる位相分だけ位相を回転させ周波数オフセッ
トの補正を行って、線形等化器114に出力する。線形等
化器114では、プロセッサ106によって定められた内部パ
ラメータに従って等化を行い、判定回路110に出力す
る。判定回路は、等化回路109からの信号を判定し、出
力端子111に判定結果を出力する。
第５図は、本願の第２の発明を判定帰還型等化方式を
用いて、バースト状に伝送される信号を受信する場合に
適用した実施例である。第５図において、200は入力端
子、201はタイミング検出回路、202、210はメモリIO制
御回路、203、209はメモリ、204はスイッチ制御回路、2
05はスイッチ、206はプロセッサ、207は整合フィルタ、
208は周波数オフセット推定回路、211は等化回路、212
は出力端子である。また、第５図は、等化回路211の詳
細な系統図であり、213は累算器、214は位相回転器、21
5は判定帰還型等化器であり、この等化器には判定回路
が含まれている（例えば、プロアキス著“ディジタルコ
ミュニケーションズ”、アグロウヒル、1983）。また、
プロセッサ206と整合フィルタ207、プロセッサ206と等
化回路211は、それぞれまとめて整合フィルタ、等化回
路とみなすことができるが、本実施例では、動作の説明
の容易性を図るために異なるブロックで示している。次
に、第５図及び第７図を用いて、本実施例の動作につい
て説明する。
用いて、バースト状に伝送される信号を受信する場合に
適用した実施例である。第５図において、200は入力端
子、201はタイミング検出回路、202、210はメモリIO制
御回路、203、209はメモリ、204はスイッチ制御回路、2
05はスイッチ、206はプロセッサ、207は整合フィルタ、
208は周波数オフセット推定回路、211は等化回路、212
は出力端子である。また、第５図は、等化回路211の詳
細な系統図であり、213は累算器、214は位相回転器、21
5は判定帰還型等化器であり、この等化器には判定回路
が含まれている（例えば、プロアキス著“ディジタルコ
ミュニケーションズ”、アグロウヒル、1983）。また、
プロセッサ206と整合フィルタ207、プロセッサ206と等
化回路211は、それぞれまとめて整合フィルタ、等化回
路とみなすことができるが、本実施例では、動作の説明
の容易性を図るために異なるブロックで示している。次
に、第５図及び第７図を用いて、本実施例の動作につい
て説明する。
タイミング検出回路201は、入力端子200から入力され
た受信信号を入力として、受信すべきバースト信号の始
端及び終端を検出し、メモリIO制御回路202に対して、
受信すべきバーストの始端、終端に対応する制御信号を
出力する。メモリIO制御回路202は、タイミング検出回
路201から入力されるバースト始端信号、バースト終端
信号により、メモリ203に対して、入力端子200からの信
号の記憶の開始及び終了を制御し、１バースト分の受信
信号をメモリ203に記憶させる。また、メモリIO制御回
路202は、メモリ203が１バースト分の信号を記憶した
後、記憶した信号をスイッチ205に出力するようにメモ
リ203を制御する。スイッチ205の初期状態は、メモリ20
3の出力がプロセッサ206に入力されるように設定されて
いる。プロセッサ206は、メモリ203からの入力信号か
ら、プリアンブル信号を用いて通信路インパルスレスポ
ンスを推定し、トランスバーサル型の整合フィルタ207
のタップ係数を設定する。また、プロセッサ206は、推
定した通信路インパルスレスポンスと整合フィルタ207
のタップ係数とを畳み込んで得られたインパルスレスポ
ンスから、例えば、判定回路211の入出力の平均自乗誤
差が最小になるような等化回路211の内部パラメータを
求め、等化回路211へ出力する。判定帰還型等化器で
は、受信信号そのものよりも、受信信号を整合フィルタ
を通して得られる信号を等化する方が、より大きな等化
能力が得られることが知られている（例えば、岡ノ上、
並木、“超多値QAMの新等化方式”、分子情報通信学会
春季全国大会、1989年、Ｂ−929）。さらに、プロセッ
サ206は、スイッチ制御回路204とメモリIO制御回路202
に対して制御信号を出力し、メモリ203に記憶されてい
る内容を、スイッチ205を介して整合フィルタ207に出力
させるとともに、メモリIO制御回路210に制御信号を出
力し、メモリ209に整合フィルタ207からの出力が記憶さ
れるように制御する。また、整合フィルタ207からの出
力は、周波数オフセット推定回路208にも入力される。
周波数オフセット推定回路208は、整合フィルタ207から
の信号を用いて、式（13）で与えられるθを求めて等化
回路211に出力する。さらに、周波数オフセット推定回
路208は、メモリIO制御回路210に対して制御信号を出力
し、メモリ209に記憶されている内容を等化回路211に出
力させる。等化回路210は、第５図に示すように、累算
器213、位相回転器214、判定帰還型等化器215で構成さ
れる。メモリ209から入力される信号は、位相回転器214
に入力される。累算器213は、位相回転器214に信号が入
力される度に、周波数オフセット推定回路208の出力を
累算し、累算結果を位相回転器213に出力する。位相回
転器214は、メモリ209から入力される信号を、累算器21
3からの信号によって定められる位相分だけ位相を回転
させ周波数オフセットの補正を行って、判定帰還型等化
器215に出力する。判定帰還型等化器215では、プロセッ
サ206によって定められた内部パラメータに従って変
化、判定を行い、出力端子212に判定結果を出力する。
た受信信号を入力として、受信すべきバースト信号の始
端及び終端を検出し、メモリIO制御回路202に対して、
受信すべきバーストの始端、終端に対応する制御信号を
出力する。メモリIO制御回路202は、タイミング検出回
路201から入力されるバースト始端信号、バースト終端
信号により、メモリ203に対して、入力端子200からの信
号の記憶の開始及び終了を制御し、１バースト分の受信
信号をメモリ203に記憶させる。また、メモリIO制御回
路202は、メモリ203が１バースト分の信号を記憶した
後、記憶した信号をスイッチ205に出力するようにメモ
リ203を制御する。スイッチ205の初期状態は、メモリ20
3の出力がプロセッサ206に入力されるように設定されて
いる。プロセッサ206は、メモリ203からの入力信号か
ら、プリアンブル信号を用いて通信路インパルスレスポ
ンスを推定し、トランスバーサル型の整合フィルタ207
のタップ係数を設定する。また、プロセッサ206は、推
定した通信路インパルスレスポンスと整合フィルタ207
のタップ係数とを畳み込んで得られたインパルスレスポ
ンスから、例えば、判定回路211の入出力の平均自乗誤
差が最小になるような等化回路211の内部パラメータを
求め、等化回路211へ出力する。判定帰還型等化器で
は、受信信号そのものよりも、受信信号を整合フィルタ
を通して得られる信号を等化する方が、より大きな等化
能力が得られることが知られている（例えば、岡ノ上、
並木、“超多値QAMの新等化方式”、分子情報通信学会
春季全国大会、1989年、Ｂ−929）。さらに、プロセッ
サ206は、スイッチ制御回路204とメモリIO制御回路202
に対して制御信号を出力し、メモリ203に記憶されてい
る内容を、スイッチ205を介して整合フィルタ207に出力
させるとともに、メモリIO制御回路210に制御信号を出
力し、メモリ209に整合フィルタ207からの出力が記憶さ
れるように制御する。また、整合フィルタ207からの出
力は、周波数オフセット推定回路208にも入力される。
周波数オフセット推定回路208は、整合フィルタ207から
の信号を用いて、式（13）で与えられるθを求めて等化
回路211に出力する。さらに、周波数オフセット推定回
路208は、メモリIO制御回路210に対して制御信号を出力
し、メモリ209に記憶されている内容を等化回路211に出
力させる。等化回路210は、第５図に示すように、累算
器213、位相回転器214、判定帰還型等化器215で構成さ
れる。メモリ209から入力される信号は、位相回転器214
に入力される。累算器213は、位相回転器214に信号が入
力される度に、周波数オフセット推定回路208の出力を
累算し、累算結果を位相回転器213に出力する。位相回
転器214は、メモリ209から入力される信号を、累算器21
3からの信号によって定められる位相分だけ位相を回転
させ周波数オフセットの補正を行って、判定帰還型等化
器215に出力する。判定帰還型等化器215では、プロセッ
サ206によって定められた内部パラメータに従って変
化、判定を行い、出力端子212に判定結果を出力する。
（発明の効果） 本発明により、符号間干渉が生じた受信信号からを用
いて同期検波系において生じる周波数オフセットを除去
し、高品質なディジタル信号伝送が可能になる。
いて同期検波系において生じる周波数オフセットを除去
し、高品質なディジタル信号伝送が可能になる。
第１図は、本願の第１の発明の原理を示す系統図、第２
図は、本願の第２の発明の原理を示す系統図、第３図
は、本願第３の発明の原理を用いた実施例の系統図、第
４図は、本願の第１の発明を線形等化方式を用いてバー
スト状に伝送される信号を受信する場合に適用した実施
例の系統図、第５図は、本願の第２の発明を判定帰還型
化方式を用いて、バースト状に伝送される信号を受信す
る場合に適用した実施例の系統図、第６図は、第４図の
等化回路109の詳細な系統図、第７図は、第５図の等化
回路211の詳細な系統図、第８図は、符号間干渉が生じ
る通信路モデルを示す図、第９図は第３図に示した通信
路にモデルに対する整合フイルタの系統図である。 図において、 ２、11、107、207、302……整合フィルタ、３、12、10
8、208……周波数オフセット推定回路、４、13、109、2
11……等化回路、103、203、209、303、310、311、31
4、317……メモリ、101、201……タイミング検出回路、
102、202、210……メモリIO制御回路、104、204、309…
…スイッチ制御回路、105、205、307……スイッチ、10
6、206……プロセッサ、110……判定回路、112、213…
…累算器、113、214、316……位相回転器、114……線形
等化器、215……判定帰還型等化器、304……自乗回路、
305……平均値演算、306……偏角検出回路、308……カ
ウンタ、312……差分検出回路、313……除算回路、315
……制御回路、318、319……加算回路、320……ブラン
チメトリック定数部記憶メモリ、321……ACS回路、322
……パスメモリ。
図は、本願の第２の発明の原理を示す系統図、第３図
は、本願第３の発明の原理を用いた実施例の系統図、第
４図は、本願の第１の発明を線形等化方式を用いてバー
スト状に伝送される信号を受信する場合に適用した実施
例の系統図、第５図は、本願の第２の発明を判定帰還型
化方式を用いて、バースト状に伝送される信号を受信す
る場合に適用した実施例の系統図、第６図は、第４図の
等化回路109の詳細な系統図、第７図は、第５図の等化
回路211の詳細な系統図、第８図は、符号間干渉が生じ
る通信路モデルを示す図、第９図は第３図に示した通信
路にモデルに対する整合フイルタの系統図である。 図において、 ２、11、107、207、302……整合フィルタ、３、12、10
8、208……周波数オフセット推定回路、４、13、109、2
11……等化回路、103、203、209、303、310、311、31
4、317……メモリ、101、201……タイミング検出回路、
102、202、210……メモリIO制御回路、104、204、309…
…スイッチ制御回路、105、205、307……スイッチ、10
6、206……プロセッサ、110……判定回路、112、213…
…累算器、113、214、316……位相回転器、114……線形
等化器、215……判定帰還型等化器、304……自乗回路、
305……平均値演算、306……偏角検出回路、308……カ
ウンタ、312……差分検出回路、313……除算回路、315
……制御回路、318、319……加算回路、320……ブラン
チメトリック定数部記憶メモリ、321……ACS回路、322
……パスメモリ。
フロントページの続き (56)参考文献 米国特許5150380（ＵＳ，Ａ) 欧州特許出願公開423775（ＥＰ，Ａ ２) 電子情報通信学会技術研究報告 ＡＰ 89−89 Ｐ．37−42（1990／１／18） 岡ノ上，古谷「周波数オフセット追従機 能を有するＭＬＳＥ受信器の構成」 電子情報通信学会論文誌 Ｖｏｌ．Ｊ 73−ＢＩＩ，Ｎｏ．11，Ｎｏｖｅｍｂｅ ｒ 1990 Ｐ．736−744 岡ノ上他「Ｔ ＤＭＡディジタル移動通信における周波 数オフセット補正機能を有するＭＬＳＥ 受信器の構成」
Claims (3)
- 【請求項１】受信信号を入力とする整合フィルタと、前
記整合フィルタの出力を入力として周波数オフセットを
推定する手段と、前記周波数オフセットを推定する手段
の出力と前記受信信号を入力として符号間干渉を等化す
る手段を有することを特徴とするディジタル信号受信方
式。 - 【請求項２】受信信号を入力とする整合フィルタと、前
記整合フィルタの出力を入力として周波数オフセットを
推定する手段と、前記周波数オフセットを推定する手段
の出力と前記整合フィルタの出力を入力として符号間干
渉を等化する手段を有することを特徴とするディジタル
信号受信方式。 - 【請求項３】受信信号を入力とする整合フィルタと、前
記整合フィルタの出力を入力とする自乗回路と、前記自
乗回路の出力を入力とする平均値演算回路と、前記平均
値演算回路の演算回数をカウントし前記演算回数を制御
回路に出力するカウンタと、前記平均値演算回路の演算
結果の偏角を求める偏角検出回路と、前記カウンタの出
力を入力として前記カウンタの出力が定数N1及び定数N2
（N1＜N2）に等しくなったときに、前記偏角検出回路の
出力をそれぞれメモリ１、メモリ２に入力するようにス
イッチを制御する前記制御回路と、前記メモリ１及び前
記メモリ２に記憶された値の差を検出する差分検出回路
と、前記差分検出回路からの出力を前記定数N1、N2の差
で除する除算回路を有することを特徴とするディジタル
信号受信装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1272006A JP2508298B2 (ja) | 1989-10-18 | 1989-10-18 | ディジタル信号受信方式及び受信装置 |
| EP90119940A EP0423775B1 (en) | 1989-10-18 | 1990-10-17 | Receiver capable of removing both intersymbol interference and frequency offset |
| DE69029988T DE69029988T2 (de) | 1989-10-18 | 1990-10-17 | Empfänger, der zur Beseitigung sowohl einer Nachbarsymbolstörung als auch einer Frequenzverschiebung fähig ist |
| US07/597,693 US5150380A (en) | 1989-10-18 | 1990-10-17 | Receiver capable of removing both intersymbol interference and frequency offset |
| AU64718/90A AU645037B2 (en) | 1989-10-18 | 1990-10-18 | Receiver capable of removing both intersymbol interference and frequency offset |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1272006A JP2508298B2 (ja) | 1989-10-18 | 1989-10-18 | ディジタル信号受信方式及び受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03133218A JPH03133218A (ja) | 1991-06-06 |
| JP2508298B2 true JP2508298B2 (ja) | 1996-06-19 |
Family
ID=17507830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1272006A Expired - Lifetime JP2508298B2 (ja) | 1989-10-18 | 1989-10-18 | ディジタル信号受信方式及び受信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5150380A (ja) |
| EP (1) | EP0423775B1 (ja) |
| JP (1) | JP2508298B2 (ja) |
| AU (1) | AU645037B2 (ja) |
| DE (1) | DE69029988T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5263026A (en) * | 1991-06-27 | 1993-11-16 | Hughes Aircraft Company | Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver |
| JPH0590904A (ja) * | 1991-09-27 | 1993-04-09 | Nec Corp | 制御信号発生回路 |
| JP3100447B2 (ja) * | 1992-01-10 | 2000-10-16 | 三菱電機株式会社 | 適応等化器および受信機 |
| DE4201439A1 (de) * | 1992-01-21 | 1993-07-22 | Daimler Benz Ag | Verfahren und anordnung zur uebertragung hoher datenraten fuer den digitalen rundfunk |
| US5276706A (en) * | 1992-05-20 | 1994-01-04 | Hughes Aircraft Company | System and method for minimizing frequency offsets between digital communication stations |
| JP2605566B2 (ja) * | 1992-12-25 | 1997-04-30 | 日本電気株式会社 | 適応型等化器 |
| US5422917A (en) * | 1993-01-04 | 1995-06-06 | Novatel Communications Ltd. | Frequency offset estimation using the phase rotation of channel estimates |
| US5579345A (en) * | 1994-10-13 | 1996-11-26 | Westinghouse Electric Corporation | Carrier tracking loop for QPSK demodulator |
| KR0157711B1 (ko) * | 1995-07-12 | 1998-11-16 | 김광호 | 데이타 통신단말장치에서 등화방법 |
| US6097770A (en) * | 1996-10-31 | 2000-08-01 | Lucent Technologies Inc. | Frequency offset estimation for wireless systems based on channel impulse response |
| US5818872A (en) * | 1996-12-31 | 1998-10-06 | Cirrus Logic, Inc. | Timing offset error extraction method and apparatus |
| US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| US6389040B1 (en) | 1998-09-11 | 2002-05-14 | Lucent Technologies Inc. | Apparatus and method for generating a frequency offset estimate for communication systems having frequency selecting fading channels |
| US6393068B1 (en) | 1998-09-22 | 2002-05-21 | Agere Systems Guardian Corp. | Communication channel and frequency offset estimator |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| US7058150B2 (en) | 2000-04-28 | 2006-06-06 | Broadcom Corporation | High-speed serial data transceiver and related methods |
| US7577192B2 (en) * | 2001-03-29 | 2009-08-18 | Applied Wave Research, Inc. | Method and apparatus for characterizing the distortion produced by electronic equipment |
| US6690753B2 (en) | 2001-06-08 | 2004-02-10 | Broadcom Corporation | Receiver having decisional feedback equalizer with remodulation and related methods |
| US20060024362A1 (en) * | 2004-07-29 | 2006-02-02 | Pawan Seth | Composition comprising a benzimidazole and process for its manufacture |
| US7539125B2 (en) * | 2005-10-14 | 2009-05-26 | Via Technologies, Inc. | Method and circuit for frequency offset estimation in frequency domain in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11A/G wireless LAN standard |
| US8463121B2 (en) * | 2009-10-09 | 2013-06-11 | Nec Laboratories America, Inc. | Ultra wide-range frequency offset estimation for digital coherent optical receivers |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4430743A (en) * | 1980-11-17 | 1984-02-07 | Nippon Electric Co., Ltd. | Fast start-up system for transversal equalizers |
| US4540948A (en) * | 1982-09-14 | 1985-09-10 | Nec Corporation | 8-Phase phase-shift keying demodulator |
| US4545060A (en) * | 1983-09-19 | 1985-10-01 | Northern Telecom Limited | Decision feedback adaptive equalizer acting on zero states following a non-zero state |
| US4621365A (en) * | 1984-11-16 | 1986-11-04 | Hughes Aircraft Company | Synchronization preamble correlation detector and frequency estimator |
| NL8700125A (nl) * | 1987-01-20 | 1988-08-16 | Philips Nv | Inrichting voor het bestrijden van intersymboolinterferentie en ruis. |
| US4885757A (en) * | 1987-06-01 | 1989-12-05 | Texas Instruments Incorporated | Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks |
| NL8701333A (nl) * | 1987-06-09 | 1989-01-02 | Philips Nv | Inrichting voor het bestrijden van intersymboolinterferentie en ruis. |
-
1989
- 1989-10-18 JP JP1272006A patent/JP2508298B2/ja not_active Expired - Lifetime
-
1990
- 1990-10-17 US US07/597,693 patent/US5150380A/en not_active Expired - Lifetime
- 1990-10-17 DE DE69029988T patent/DE69029988T2/de not_active Expired - Lifetime
- 1990-10-17 EP EP90119940A patent/EP0423775B1/en not_active Expired - Lifetime
- 1990-10-18 AU AU64718/90A patent/AU645037B2/en not_active Expired
Non-Patent Citations (2)
| Title |
|---|
| 電子情報通信学会技術研究報告ＡＰ８９−８９Ｐ．３７−４２（１９９０／１／１８）岡ノ上，古谷「周波数オフセット追従機能を有するＭＬＳＥ受信器の構成」 |
| 電子情報通信学会論文誌Ｖｏｌ．Ｊ７３−ＢＩＩ，Ｎｏ．１１，Ｎｏｖｅｍｂｅｒ１９９０Ｐ．７３６−７４４岡ノ上他「ＴＤＭＡディジタル移動通信における周波数オフセット補正機能を有するＭＬＳＥ受信器の構成」 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU6471890A (en) | 1991-04-26 |
| EP0423775A3 (en) | 1993-02-24 |
| EP0423775B1 (en) | 1997-02-26 |
| EP0423775A2 (en) | 1991-04-24 |
| JPH03133218A (ja) | 1991-06-06 |
| DE69029988D1 (de) | 1997-04-03 |
| AU645037B2 (en) | 1994-01-06 |
| DE69029988T2 (de) | 1997-06-12 |
| US5150380A (en) | 1992-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2508298B2 (ja) | ディジタル信号受信方式及び受信装置 | |
| JP3224555B2 (ja) | モデム | |
| US7944964B2 (en) | Apparatus and method for stable DEF using selective FBF | |
| US5970093A (en) | Fractionally-spaced adaptively-equalized self-recovering digital receiver for amplitude-Phase modulated signals | |
| US6347126B1 (en) | Receiver with a frequency offset correcting function | |
| EP0848870B1 (en) | Equalizer with extended channel estimation for a receiver in a digital transmission system | |
| EP0801772B1 (en) | Device and method for adaptive narrowband interference suppression in multiple-access communication | |
| US6563868B1 (en) | Method and apparatus for adaptive equalization in the presence of large multipath echoes | |
| JP2770626B2 (ja) | 適応受信機 | |
| EP0430481A2 (en) | Method and apparatus for diversity reception of time-dispersed signals | |
| EP0843924B1 (en) | Equalizer with a sequence estimation method with state reduction for a receiver in a digital transmission system | |
| US6952570B2 (en) | Wireless communication receiver that determines frequency offset | |
| US7006565B1 (en) | Hybrid soft and hard decision feedback equalizer | |
| US20040071234A1 (en) | High rate receiver | |
| WO2002032067A1 (en) | Method for automatic frequency control | |
| US6088389A (en) | System and method for training a plurality of equalizers and a modem employing the system or method | |
| CA2229182A1 (en) | Transmission/reception unit with bidirectional equalization | |
| US6269131B1 (en) | Physical channel estimator | |
| EP1235401B1 (en) | Estimation of frequency offset, for use with short data bursts | |
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| US6678317B1 (en) | Adaptive equalizer device and method for controlling adaptive equalizer | |
| US6294960B1 (en) | Phase lock loop circuit using signal estimator | |
| JP4315549B2 (ja) | 信号キャリア回復処理方法 | |
| EP0621712B1 (en) | Distortion canceller for line receivers | |
| US6956915B2 (en) | Method of correcting frequency error |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |