JPH0421207A - 適応等化器 - Google Patents
適応等化器Info
- Publication number
- JPH0421207A JPH0421207A JP2124136A JP12413690A JPH0421207A JP H0421207 A JPH0421207 A JP H0421207A JP 2124136 A JP2124136 A JP 2124136A JP 12413690 A JP12413690 A JP 12413690A JP H0421207 A JPH0421207 A JP H0421207A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- switch
- coefficient
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 abstract description 20
- 238000000034 method Methods 0.000 abstract description 12
- 238000012549 training Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、差動変調方式を用いて送信したディジタル
データを受信する際に、回線の変動に追従して判定点に
おける符号量干渉を除去する適応等化器の適応等化方式
に関するものである。
データを受信する際に、回線の変動に追従して判定点に
おける符号量干渉を除去する適応等化器の適応等化方式
に関するものである。
（従来の技術）
文献名（Ｄｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ
ｓ ｐｐ、 ５５４−５７２ ＭｃＧｒａｗ−Ｈｉｌ
ｌ、１９８９）従来、この種の装置は上記文献に開示さ
れるものがあった。第３図は、この文献の適応等化器を
示すブロック図であ。第４図は送信データバーストの構
成であり、通常等花器を用いるシステムでは、最初の数
シンボル期間（Ｌｌ）は、あらかじめ定められたデータ
を送信するトレーニング期間である。このあらかじめ定
められたデータ（トレーニングデータ）は、第３図中の
記憶部１０９にあらかじめ格納されている。等花器の動
作は次のようになる。第１の入力端子１０１から入力さ
れた受信信号ｙ （ｎ）はシフトレジスタ１０２と係数
更新部１０７に入力される。シフトレジスタ１０２に蓄
えられた信号は、乗算部１０３において係数更新部１０
７から出力される係数Ｃｔ（ｉ＝−Ｎ〜Ｍ）と乗算され
加算器１０４に出力される。ここでＮ、Ｍはともに０以
上の整数である。１０４は、乗算部１０３から出力され
た全てのデータの総和ｚ （Ｌ）を計算し、判定器１０
５に出力する。
ｓ ｐｐ、 ５５４−５７２ ＭｃＧｒａｗ−Ｈｉｌ
ｌ、１９８９）従来、この種の装置は上記文献に開示さ
れるものがあった。第３図は、この文献の適応等化器を
示すブロック図であ。第４図は送信データバーストの構
成であり、通常等花器を用いるシステムでは、最初の数
シンボル期間（Ｌｌ）は、あらかじめ定められたデータ
を送信するトレーニング期間である。このあらかじめ定
められたデータ（トレーニングデータ）は、第３図中の
記憶部１０９にあらかじめ格納されている。等花器の動
作は次のようになる。第１の入力端子１０１から入力さ
れた受信信号ｙ （ｎ）はシフトレジスタ１０２と係数
更新部１０７に入力される。シフトレジスタ１０２に蓄
えられた信号は、乗算部１０３において係数更新部１０
７から出力される係数Ｃｔ（ｉ＝−Ｎ〜Ｍ）と乗算され
加算器１０４に出力される。ここでＮ、Ｍはともに０以
上の整数である。１０４は、乗算部１０３から出力され
た全てのデータの総和ｚ （Ｌ）を計算し、判定器１０
５に出力する。
ここで、
■
となる。
判定器１０５では受信信号を判定し判定結果Ｘ（ｎ）を
出力端子１１０に出力する。スイッチ１０８は、トレー
ニング期間には■側に接続され減算器１０６の負符号側
に１０９に記憶されているデータを順次供給し、トレー
ニング期間が終了すると■側に接続され減算器１０６の
負符号側に１０５の出力ｘ （ｎ）を供給する。即ち、
等花器における希望信号が、トレーニング期間は１０９
に蓄えられたデータであり、ユーザデータ期間は１０５
から出力される判定結果になるのである。
出力端子１１０に出力する。スイッチ１０８は、トレー
ニング期間には■側に接続され減算器１０６の負符号側
に１０９に記憶されているデータを順次供給し、トレー
ニング期間が終了すると■側に接続され減算器１０６の
負符号側に１０５の出力ｘ （ｎ）を供給する。即ち、
等花器における希望信号が、トレーニング期間は１０９
に蓄えられたデータであり、ユーザデータ期間は１０５
から出力される判定結果になるのである。
減算器１０６は１０４の出力ｚ （ｎ）から１０８の出
力を減算し係数更新部１０７に等化誤差信号ｅ （ｎ）
として出力する。係数更新部２０１では受信信号ｙ （
ｎ）と等化誤差信号ｅ （ｎ）を用いて乗算部１０４の
係数が伝送路の変化に追従するように係数を更新し１０
４に出力する。係数更新のためのアルゴリズムには例え
ばＲＬ Ｓ （ＲｅｃｕｒｓｉｖｅＬｅａｓｔ ５ｑｕ
ａｒｅ）アルゴリズムがある。この係数更新アルゴリズ
ムは次のように表される。
力を減算し係数更新部１０７に等化誤差信号ｅ （ｎ）
として出力する。係数更新部２０１では受信信号ｙ （
ｎ）と等化誤差信号ｅ （ｎ）を用いて乗算部１０４の
係数が伝送路の変化に追従するように係数を更新し１０
４に出力する。係数更新のためのアルゴリズムには例え
ばＲＬ Ｓ （ＲｅｃｕｒｓｉｖｅＬｅａｓｔ ５ｑｕ
ａｒｅ）アルゴリズムがある。この係数更新アルゴリズ
ムは次のように表される。
ｃ（Ｌ）＝ ｃ（Ｌ−１）＋ ｋ（Ｌ）ｅ（Ｌ）■Ｌ）
・Ｐ（Ｌ−１）虱Ｌ） （１＋！Ｌ’ （Ｌ）Ｐ（Ｌ−
１ハ（し））Ｐ （Ｌ）・Ｐ（Ｌ−１）−■Ｌ）ｌ”（
Ｌ）Ｐ（Ｌ−１）ここで、 Ｌ” （Ｌ）＝（ｙ（Ｌ＋Ｎ）、ｙ（Ｌ＋Ｎ−１）、
・・・、ｙ（Ｌ）、・・・、ｙ（Ｌ−Ｍ））ｃ ” □
（Ｃ−Ｎ（Ｌ）＋Ｃ−Ｎ−＋（Ｌ）ｓ・・＋ｃｏ（Ｌ）
＋ −・・、ｃＭ（ｔ、））であり、７は転置をアン
ダーパーは縦ヘクトルを表す。この係数は、次の受信デ
ータが入力されたときに使われる。この演算は、通常Ｄ
ＳＰのソフトウェアなどで行われる。
・Ｐ（Ｌ−１）虱Ｌ） （１＋！Ｌ’ （Ｌ）Ｐ（Ｌ−
１ハ（し））Ｐ （Ｌ）・Ｐ（Ｌ−１）−■Ｌ）ｌ”（
Ｌ）Ｐ（Ｌ−１）ここで、 Ｌ” （Ｌ）＝（ｙ（Ｌ＋Ｎ）、ｙ（Ｌ＋Ｎ−１）、
・・・、ｙ（Ｌ）、・・・、ｙ（Ｌ−Ｍ））ｃ ” □
（Ｃ−Ｎ（Ｌ）＋Ｃ−Ｎ−＋（Ｌ）ｓ・・＋ｃｏ（Ｌ）
＋ −・・、ｃＭ（ｔ、））であり、７は転置をアン
ダーパーは縦ヘクトルを表す。この係数は、次の受信デ
ータが入力されたときに使われる。この演算は、通常Ｄ
ＳＰのソフトウェアなどで行われる。
（発明が解決しようとする課Ｂ）
しかしながら、第４図のユーザデータ部分が長くなると
、等花器の係数更新が伝送路の変化に追従せず出力端子
１１０から出力されるデータの誤り率が劣化するという
問題点があった。さらに、データ部分の途中の一部があ
らかじめ分かっている場合であっても差動符号化されて
いる場合には、位相の不確定性からそのあらかしめ分が
っているデータを記憶部１０９に格納して、等花器の性
能改善に役立てることができないという問題点があった
。
、等花器の係数更新が伝送路の変化に追従せず出力端子
１１０から出力されるデータの誤り率が劣化するという
問題点があった。さらに、データ部分の途中の一部があ
らかじめ分かっている場合であっても差動符号化されて
いる場合には、位相の不確定性からそのあらかしめ分が
っているデータを記憶部１０９に格納して、等花器の性
能改善に役立てることができないという問題点があった
。
（課題を解決するための手段）
本発明においては、差動変調方式の形式に対応して、規
定データ部分を差動符号化したときの、複数系列の予定
データを記憶し又は発生させる手段を有する。
定データ部分を差動符号化したときの、複数系列の予定
データを記憶し又は発生させる手段を有する。
また、波形等化部分、判定手段、および係数更新手段と
協働して、受信信号と予定データとの等化誤差を規定デ
ータ長に亘って且つ各系列毎に加算し、最小値を与える
予定データの系列を決定する手段を有する。
協働して、受信信号と予定データとの等化誤差を規定デ
ータ長に亘って且つ各系列毎に加算し、最小値を与える
予定データの系列を決定する手段を有する。
そして、この決定された予定データを、あたがもトレー
ニングデータのように見做して、等化出力を発生させる
と共に、次のユーザデータのために、シフトレジスタそ
の他のデータをセットする制御手段を有する。
ニングデータのように見做して、等化出力を発生させる
と共に、次のユーザデータのために、シフトレジスタそ
の他のデータをセットする制御手段を有する。
（作 用）
差動変調の場合、ユーザデータの最後のシンボルに応じ
て、規定データは、複数種類のいずれかの予定データ系
列で送信される。
て、規定データは、複数種類のいずれかの予定データ系
列で送信される。
本発明では、予定された全ての系列について、等化誤差
を加算し、最小値を与える系列を規定データの送信デー
タと推定し、等化動作を行なわせる。
を加算し、最小値を与える系列を規定データの送信デー
タと推定し、等化動作を行なわせる。
従って、仮りにユーザデータに誤りがあったにしても、
正確な等化が期待できる。
正確な等化が期待できる。
（実施例）
第１図と第２図は、本発明の第１の実施例を示すブロッ
ク図であ。変調方式は、差動２相位相変調を仮定してい
る。送信データバーストの構成は、第５図に示す通りで
あり、第１番目から第Ｌ３番目までのＬ３シンボルがト
レーニング、第り、＋１番目から第Ｌ３ ＋ＬＪ番目ま
でのＬ４シンボルがユーザデータ１、第Ｌ ：ｌ ＋Ｌ
４ ＋ １番目から第Ｌ ３＋ Ｌ ａ ＋ Ｌ ｓ
番目までのＬ５シンボルが規定データ、第Ｌｓ＋Ｌａ
＋Ｌ、Ｓ ＋１番目から第Ｌ３＋ Ｌ ａ 十Ｌ ｓ
＋Ｌ ｂ番目までのＬ６シンボルがユーザデータ２であ
る。ユーザデータ１とユーザデータ２の間にある規定デ
ータばあらかしめ定められたデータであり、移動通信の
ＴＤＭＡ通信などでは同一周波数を使用する異なったセ
ルのバーストと区分するために用いられるカラーコード
などがこの規定データに相当する。ユーザデータ１、ユ
ーザデータ２はランダムデータである。
ク図であ。変調方式は、差動２相位相変調を仮定してい
る。送信データバーストの構成は、第５図に示す通りで
あり、第１番目から第Ｌ３番目までのＬ３シンボルがト
レーニング、第り、＋１番目から第Ｌ３ ＋ＬＪ番目ま
でのＬ４シンボルがユーザデータ１、第Ｌ ：ｌ ＋Ｌ
４ ＋ １番目から第Ｌ ３＋ Ｌ ａ ＋ Ｌ ｓ
番目までのＬ５シンボルが規定データ、第Ｌｓ＋Ｌａ
＋Ｌ、Ｓ ＋１番目から第Ｌ３＋ Ｌ ａ 十Ｌ ｓ
＋Ｌ ｂ番目までのＬ６シンボルがユーザデータ２であ
る。ユーザデータ１とユーザデータ２の間にある規定デ
ータばあらかしめ定められたデータであり、移動通信の
ＴＤＭＡ通信などでは同一周波数を使用する異なったセ
ルのバーストと区分するために用いられるカラーコード
などがこの規定データに相当する。ユーザデータ１、ユ
ーザデータ２はランダムデータである。
第２図を参照するに、通信に先だって、記憶手段２１４
にはトレーニングデータが、記憶手段２１５には規定デ
ータを差動符号化したデータが、記憶手段２１６には記
憶手段２１５の内容を符号反転させたものが蓄えられて
いる。例えば、規定データが ［１，−１，１，１，１，−１，−１］である場合には
、記憶手段２１５の内容は、［１，−１，−Ｌ−１，−
１，１，−１］記憶手段２１６の内容は、 ［−１，１，１，ｌ、 １．−１． １コとなる。
にはトレーニングデータが、記憶手段２１５には規定デ
ータを差動符号化したデータが、記憶手段２１６には記
憶手段２１５の内容を符号反転させたものが蓄えられて
いる。例えば、規定データが ［１，−１，１，１，１，−１，−１］である場合には
、記憶手段２１５の内容は、［１，−１，−Ｌ−１，−
１，１，−１］記憶手段２１６の内容は、 ［−１，１，１，ｌ、 １．−１． １コとなる。
第１図を参照するに、第１番目の受信データが到来する
前には、Ｍ＋Ｎ＋１個のレジスタからなるシフトレジス
タ２０２の内容及び係数更新部２０８中のレジスタの内
容は全てリセットされ、スイッチ制御手段（図示しない
）により、Ｍ十Ｎ＋１個のスイッチからなるスイッチ２
０３は■側に、スイッチ２２５は■側の、スイッチ２２
６は■側に、スイッチ２１３は■側に、それぞれ接続さ
れている。
前には、Ｍ＋Ｎ＋１個のレジスタからなるシフトレジス
タ２０２の内容及び係数更新部２０８中のレジスタの内
容は全てリセットされ、スイッチ制御手段（図示しない
）により、Ｍ十Ｎ＋１個のスイッチからなるスイッチ２
０３は■側に、スイッチ２２５は■側の、スイッチ２２
６は■側に、スイッチ２１３は■側に、それぞれ接続さ
れている。
本実施例における動作は、第１番目から第Ｎ番目の受信
データに対する処理、第Ｎ＋１番目から第Ｎ十Ｌ３番目
の受信データに対する処理（トレーニングデータに対す
る処理）、第Ｎ＋Ｌｓ＋ｉ番目から第Ｎ＋Ｌ！ ＋Ｌａ
番目の受信データに対する処理（ユーザデータ１に対す
る処理）、第Ｎ＋ Ｌ ｓ ＋ Ｌ ａ ＋ １番目か
ら第Ｎ＋Ｌｓ ＋Ｌａ＋Ｌｓ番目の受信データに対する
処理（規定データに対する処理）、第Ｎ十Ｌｓ ＋Ｌ４
＋ｔ、、＋１番目から第Ｎ＋Ｌｌ ＋Ｌ４ ＋Ｌｌ
＋Ｌ６番目の受イ言データに対する処理（ユーザデータ
２に対する処理）に分類される。
データに対する処理、第Ｎ＋１番目から第Ｎ十Ｌ３番目
の受信データに対する処理（トレーニングデータに対す
る処理）、第Ｎ＋Ｌｓ＋ｉ番目から第Ｎ＋Ｌ！ ＋Ｌａ
番目の受信データに対する処理（ユーザデータ１に対す
る処理）、第Ｎ＋ Ｌ ｓ ＋ Ｌ ａ ＋ １番目か
ら第Ｎ＋Ｌｓ ＋Ｌａ＋Ｌｓ番目の受信データに対する
処理（規定データに対する処理）、第Ｎ十Ｌｓ ＋Ｌ４
＋ｔ、、＋１番目から第Ｎ＋Ｌｌ ＋Ｌ４ ＋Ｌｌ
＋Ｌ６番目の受イ言データに対する処理（ユーザデータ
２に対する処理）に分類される。
第１番目から第Ｎ番目の受信データｙ （ｎ）は、入力
端子２０１からスイッチ２２５，２２６゜２０３を介し
てシフトレジスタ２０２に順次入力されると同時に、係
数更新手段２０８に入力される。シフトレジスタ２０２
の１つ１つのレジスタは、それぞれ右側のレジスタとス
イッチ２０３を介して接続されている。シフトレジスタ
２０２の内容は、入力端子２０１よりデータが入力され
る度にスイッチ２０３を介して右ヘシフトされる。
端子２０１からスイッチ２２５，２２６゜２０３を介し
てシフトレジスタ２０２に順次入力されると同時に、係
数更新手段２０８に入力される。シフトレジスタ２０２
の１つ１つのレジスタは、それぞれ右側のレジスタとス
イッチ２０３を介して接続されている。シフトレジスタ
２０２の内容は、入力端子２０１よりデータが入力され
る度にスイッチ２０３を介して右ヘシフトされる。
第Ｎ番目の受信データの入力が終了すると、第１番目か
ら第Ｎ番目の受信データが、シフトレジスタ２０２の左
からＮ番目のレジスタから左端のレジスタに順に格納さ
れている。
ら第Ｎ番目の受信データが、シフトレジスタ２０２の左
からＮ番目のレジスタから左端のレジスタに順に格納さ
れている。
トレーニングに対応する第Ｎ千１番目から第Ｎ十り、＋
１番目の受信データｙ （ｎ）に対する処理は、次のと
おりであり一連の動作が受信データが入力される度に行
われる。第ｎ番目の受信データｙ （ｎ）が、入力端子
２０１からスイッチ２２５２２６．２０３を介してシフ
トレジスタ２０２の左端のレジスタと係数更新手段２０
８に入力されると同時に、シフトレジスタ２０２の各レ
ジスタに蓄えられた受信データｙ （ｎ）は、スイッチ
２０３を介して右ヘシフトされる。次にシフトレジスタ
２０２の各レジスタの内容は、乗算手段２０６において
係数更新手段２０８の出力Ｃ８（］］＝−Ｎ−Ｍと乗算
され加算手段２０７に出力される。加算手段２０７は、
乗算手段２０６から出力さた全てのデータの総和ｚ（ｎ
−Ｎ）を端子２０９を介して、第２図の減算手段２１２
に出力する。この時の加算手段２０７の出力ｚ （ｎ−
Ｎ）は次のように表される。
１番目の受信データｙ （ｎ）に対する処理は、次のと
おりであり一連の動作が受信データが入力される度に行
われる。第ｎ番目の受信データｙ （ｎ）が、入力端子
２０１からスイッチ２２５２２６．２０３を介してシフ
トレジスタ２０２の左端のレジスタと係数更新手段２０
８に入力されると同時に、シフトレジスタ２０２の各レ
ジスタに蓄えられた受信データｙ （ｎ）は、スイッチ
２０３を介して右ヘシフトされる。次にシフトレジスタ
２０２の各レジスタの内容は、乗算手段２０６において
係数更新手段２０８の出力Ｃ８（］］＝−Ｎ−Ｍと乗算
され加算手段２０７に出力される。加算手段２０７は、
乗算手段２０６から出力さた全てのデータの総和ｚ（ｎ
−Ｎ）を端子２０９を介して、第２図の減算手段２１２
に出力する。この時の加算手段２０７の出力ｚ （ｎ−
Ｎ）は次のように表される。
第２図の減算手段２１２の負符号側には、記憶手段２１
４に記憶されたトレーニングデータの第ｎ−Ｎ番目のデ
ータがスイッチ２１３を介して供給される。減算手段の
出力ｅ（ｎ−Ｎ）は等化誤差信号として端子２１０を介
して第１図の係数更新手段２０８に出力される。係数更
新手段２０８は、あらかじめ定められた係数更新法に基
づいて、係数Ｃ３を更新し乗算手段２０６に出力する。
４に記憶されたトレーニングデータの第ｎ−Ｎ番目のデ
ータがスイッチ２１３を介して供給される。減算手段の
出力ｅ（ｎ−Ｎ）は等化誤差信号として端子２１０を介
して第１図の係数更新手段２０８に出力される。係数更
新手段２０８は、あらかじめ定められた係数更新法に基
づいて、係数Ｃ３を更新し乗算手段２０６に出力する。
係数更新のためのアルゴリズムに様々なものがあるがＲ
ＬＳアルゴリズムの場合には係数更新法は次のように表
される。
ＬＳアルゴリズムの場合には係数更新法は次のように表
される。
ｃ（Ｌ）＝ ｃ（Ｌ−１）＋ ｋ（Ｌ）ｅ（Ｌ）ｋｉＬ
）・ Ｐ（Ｌ−１）ユｊＬ） （１＋！ｌ’ （Ｌ
）Ｐ（Ｌ−１１Ｈ（Ｌ） ） −’Ｐ （Ｌ）・
Ｐ（Ｌ−１）−■Ｌ）ｌ’ （Ｌ） Ｐ （Ｌ−１）こ
こで、 ｌ” （Ｌ）・（ｙ（Ｌ＋Ｎ）、ｙ（Ｌ＋Ｎ−１）、
・・・、 ｙ （Ｌ） 、・・・、ｙ（Ｌ−Ｍ））ｃ
Ｔ・（Ｃ−Ｎ （Ｌ） 、 Ｃ−Ｎ。ｒ （ｔ、）
、・・・、Ｃｏ （Ｌ） 、 ・・・、ＣＭ（Ｌ））
であり、′は転置をアンダーパーは縦ベクトルを表す。
）・ Ｐ（Ｌ−１）ユｊＬ） （１＋！ｌ’ （Ｌ
）Ｐ（Ｌ−１１Ｈ（Ｌ） ） −’Ｐ （Ｌ）・
Ｐ（Ｌ−１）−■Ｌ）ｌ’ （Ｌ） Ｐ （Ｌ−１）こ
こで、 ｌ” （Ｌ）・（ｙ（Ｌ＋Ｎ）、ｙ（Ｌ＋Ｎ−１）、
・・・、 ｙ （Ｌ） 、・・・、ｙ（Ｌ−Ｍ））ｃ
Ｔ・（Ｃ−Ｎ （Ｌ） 、 Ｃ−Ｎ。ｒ （ｔ、）
、・・・、Ｃｏ （Ｌ） 、 ・・・、ＣＭ（Ｌ））
であり、′は転置をアンダーパーは縦ベクトルを表す。
この係数は、次の受信データが入力されたときに使われ
る。
る。
第Ｎ＋Ｌｓ番目の受信データに対する処理が終了すると
、スイッチ制御手段により２１３が、■側に接続される
。
、スイッチ制御手段により２１３が、■側に接続される
。
ユーザデータに対応する第Ｎ＋Ｌ３＋１番目から第Ｎ＋
Ｌｚ ＋Ｌ４番目の受信データに対する処理は次の通り
であり一連の動作が受信データが入力される度に行われ
る。第ｎ番目の受信データｙ（ｎ）が、入力端子２０１
からスイッチ２２５゜２２６．２０３を介してシフトレ
ジスタ２０２の左端のレジスタと係数更新手段２０８に
入力されると同時に、シフトレジスタ２０２の各レジス
タに蓄えられた受信データは、スイッチ２０３を介して
右ヘシフトされる。次に、シフトレジスタ２０２の各レ
ジスタの内容は、乗算手段２０６において係数更新手段
２０８の出力Ｃ！（ｉ＝−Ｎ〜Ｍ）と乗算され加算手段
２０７に出力される。
Ｌｚ ＋Ｌ４番目の受信データに対する処理は次の通り
であり一連の動作が受信データが入力される度に行われ
る。第ｎ番目の受信データｙ（ｎ）が、入力端子２０１
からスイッチ２２５゜２２６．２０３を介してシフトレ
ジスタ２０２の左端のレジスタと係数更新手段２０８に
入力されると同時に、シフトレジスタ２０２の各レジス
タに蓄えられた受信データは、スイッチ２０３を介して
右ヘシフトされる。次に、シフトレジスタ２０２の各レ
ジスタの内容は、乗算手段２０６において係数更新手段
２０８の出力Ｃ！（ｉ＝−Ｎ〜Ｍ）と乗算され加算手段
２０７に出力される。
加算手段２０７は、乗算手段２０６から出力された全て
のデータの総和ｚ （ｎ）を端子２０９に介して、第２
図の減算手段２１２と判定手段２１１に出力する。シフ
トレジスタ２０２の左端のレジスタに第Ｎ＋Ｌ番目の受
信データが格納されているときの加算手段２０７の出力
ｚ （Ｌ）は次のように表される。
のデータの総和ｚ （ｎ）を端子２０９に介して、第２
図の減算手段２１２と判定手段２１１に出力する。シフ
トレジスタ２０２の左端のレジスタに第Ｎ＋Ｌ番目の受
信データが格納されているときの加算手段２０７の出力
ｚ （Ｌ）は次のように表される。
門
第２図の判定手段２１１は入力データをあらかじめ定め
られた判定レベル（通常は零）と比較し、判定結果（１
あるいは−１）を出力端子２２４に出力すると同時にス
イッチ２１３を介して減算手段２１２の負符号側にもそ
の判定結果を出力する。
られた判定レベル（通常は零）と比較し、判定結果（１
あるいは−１）を出力端子２２４に出力すると同時にス
イッチ２１３を介して減算手段２１２の負符号側にもそ
の判定結果を出力する。
第２図の減算手段２１２は第１図の加算手段２０７の出
力から第２図の判定手段２１１の出力を減算し、滅夏結
果（等化誤差信号）を端子２１０を介して第１図の係数
更新手段２０８に出力する。係数更新手段２０８は、あ
らかじめ定められた係数更新法に基づいて、係数Ｃ８を
更新し乗算手段２０６に出力する。以上の動作が繰り返
される。
力から第２図の判定手段２１１の出力を減算し、滅夏結
果（等化誤差信号）を端子２１０を介して第１図の係数
更新手段２０８に出力する。係数更新手段２０８は、あ
らかじめ定められた係数更新法に基づいて、係数Ｃ８を
更新し乗算手段２０６に出力する。以上の動作が繰り返
される。
第Ｎ＋Ｌ：！ ＋Ｌ４番目の入力データに対する処理が
終了すると、スイッチ制御手段により、スイッチ２０５
が閉じられ、シフトレジスタ２０２の内容が２０４に転
送され記憶される。転送が終了するとスイッチ２０５が
開かれる。また係数更新手段２０８の内部レジスタの内
容が、記憶部２２９に転送される。係数更新手段２０８
の内部レジスタの内容とは例えばＲＬＳアルゴリズムの
場合には、ｃ （Ｌ４）、 Ｐ （Ｌ４）である。
終了すると、スイッチ制御手段により、スイッチ２０５
が閉じられ、シフトレジスタ２０２の内容が２０４に転
送され記憶される。転送が終了するとスイッチ２０５が
開かれる。また係数更新手段２０８の内部レジスタの内
容が、記憶部２２９に転送される。係数更新手段２０８
の内部レジスタの内容とは例えばＲＬＳアルゴリズムの
場合には、ｃ （Ｌ４）、 Ｐ （Ｌ４）である。
規定データに対応する第Ｎ＋Ｌ３ ＋Ｌ４ ＋１番目か
ら第Ｎ 十Ｌ ３ ＋Ｌ ａ ＋Ｌ ｓ番目抜での受イ
言データに対する処理は次の通りである。まず、スイッ
チ２２５が■側に、スイッチ２２７が■側に接続され、
入力端子２０１から入力される第Ｎ十り。
ら第Ｎ 十Ｌ ３ ＋Ｌ ａ ＋Ｌ ｓ番目抜での受イ
言データに対する処理は次の通りである。まず、スイッ
チ２２５が■側に、スイッチ２２７が■側に接続され、
入力端子２０１から入力される第Ｎ十り。
十し４＋１番目から第Ｎ 十Ｌ ｓ ＋Ｌ ａ ＋ Ｌ
ｓ番目までの受信データが、スイッチ２２５と２２７
を介シて、Ｌ５個のレジスタからなるシフトレジスタ２
２８に順次格納される。第Ｎ＋Ｌ３ ＋Ｉ、 十Ｌ５番
目までの受信データが２２８に格納されると、スイッチ
制御手段によりスイッチ２２７が■側に、スイッチ２２
６が■側に接続され等花器への入力信号が、シフトレジ
スタ２２８に格納されたデータとなる。この時シフトレ
ジスタ２２８の右端には第Ｎ＋Ｌｌ＋Ｌ４ ＋１番目の
受信データが、シフトレジスタ２２８の左端には第Ｎ十
り。
ｓ番目までの受信データが、スイッチ２２５と２２７
を介シて、Ｌ５個のレジスタからなるシフトレジスタ２
２８に順次格納される。第Ｎ＋Ｌ３ ＋Ｉ、 十Ｌ５番
目までの受信データが２２８に格納されると、スイッチ
制御手段によりスイッチ２２７が■側に、スイッチ２２
６が■側に接続され等花器への入力信号が、シフトレジ
スタ２２８に格納されたデータとなる。この時シフトレ
ジスタ２２８の右端には第Ｎ＋Ｌｌ＋Ｌ４ ＋１番目の
受信データが、シフトレジスタ２２８の左端には第Ｎ十
り。
十り、＋Ｌ、番目の受信データが格納されている。
次に、第２図の記憶手段２１８の内容がリセットされ、
スイッチ２１９が■側にスイッチ２１３が■側に接続さ
れて、等化器の希望信号を記憶手段２１５に格納された
データと仮定した等化器の動作が、以下に示すようにＬ
５回繰り返される。
スイッチ２１９が■側にスイッチ２１３が■側に接続さ
れて、等化器の希望信号を記憶手段２１５に格納された
データと仮定した等化器の動作が、以下に示すようにＬ
５回繰り返される。
まず、第１図のシフトレジスタ２２８の右端のレジスタ
の内容はスイッチ２２６と２０３を介してシフトレジス
タ２０２に入力され、シフトレジスタ２０２の内容は右
へ順にシフトされる。またシフトレジスタ２２８の右端
のデータはスイッチ２２７を介してシフトレジスタ２２
８の左端にも入力され、シフトレジスタ２２８の内容は
右へシフトされる。次に、シフトレジスタ２０２の各レ
ジスタの内容は、乗算手段２０６において係数更新手段
２０８の出力Ｃ６（ｉ＝−Ｎ−Ｍ）と乗算され加算手段
２０７に出力される。加算手段２０７は、乗算手段２０
６から出力された全てのデータの総和ｚ （ｎ）を端子
２０９を介して、第２図の減算手段２１２に出力する。
の内容はスイッチ２２６と２０３を介してシフトレジス
タ２０２に入力され、シフトレジスタ２０２の内容は右
へ順にシフトされる。またシフトレジスタ２２８の右端
のデータはスイッチ２２７を介してシフトレジスタ２２
８の左端にも入力され、シフトレジスタ２２８の内容は
右へシフトされる。次に、シフトレジスタ２０２の各レ
ジスタの内容は、乗算手段２０６において係数更新手段
２０８の出力Ｃ６（ｉ＝−Ｎ−Ｍ）と乗算され加算手段
２０７に出力される。加算手段２０７は、乗算手段２０
６から出力された全てのデータの総和ｚ （ｎ）を端子
２０９を介して、第２図の減算手段２１２に出力する。
減算手段２１２の負符号側には記憶手段２１５に格納さ
れたデータを、順に供給する。減算手段２１２の出力は
、端子２１０を介して第１図の係数更新手段２０８に入
力されると同時に加算手段２１７へも入力され加算手段
２１７で記憶手段２１Ｂの内容と加算され結果が記憶手
段２１８に格納される。係数更新手段２０８は係数を更
新し乗算手段２０６に出力する。ＬＳ回の繰り返し動作
が終了すると、記憶手段２２０にＬｓ回分の等化誤差の
和が格納される。
れたデータを、順に供給する。減算手段２１２の出力は
、端子２１０を介して第１図の係数更新手段２０８に入
力されると同時に加算手段２１７へも入力され加算手段
２１７で記憶手段２１Ｂの内容と加算され結果が記憶手
段２１８に格納される。係数更新手段２０８は係数を更
新し乗算手段２０６に出力する。ＬＳ回の繰り返し動作
が終了すると、記憶手段２２０にＬｓ回分の等化誤差の
和が格納される。
次に、各レジスタの内容を元に戻すために次の動作が行
われる。まず、スイッチ２０３を■側に接続しシフトレ
ジスタ２０４の内容をシフトレジスタ２０２に転送する
。転送が終了すると、スイッチ２０３は■側に接続され
る。次に記憶部２２９に格納された内容が係数更新手段
２０８に転送される。例えばＲＬＳアルゴレズムの場合
は、■（Ｌ、）、Ｐ （Ｌ、）が記憶部２２９から係数
更新手段２０８に転送されるのである。次に、記憶手段
２１８の内容がリセットされ、スイッチ２１９が■側に
スイッチ２１３が■側に接続されて、等化器の希望信号
を２１５に格納されたデータと仮定した等化器の動作が
、以下に示すようにＬ５回繰り返される。まず、シフト
レジスタ２２８の右端のレジスタの内容は、スイッチ２
２６と２０３を介してシフトレジスタ２０２に入力され
、シフトレジスタ２０２の内容は右へ順にシフトされる
。
われる。まず、スイッチ２０３を■側に接続しシフトレ
ジスタ２０４の内容をシフトレジスタ２０２に転送する
。転送が終了すると、スイッチ２０３は■側に接続され
る。次に記憶部２２９に格納された内容が係数更新手段
２０８に転送される。例えばＲＬＳアルゴレズムの場合
は、■（Ｌ、）、Ｐ （Ｌ、）が記憶部２２９から係数
更新手段２０８に転送されるのである。次に、記憶手段
２１８の内容がリセットされ、スイッチ２１９が■側に
スイッチ２１３が■側に接続されて、等化器の希望信号
を２１５に格納されたデータと仮定した等化器の動作が
、以下に示すようにＬ５回繰り返される。まず、シフト
レジスタ２２８の右端のレジスタの内容は、スイッチ２
２６と２０３を介してシフトレジスタ２０２に入力され
、シフトレジスタ２０２の内容は右へ順にシフトされる
。
また、シフトレジスタ２２８の右端のデータはスイッチ
２２７を介して２２８の左端にも入力され、シフトレジ
スタ２２８の内容は右へシフトされる。
２２７を介して２２８の左端にも入力され、シフトレジ
スタ２２８の内容は右へシフトされる。
次に、シフトレジスタ２０２の各レジスタの内容は、乗
算手段２０６において係数更新手段２０８の出力Ｃ＝
（ｉ＝−Ｎ−Ｍ）と乗算され加算手段２０７に出力さ
れる。加算手段２０７は、乗算手段２０６から出力され
た全てのデータの総和２（ｎ）を端子２０９を介して、
第２図の減算手段２１２に出力する。減算手段２１２の
負符号側には記憶手段２１６のデータを、順に供給する
。減算手段２１２の出力は、端子２１０を介して第１図
の係数更新手段２０８に入力されると同時に、加算手段
２１７へも入力され、加算手段２１７で記憶手段２１８
の内容と加算され結果が記憶手段２１８に格納される。
算手段２０６において係数更新手段２０８の出力Ｃ＝
（ｉ＝−Ｎ−Ｍ）と乗算され加算手段２０７に出力さ
れる。加算手段２０７は、乗算手段２０６から出力され
た全てのデータの総和２（ｎ）を端子２０９を介して、
第２図の減算手段２１２に出力する。減算手段２１２の
負符号側には記憶手段２１６のデータを、順に供給する
。減算手段２１２の出力は、端子２１０を介して第１図
の係数更新手段２０８に入力されると同時に、加算手段
２１７へも入力され、加算手段２１７で記憶手段２１８
の内容と加算され結果が記憶手段２１８に格納される。
第１図の係数更新手段２０８は係数を更新し乗算手段２
０６に出力する。Ｌ５回の繰り返し動作が終了すると記
憶手段２２１にり１回分の等化誤差の和が格納される。
０６に出力する。Ｌ５回の繰り返し動作が終了すると記
憶手段２２１にり１回分の等化誤差の和が格納される。
次に、比較手段２２２は、記憶手段２２０と２２１の大
きさを比較し、どちらが大きいかを端子２２３を介して
、スイッチ制御手段に出力する。
きさを比較し、どちらが大きいかを端子２２３を介して
、スイッチ制御手段に出力する。
スイッチ制御手段は、記憶手段２２０の内容のほうが大
きい場合にはスイッチ２１３を■側に、記憶手段２２１
の内容のほうが大きい場合にはスイッチ２１３を■側に
接続する。
きい場合にはスイッチ２１３を■側に、記憶手段２２１
の内容のほうが大きい場合にはスイッチ２１３を■側に
接続する。
次に、各レジスタの内容を元に戻すために次の動作が行
われる。まず、スイッチ２０３を■側に接続しレジスタ
２０４の内容をレジスタ２０２に転送する。転送が終了
すると、スイッチ２０３は■側に接続される。次に記憶
手段２２９に格納された内容が係数更新手段２０８に転
送される。その後、次の動作がり１回繰り返される。ま
ず、シフトレジスタ２２８の右端のレジスタの内容は、
スイッチ２２６と２０３を介してシフトレジスタ２０２
に入力され、シフトレジスタ２０２の内容は右へ順にシ
フトされる。次に、シフトレジスタ２０２の各レジスタ
の内容は、乗算手段２０６において係数更新手段２０８
の出力Ｃｉ （ｉ＝−Ｎ〜Ｍ）と乗算され加算手段２０
７に出力される。
われる。まず、スイッチ２０３を■側に接続しレジスタ
２０４の内容をレジスタ２０２に転送する。転送が終了
すると、スイッチ２０３は■側に接続される。次に記憶
手段２２９に格納された内容が係数更新手段２０８に転
送される。その後、次の動作がり１回繰り返される。ま
ず、シフトレジスタ２２８の右端のレジスタの内容は、
スイッチ２２６と２０３を介してシフトレジスタ２０２
に入力され、シフトレジスタ２０２の内容は右へ順にシ
フトされる。次に、シフトレジスタ２０２の各レジスタ
の内容は、乗算手段２０６において係数更新手段２０８
の出力Ｃｉ （ｉ＝−Ｎ〜Ｍ）と乗算され加算手段２０
７に出力される。
加算手段２０７は、乗算手段２０６から出力された全て
のデータの総和ｚ （ｎ）を端子２０９を介して、第２
図の減算手段２１２と判定手段２１１に出力する。判定
手段２１１は入力データをあらかじめ定められた判定レ
ベル（通常は零）と比較し、判定結果（１あるいは−１
）を出力端子２２４に出力する。減算手段２１２は加算
手段２０７の出力からスイッチ２１３の出力を減算し、
減算結果（等化誤差信号）を端子２１０を介して係数更
新手段２０８に出力する。係数更新手段２０８は、あら
かじめ定められた係数更新法に基づいて、係数Ｃ８を更
新し乗算手段２０６に出力する。
のデータの総和ｚ （ｎ）を端子２０９を介して、第２
図の減算手段２１２と判定手段２１１に出力する。判定
手段２１１は入力データをあらかじめ定められた判定レ
ベル（通常は零）と比較し、判定結果（１あるいは−１
）を出力端子２２４に出力する。減算手段２１２は加算
手段２０７の出力からスイッチ２１３の出力を減算し、
減算結果（等化誤差信号）を端子２１０を介して係数更
新手段２０８に出力する。係数更新手段２０８は、あら
かじめ定められた係数更新法に基づいて、係数Ｃ８を更
新し乗算手段２０６に出力する。
第Ｎ＋Ｌ：ｌ ＋Ｌ４ ＋ＬＳ番目の入力データに対す
る処理が終了すると、スイッチ制御手段により、スイッ
チ２２５が■側に、スイッチ２２６が■側に、スイッチ
２１３が■側に接続される。
る処理が終了すると、スイッチ制御手段により、スイッ
チ２２５が■側に、スイッチ２２６が■側に、スイッチ
２１３が■側に接続される。
第Ｎ＋ Ｌ：ｌ ＋Ｌ４ ＋ ＬＳ ＋ １番目から第
Ｎ＋Ｌ＋±ＬＪ ＋ＬＳ ＋Ｌ６番目の受信データに対
する処理は、第Ｎ＋Ｌ３＋１番目から第Ｎ＋Ｌ３ ＋Ｌ
。
Ｎ＋Ｌ＋±ＬＪ ＋ＬＳ ＋Ｌ６番目の受信データに対
する処理は、第Ｎ＋Ｌ３＋１番目から第Ｎ＋Ｌ３ ＋Ｌ
。
番目の受信データに対する処理と同じである。
このようにして、ユーザデータ１、規定データ、ユーザ
データ２に対応する判定結果が出力端子２２４から出力
される。
データ２に対応する判定結果が出力端子２２４から出力
される。
第６図は、本発明の第２の実施例の、第２図に相当する
部分を示すブロック図である。なお、第１図は第２の実
施例にも共通である。第２の実施例では、変調方式は、
差動４相位相変調を仮定している。４相位相変調である
から、本実施例で取り扱うデータは、複素データとなる
。従って、第１図、第６図における全ての手段は、第２
の実施例では、複素数を扱う手段である。例えば、乗算
手段は、４個の実数の乗算手段と、２個の実数の加算手
段からなる複素数の乗算手段である。実数ではなく、複
素数を扱う以外の第１の実施例と第２の実施例の相違は
、第６図を参照するに、判定手段２１１が２値の判定手
段から４値の判定手段に、２個の記憶手段２１５．２１
６が４個の記憶手段３０１，３０２，３０３，３０４に
、２個の記憶手段２２０．２２１が４個の記憶手段３１
１３１２．３１３，３１４に、スイッチ２１３が４点ス
イッチから６点スイッチに、２１９が２点スイッチから
４点スイッチに置き変わったことである。
部分を示すブロック図である。なお、第１図は第２の実
施例にも共通である。第２の実施例では、変調方式は、
差動４相位相変調を仮定している。４相位相変調である
から、本実施例で取り扱うデータは、複素データとなる
。従って、第１図、第６図における全ての手段は、第２
の実施例では、複素数を扱う手段である。例えば、乗算
手段は、４個の実数の乗算手段と、２個の実数の加算手
段からなる複素数の乗算手段である。実数ではなく、複
素数を扱う以外の第１の実施例と第２の実施例の相違は
、第６図を参照するに、判定手段２１１が２値の判定手
段から４値の判定手段に、２個の記憶手段２１５．２１
６が４個の記憶手段３０１，３０２，３０３，３０４に
、２個の記憶手段２２０．２２１が４個の記憶手段３１
１３１２．３１３，３１４に、スイッチ２１３が４点ス
イッチから６点スイッチに、２１９が２点スイッチから
４点スイッチに置き変わったことである。
通信に先だって、記憶手段３０１には規定データを差動
符号化した情報が、記憶手段３０２．３０３３０４には
、３０１の位相をπ／２，２π／２゜３π／２シフトし
たものが格納される。例えば、複素数のデータを、振幅
と位相で表現した時の位相だけで示したとき、規定デー
タが ；０． π、 π、 Ｏｌ π、π、πコである場合に
は、記憶手段３０１の内容は、［π／４．５π／４．π
／４．π／４，５π／４゜π／４，５π／４］ 記憶手段３０２の内容は、 ［３π／４，７π／４，３π／４．３π／４７π／４，
３π／４．７π／４］ 言己憶手段３０３の内容は、 ［５π／４．π／４．５π／４．５π／４．π／４．５
π／４．π／４コ 記憶手段３０４の内容は、 ［７π／４，３π／４．３π／４，７π／４゜３π／４
．７π／４，３π／４〕 となる。
符号化した情報が、記憶手段３０２．３０３３０４には
、３０１の位相をπ／２，２π／２゜３π／２シフトし
たものが格納される。例えば、複素数のデータを、振幅
と位相で表現した時の位相だけで示したとき、規定デー
タが ；０． π、 π、 Ｏｌ π、π、πコである場合に
は、記憶手段３０１の内容は、［π／４．５π／４．π
／４．π／４，５π／４゜π／４，５π／４］ 記憶手段３０２の内容は、 ［３π／４，７π／４，３π／４．３π／４７π／４，
３π／４．７π／４］ 言己憶手段３０３の内容は、 ［５π／４．π／４．５π／４．５π／４．π／４．５
π／４．π／４コ 記憶手段３０４の内容は、 ［７π／４，３π／４．３π／４，７π／４゜３π／４
．７π／４，３π／４〕 となる。
動イ乍は、第Ｎ十Ｌ３ ＋Ｌａ ＋１番目から第Ｎ十し
！ ＋Ｌａ ＋Ｌｓ番目までの受信データに対する処理
以外は、第１の実施例と同じである。
！ ＋Ｌａ ＋Ｌｓ番目までの受信データに対する処理
以外は、第１の実施例と同じである。
第Ｎ十Ｌ３ ＋Ｌ、ａ ＋ １番目から第Ｎ＋Ｌ３＋Ｌ
４十Ｌ＝、番目までの受信データに対する処理は、第１
の実施例の場合には位相の不確定性が２種類であったの
で、記憶手段２１５と２１６に蓄えられた２種類のデー
タに対する等化誤差の和を加算手段２１７と記憶手段２
１８により求めて、記憶手段２２０と２２１に格納し、
比較手段２２２で大きさを比較し、小さいほうのデータ
を選択したが、第２の実施例では、位相の不確定性が４
種類あるので、記憶手段３０１，３０２，３０３．３０
４に蓄えられた４種類のデータに対する等化誤差の和を
加算手段２１７と記憶手段２１８により求めて、記憶手
段３１１，３１２，３１３，３１４に格納し、比較手段
２２２で大きさを比較し、最も小さいデーータを選択す
るのである。動作の詳細は第１の実施例と同様であるの
で省略する。
４十Ｌ＝、番目までの受信データに対する処理は、第１
の実施例の場合には位相の不確定性が２種類であったの
で、記憶手段２１５と２１６に蓄えられた２種類のデー
タに対する等化誤差の和を加算手段２１７と記憶手段２
１８により求めて、記憶手段２２０と２２１に格納し、
比較手段２２２で大きさを比較し、小さいほうのデータ
を選択したが、第２の実施例では、位相の不確定性が４
種類あるので、記憶手段３０１，３０２，３０３．３０
４に蓄えられた４種類のデータに対する等化誤差の和を
加算手段２１７と記憶手段２１８により求めて、記憶手
段３１１，３１２，３１３，３１４に格納し、比較手段
２２２で大きさを比較し、最も小さいデーータを選択す
るのである。動作の詳細は第１の実施例と同様であるの
で省略する。
以上は線形等化器における動作を述べたが、この動作は
、容易に判定帰還型等化器にも適用することができる。
、容易に判定帰還型等化器にも適用することができる。
また、本実施例は差動２相位相変調及び差動４相位相変
調を仮定したが、差動多相変調の場合にも容易に拡張で
きることは明らかである。
調を仮定したが、差動多相変調の場合にも容易に拡張で
きることは明らかである。
（発明の効果）
以上詳細に説明したように、本発明によれば規定データ
を用いて等化器の係数を更新するようにしたので、送信
データバーストが長い場合にも回線の変化に追従する適
応等化方式を実現することができる。
を用いて等化器の係数を更新するようにしたので、送信
データバーストが長い場合にも回線の変化に追従する適
応等化方式を実現することができる。
第１図と第２図は本発明の一実施例を示すブロック図、
第３図は従来技術の説明図、第４図と第５図は送信バー
ストの構成図、第６図は本発明の他の実施例の一部を示
すブロック図である。 ２０２・・・シフトレジスタ、２０３・・・スイッチ、
２０４・・・シフトレジスタ、２０５・・・スイッチ、
２０６・・・乗算手段、２０７・・・加算手段、２０８
・・・係数更新手段、２１１・・・判定手段、２１２・
・・減算手段、２１３・・・スイッチ、 ２１４〜２
１６・・・記憶手段、２１７・・・加算手段、２１８・
・・記憶手段、２１９・・・スイッチ、２２０，２２１
−・・記憶手段、２２２・・・比較手段、２２５〜２２
７・・・スイッチ手段、２２８・・・シフトレジスタ。
第３図は従来技術の説明図、第４図と第５図は送信バー
ストの構成図、第６図は本発明の他の実施例の一部を示
すブロック図である。 ２０２・・・シフトレジスタ、２０３・・・スイッチ、
２０４・・・シフトレジスタ、２０５・・・スイッチ、
２０６・・・乗算手段、２０７・・・加算手段、２０８
・・・係数更新手段、２１１・・・判定手段、２１２・
・・減算手段、２１３・・・スイッチ、 ２１４〜２
１６・・・記憶手段、２１７・・・加算手段、２１８・
・・記憶手段、２１９・・・スイッチ、２２０，２２１
−・・記憶手段、２２２・・・比較手段、２２５〜２２
７・・・スイッチ手段、２２８・・・シフトレジスタ。
Claims (1)
- 【特許請求の範囲】 １）送信データバースト中の規定データ部分を差動符号
化したときのデータを格納する複数の記憶手段と、該複
数の記憶手段に格納されたデータの各々を希望信号であ
ると仮定して、規定データ部分の等化誤差の和を求める
手段と、該等化誤差の和をもとめる手段により算出され
た等化誤差の和のうち、最小のものを求める手段と、該
複数の記憶手段に格納されたデータのうち該最小の等化
誤差の和を出力した記憶手段に格納されたデータを真の
希望信号であるとして、引き続く適応等化動作を行うこ
とを特徴とする適応等化器 ２）複数の記憶手段の代わりに、複数の記憶手段に格納
すべきデータを演算により求める手段を有することを特
徴とする。特許請求の範囲第一項記載の適応等化器
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124136A JPH0421207A (ja) | 1990-05-16 | 1990-05-16 | 適応等化器 |
| US07/697,701 US5164962A (en) | 1990-05-16 | 1991-05-09 | Adaptive equalizer with midburst correction capability |
| CA002042674A CA2042674C (en) | 1990-05-16 | 1991-05-15 | Adaptive equalizer with midburst correction capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124136A JPH0421207A (ja) | 1990-05-16 | 1990-05-16 | 適応等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421207A true JPH0421207A (ja) | 1992-01-24 |
Family
ID=14877813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2124136A Pending JPH0421207A (ja) | 1990-05-16 | 1990-05-16 | 適応等化器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5164962A (ja) |
| JP (1) | JPH0421207A (ja) |
| CA (1) | CA2042674C (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69020568D1 (de) * | 1990-10-30 | 1995-08-03 | Ibm | Selbsttrainierendes adaptives Entzerrungsverfahren und -vorrichtung. |
| FR2679721B1 (fr) * | 1991-07-22 | 1993-09-24 | Alcatel Radiotelephone | Procede d'egalisation adaptative reduisant l'interference intersymbole, et dispositif de reception et application correspondants. |
| JPH0563605A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | 適応型最尤系列推定受信器 |
| JP3100447B2 (ja) * | 1992-01-10 | 2000-10-16 | 三菱電機株式会社 | 適応等化器および受信機 |
| US5297166A (en) * | 1992-07-02 | 1994-03-22 | National Semiconductor Corporation | Method and apparatus for decision feedback equalization with reduced convergence time |
| US5335250A (en) * | 1992-10-22 | 1994-08-02 | Ericsson Ge Mobile Communications Inc. | Method and apparatus for bidirectional demodulation of digitally modulated signals |
| USH1883H (en) * | 1992-12-03 | 2000-10-03 | The United States Of America As Represented By The Secretary Of The Navy | Continuous-time adaptive learning circuit |
| US5394071A (en) * | 1993-02-19 | 1995-02-28 | Mts Systems Corportion | Control network with on-line iteration and adaptive filter |
| AU692619B2 (en) * | 1994-11-29 | 1998-06-11 | Gallagher Group Limited | Method of electronic control |
| US5646957A (en) * | 1995-07-28 | 1997-07-08 | Lucent Technologies Inc. | Burst update for an adaptive equalizer |
| US5717717A (en) * | 1995-09-11 | 1998-02-10 | Motorola, Inc. | Device and method for adaptive narrow band interference suppression in multiple-access communications |
| US5684827A (en) * | 1995-10-04 | 1997-11-04 | Zenith Electronics Corporation | System for controlling the operating mode of an adaptive equalizer |
| US5572547A (en) * | 1995-10-04 | 1996-11-05 | Zenith Electronics Corporation | System for controlling the operating mode of an adaptive equalizer |
| AU1833997A (en) * | 1996-01-23 | 1997-08-20 | Stanford Telecommunications, Inc. | Fast reacquisition catv downstream adaptive equalizer |
| US7215765B2 (en) | 2002-06-24 | 2007-05-08 | Freescale Semiconductor, Inc. | Method and apparatus for pure delay estimation in a communication system |
| US7242762B2 (en) * | 2002-06-24 | 2007-07-10 | Freescale Semiconductor, Inc. | Monitoring and control of an adaptive filter in a communication system |
| US7388954B2 (en) | 2002-06-24 | 2008-06-17 | Freescale Semiconductor, Inc. | Method and apparatus for tone indication |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0048475B1 (en) * | 1980-09-24 | 1986-01-22 | Kabushiki Kaisha Toshiba | Transversal equalizer |
| EP0211995B1 (en) * | 1985-08-28 | 1989-11-15 | International Business Machines Corporation | Method and arrangement for detecting the presence of a training signal in a modem receiver |
| US4965969A (en) * | 1989-03-13 | 1990-10-30 | Antenen Dan E | Gutter guard |
| KR950001179B1 (ko) * | 1989-07-31 | 1995-02-11 | 삼성전자 주식회사 | 디지틀 전송용 여파기의 지터 등화기 회로 및 방법 |
-
1990
- 1990-05-16 JP JP2124136A patent/JPH0421207A/ja active Pending
-
1991
- 1991-05-09 US US07/697,701 patent/US5164962A/en not_active Expired - Lifetime
- 1991-05-15 CA CA002042674A patent/CA2042674C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2042674C (en) | 1997-11-25 |
| US5164962A (en) | 1992-11-17 |
| CA2042674A1 (en) | 1991-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0421207A (ja) | 適応等化器 | |
| US5325402A (en) | Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm | |
| US5214671A (en) | Adaptive equalizer | |
| US5617450A (en) | Digital subscriber loop interface unit | |
| JP2960436B2 (ja) | 非線形データ伝送システム用受信器 | |
| US5175747A (en) | Equalizer | |
| EP0483439B1 (en) | Self-training adaptive equalization method and apparatus | |
| US5068873A (en) | Equalizer | |
| US5029167A (en) | Coefficient storage reduction in adaptive filters in echo cancellers or decision feedback equalizers | |
| EP0216183B1 (en) | Decision feedback equalizer with a pattern detector | |
| JP4503442B2 (ja) | 判定フィードフォーワード等化器システム及び方法 | |
| MXPA97001907A (en) | Blind equalizing apparatus | |
| EP0781481A1 (en) | Blind equalizing apparatus | |
| JPS60117827A (ja) | 最適位置を求める方法および回路 | |
| US5923226A (en) | Automatic equalizer | |
| JPS6210932A (ja) | 複数の掛算累積デバイスを利用する適応等化器 | |
| JPH088691A (ja) | アダプティブフィルタの適応化方法及び装置 | |
| JP2000315968A (ja) | 適応型信号推定器 | |
| US7017103B2 (en) | Device and method for Viterbi equalization with metric increments calculated in advance | |
| US5898731A (en) | Auto-coefficient renewal digital channel equalizer | |
| JPH03235511A (ja) | 自動波形等化方式 | |
| JPH10511822A (ja) | Ｐｒｉｖ伝送システムのための適応等化 | |
| JPH1028030A (ja) | 複素係数信号処理可能な適応型等価器フィルタ構造のための更新ブロック | |
| JPS6255727B2 (ja) | ||
| JP2003283385A (ja) | 等化装置 |