JPH05153110A - フレーム同期検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 外線を経由した伝送装置間のフレーム同期検
出回路に関し、フレーム同期パターンが０／１交番であ
っても同期引き込み時間を短縮することを目的とする。 【構成】 フレームパターン比較部1-1 と同期検出保護
部2-1 とフリップフロップ３とフレームパターン生成部
4-1 を具備したフレーム同期検出回路において、前記の
フレームパターン比較部1-1 と同期検出保護部2-1 およ
びフレームパターン生成部4-1 と同一機能を有するフレ
ームパターン比較部1-2 と同期検出保護部2-2 およびフ
レームパターン生成部4-2 とをそれぞれに並列に設ける
ように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、外線を経由した伝送装
置間のフレーム同期検出回路に関する。フレーム同期検
出回路は、伝送装置間でフレームを形成してデータの伝
送を行う場合に用いられ、時分割多重されたデータの切
分けを行うものである。

【０００２】

【従来の技術】以下、図６〜図７をもちいて従来の一実
施例を説明する。図６は回路であり、図７はタイムチャ
ートである。

【０００３】図６中、１は排他的否定論理和のゲート1a
とフレームパルス（ＦＰ）(c) をクロックに用いかつリ
セット信号（＊ＲＳＴ）の周期で初期化されるシフトレ
ジスタ1bを有するフレームパターン比較部である。

【０００４】該ゲート1aは、受信データＲＤ(a) とフレ
ームパターン生成部４で生成した比較パターン（ＦＰＡ
Ｔ）(f) の比較を行い、一致結果の‘１’をシフトレジ
スタ1bにデータ（Ｄ）として加えてＦＰ(c) でラッチす
る。

【０００５】そして、１回目の一致結果の‘１’を第１
の一致パターン（ＣＯＰ１）(g) としてシフトレジスタ
1bのＱA から出力する。また、２回連続の一致結果の
‘１’を第２の一致パターン（ＣＯＰ２）(h) としてＱ
B から出力する。

【０００６】２は論理積のゲート2aおよび否定論理和の
ゲート2bを有する同期検出保護部である。上記比較が２
回連続一致の時は、ゲート2aより出力するフレームパタ
ーン正常信号（ＦＯＫ）(i) は‘１’になり、ゲート2b
より出力するフレームパターン異常信号（ＦＮＧ）(j)
は‘０’になる。

【０００７】また、上記比較が１回の一致の時は、ＣＯ
Ｐ１(g) のみが‘１’になる。従って、ＦＯＫ(i) は
‘０’に、ＦＮＧ(j) は‘１’になる。上記比較が２回
連続不一致になる時は、ＣＯＰ１(g) とＣＯＰ２(h) は
共に‘０’になり、ＦＯＫ(i)は‘０’に、ＦＮＧ(j)
は‘１’になる。

【０００８】３はＦＯＫ(i) をＪ入力としかつＦＮＧ
(j) をＫ入力とし、かつリセット（＊ＲＳＴ）の周期で
リセットされるＪ−ＫＦＦである。上記比較が２回連続
一致の時は、該Ｊ−ＫＦＦ３の＊Ｑ出力すなわち同期確
立信号（ＦＳＯ）(k) は‘０’（＊ＦＳＯ(l) は
‘１’）になる。上記比較が２回連続不一致または１回
の一致の時は、ＦＳＯ(k) は同期外れの‘１’（＊ＦＳ
Ｏ(l) は‘０’）になる。

【０００９】４は論理積のゲート4a,4b と論理和のゲー
ト4cおよび＊ＲＳＴの周期で初期化されるシフトレジス
タ4dを有するフレームパターン生成部である。該フレー
ムパターン生成部４は、前記のＦＳＯ(k) および＊ＦＳ
Ｏ(l) をゲート4a,4b に加えて前記のＲＤ(a) とＦＰ
(c) の上記比較を監視する。インバータ６より出力され
るＦＰ(c) の極性反転の＊ＦＰ(d) とフレームパターン
比較部１より出力されるＣＯＰ１(g) を基にフレームク
ロック（ＦＣＫ）(e) を生成し、該ＦＣＫ(e) の立ち上
がりでシフトレジスタ4dの状態を反転させて生成した比
較パターン（ＦＰＡＴ）(f) をゲート1aに加える。

【００１０】図７において、(a) 〜(l) は図６の回路の
信号と同一である。(a) は例えばＦ、１、・・・、７、
＊Ｆ、１、・・・、７、・・・の順に連なり各々が８パ
ターンよりなるＲＤ（受信データ）である。但し、＊Ｆ
はＦの反転のパターンである。(b) は前記ＲＤ(a) と同
一周期のクロックである。

【００１１】（c)はＦＰである。上記比較が一致する時
は、ＦＰ(c) の周期は１クロック幅の多い９クロック周
期より通常の８クロック周期に戻る。(d) はＦＰ(c) の
極性反転の信号、(e) は前記ＣＯＰ１(g) が‘１’にな
った時にゲート4aを通るＦＰ(c) の極性反転の信号(d)
に一致する信号である。

【００１２】(f) はＦＰＡＴである。上記比較が不一致
の時は常に前状態を継続し、上記比較が一致の時は例え
ば前状態のＦを＊Ｆに変化する。また、上記比較が２回
連続一致すれば同期状態に入り、例えば＊Ｆ、Ｆ、＊
Ｆ、・・を交互に繰り返す。

【００１３】以下、(g) はＣＯＰ１、(h) はＣＯＰ２で
あり、(i) はＦＯＫ、(j) はＦＮＧである。なお、(k)
はＦＳＯ、(l) は＊ＦＳＯである。図６と図７におい
て、タイミング以前における前記ＲＤ(a) のＦとＦＰ
ＡＴ(f) のＦの比較が不一致の時、ＣＯＰ１(g) は図示
せざる前状態の例えばＦを継続する。この状態では、Ｃ
ＯＰ１(g) とＣＯＰ２(h) とＦＯＫ(i) は‘０’にな
り、ＦＮＧ(j) は‘１’、ＦＳＯ(k) は‘１’、＊ＦＳ
Ｏ(l) は‘０’になる。

【００１４】第１回目の上記比較がタイミングで行わ
れたとする。この比較は７とＦの間で行われ不一致であ
り、ＣＯＰ１(g) 〜＊ＦＳＯ(l) は前状態を継続する。
第２回目の上記比較は、タイミングから９クロック目
のタイミングにおいて行われる。この比較は＊ＦとＦ
の不一致であり、ＣＯＰ１(g) 〜＊ＦＳＯ(l)はやはり
前状態を継続する。

【００１５】第３回目の上記比較は、タイミングから
９パターン目のタイミングにおいて行われる。この比
較は１回目の一致であり、ＣＯＰ１(g) は‘１’にな
り、１パターン遅れたタイミングでＦＰＡＴ(f) はＦ
から＊Ｆに転じ、ＣＯＰ２(h)〜＊ＦＳＯ(l) はなお前
状態を継続する。

【００１６】第４回目の上記比較は、タイミングから
８クロック目のタイミングにおいて行われる。この比
較は２回目の一致の同期確立であり、ＣＯＰ１(g) は前
状態の‘１’を継続し、ＣＯＰ２(h) とＦＯＫ(i)は
‘１’に、ＦＮＧ(j) は‘０’に転ずる。なお、ＦＳＯ
(k) は1/2 クロック幅だけ遅れて‘０’に転じ、＊ＦＳ
Ｏ(l) は‘１’に転ずる。また、ＦＰＡＴ(f) は更に1/
2 クロック幅遅れて＊ＦからＦに転ずる。以後はこの状
態を継続する。

【００１７】上記の如く、従来のフレーム同期検出回路
は、フレームパターン比較部１と同期検出保護部２とＪ
−ＫＦＦ３およびフレームパターン生成部４より構成さ
れ、外部よりのＲＤとＦＰを１パターン毎に比較してＲ
Ｄのフレーム先頭位置を見つけ、１フレーム毎の比較が
２回連続して一致した場合はフレーム同期が確立し、ま
た逆に２回連続不一致の場合はフレーム同期外れとする
ものである。

【００１８】

【発明が解決しようとする課題】従って、従来例のフレ
ーム同期回路においては、フレームパターンが０／１交
番の時、フレームパターンの位置にフレームパルスが来
ても、正論理か負論理かによってパターンの一致と見な
す場合と不一致と見なす場合が生じて同期引き込み時間
が長くなってしまう。同期引き込み時間が長くなると、
通常の通信路がはられた装置間で一瞬同期外れを起こし
た場合に、再同期引き込みのための時間によるデータエ
ラーが長時間続くことになる。また、フレーム同期パタ
ーンが０／１交番でなく固定パターンである場合、上記
問題は生じないが、装置間で疑似同期を引き込む可能性
が大きくなる。

【００１９】本発明は、フレーム同期パターンが０／１
交番であっても同期引き込み時間を短縮することを目的
とする。

【００２０】

【課題を解決するための手段】上記の目的を達成するた
め本発明では、受信データと正論理の比較パターンの比
較一致を検出する第１のフレームパターン比較部1-1
と、該第１のフレームパターン比較部1-1 と前記受信デ
ータの先頭を示すフレームパルスより連続複数回の一致
を検出して初期化信号を出力する第１の同期検出保護部
2-1 と、該第１の同期検出保護部2-1の検出結果をもと
に同期確立を検出するフリップフロップ３と、前記のフ
レームパルスと第１のフレームパターン比較部1-1 およ
びフリップフロップ３の出力より正論理の比較パターン
を生成する第１のフレームパターン生成部4-1 とを具備
したフレーム同期検出回路において、前記の第１のフレ
ームパターン比較部1-1 と第１の同期検出保護部2-1 お
よび第１のフレームパターン生成部4-1 と同一機能を有
する第２のフレームパターン比較部1-2 と第２の同期検
出保護部2-2 および第２のフレームパターン生成部4-2
とをそれぞれに並列に設け、かつ前記第２のフレームパ
ターン生成部4-2 に負論理の比較パターンを出力する機
能を具備し、更に、前記の第１の同期検出保護部2-1 と
第２の同期検出保護部2-2 の論理積結果より同期断を検
出する微分回路５を設け、前記フレームパターンの０／
１交番により生じる前記の受信データとフレームパルス
の不一致にもとずくフレーム同期引き込み時間を短縮す
るように構成する。

【００２１】

【作用】本発明は図１に示す構成において、第１のフレ
ームパターン生成部4-1 にて受信データの先頭を示すフ
レームパルスをもとに生成した正論理動作の比較パター
ンと受信データの比較一致を検出し、次に第１の同期検
出保護部2-1 において該一致結果より連続複数回のフレ
ームパターンとの一致を検出し初期化信号を出力するよ
うにし、同様に、第２のフレームパターン生成部4-2 に
て受信データの先頭を示すフレームパルスをもとに生成
した負論理動作の比較パターンと受信データの比較一致
を検出し、次に第２の同期検出保護部2-2 において該一
致結果より連続複数回のフレームパターンとの一致を検
出し初期化信号を出力するようにしている。

【００２２】従って、前記第１の同期検出保護部2-1 と
第２の同期検出保護部2-2 の論理和結果をフリップフロ
ップ３に加えることにより同期確立検出を可能にし、ま
た前記第１の同期検出保護部2-1 と第２の同期検出保護
部2-2 の論理積結果を微分回路５に加えることにより同
期断検出を可能にする。

【００２３】

【実施例】以下、図２〜図５をもちいて本発明の一実施
例を説明する。図２と図３により全体の回路を構成す
る。図２は回路要部、図３は図２に接続するフレームパ
ターン生成部であり、両図は接続点〜で接続され
る。

【００２４】図４と図５はタイムチャートである。図４
は一致検出時の動作を示し、図５は不一致検出時の動作
を示す。図２において、1-1 と1-2は同一の構成と動作
（説明を簡略にするため記号を違えて付与する。以下同
様）の回路であり、排他的否定論理和のゲート11a 或い
はゲート12a とシフトレジスタ11b 或いはシフトレジス
タ12b を有するフレームパターン比較部である。なお、
このフレームパターン比較部1-1,1-2 は従来例のフレー
ムパターン比較部１と同一の構成と動作の回路である。

【００２５】フレームパターン比較部1-1 は、ＲＤ(a)
とフレームパターン生成部4-1 にて生成された第１比較
パターン(d) の比較をゲート11a で行い、両パターンの
一致（ＯＫ）または不一致（ＮＧ）を検出する。上記比
較が一致した時はＯＫを示す‘１’をシフトレジスタ11
b にデータ（Ｄ）として加えＦＰ(c) でラッチする。

【００２６】同様に、フレームパターン比較部1-2 は、
ＲＤ(a) と第２比較パターン（ＦＰＡＴ）(e) の比較を
ゲート12a で行い、両パターンの一致または不一致を検
出する。上記比較が一致の時はＯＫの‘１’をシフトレ
ジスタ12b にラッチする。このＯＫを示す２つの‘１’
を第１比較結果(f) と第２比較結果(g) にする。

【００２７】2-1 と2-2 は従来例の同期検出保護部２と
同一の構成と動作の回路であり、論理積のゲート21a 或
いはゲート22a および否定論理和のゲート21b 或いはゲ
ート22b を有する同期検出保護部である。また、51,52
は論理和のゲートである。

【００２８】前記の第１比較結果(f) および第２比較結
果(g)が２回連続して一致の時、ゲート21a,22a の出力
は‘１’に転じ、ゲート21b,22b の出力は‘０’に転ず
る。２回連続不一致の時、ゲート21a,22a の出力は
‘０’に転じ、ゲート21b,22b の出力は‘１’に転ず
る。

【００２９】従って、上記比較が２回連続一致の時、ゲ
ート51の出力のＦＯＫ(h) は‘１’に、ゲート52の出力
のＦＮＧ(i) は‘０’になる。上記比較が２回連続不一
致の時は、ゲート51のＦＯＫ(h) は‘０’、ゲート52の
ＦＮＧ(i) は‘１’になる。

【００３０】３はＦＯＫ(h) をＪ入力としかつＦＮＧ
(i) をＫ入力とし、常にリセット（＊ＲＳＴ）で初期化
されるＪ−Ｋ動作のＦＦである。該ＦＦ３の＊Ｑ出力で
ある同期確立信号（ＦＳＯ）(j) は、上記比較が２回連
続一致の時はＦＳＯ(j) は‘０’（＊ＦＳＯは‘１’）
になる。また、上記比較が２回連続不一致の時には前記
ＦＳＯ(j) は同期外れを示す‘１’（＊ＦＳＯは
‘０’）になる。

【００３１】53は論理積のゲートであり、また、５は２
つのシフトレジスタ50a,50b および否定論理積のゲート
50c より成る微分回路である。上記比較が２回連続して
不一致の時、ゲート21b,22b より出力される‘１’をゲ
ート53に加えて論理積を求めて微分回路５に加え、１パ
ターンシフトのシフトレジスタ50a の正極性出力（Ｑ）
と更に１パターンシフトのシフトレジスタ50bの負極性
出力（＊Ｑ）の差分否定論理積をゲート50c で求め、こ
の差分否定論理積より２回連続不一致時の同期断検出信
号（＊ＦＲＳＴ）(k) を生成する。

【００３２】4-1 と4-2 は同一構成のフレームパターン
生成部である。フレームパターン生成部4-1 は、論理積
のゲート41a,41b と論理和のゲート41c および＊ＲＳＴ
の周期で初期化されるシフトレジスタ41d を有する。な
お、フレームパターン生成部4-2 は、論理積のゲート42
a,42b と論理和のゲート42c および＊ＲＳＴの周期で初
期化されるシフトレジスタ42d を有する。また、54は論
理積のゲートである。

【００３３】該フレームパターン生成部4-1,4-2 は、前
記のＦＳＯ(j) と＊ＦＳＯをゲート41a,41b ならびにゲ
ート42a,42b に加えてＲＤ(a) とＦＰ(c) の上記比較に
より同期確立を監視し、ゲート54で得られた＊ＲＳＴと
＊ＦＲＳＴとの論理積結果でシフトレジスタ41d,42d を
初期化する。

【００３４】そして、ＦＰ(c) をインバータ６に加えて
得られた極性反転の＊ＦＰとフレームパターン比較部1-
1,1-2 より送出される第１比較結果(f) および第２比較
結果(g) の論理積をゲート41a,41b とゲート42a,42b で
取る。さらに、該ゲート41a,41b の出力結果の論理和を
ゲート41c で取り、一方、ゲート42a,42b の出力結果の
論理和をゲート42c で取る。

【００３５】ゲート41c から出力される論理和結果は、
シフトレジスタ41d に加えて微分されて第１比較パター
ン(d) が生成される。同様に、ゲート42c から出力され
る論理和結果は、シフトレジスタ42d に加えて微分され
て第２比較パターン(e) が生成される。ここでの第１比
較パターン(d) と第２比較パターン(e) は交互に出力さ
れる正論理または負論理の比較パターンであり、両比較
パターン(d),(e) はフレームパターン比較部1-1,1-2 に
加えられる。

【００３６】図４と図５において、(a) 〜(k) は図３と
図４の信号と同一のものである。(a) 〜(c) は図７に示
す信号(a) 〜信号(c) と同一形状である。(d) は第１比
較パターン、(e) は第１比較パターン(d) の逆極性の第
２比較パターンである。

【００３７】例えば、ＲＤ(a) のＦと第１比較パターン
(d) のＦ或いは＊Ｆの比較が不一致の時は、第１比較パ
ターン(d) は前状態のＦを継続する。次の上記比較で一
致が得られれば（１回目の一致）、第１比較パターン
(d) は前状態のＦが変化して＊Ｆとなる。更に、次の上
記比較で一致が得られれば（２回目の一致）、第１比較
パターン(d) は前状態の＊Ｆが変化してＦとなる。以後
は常に同期状態を継続しながら＊Ｆ、Ｆ・・・の交互信
号を繰り返す。

【００３８】以下、(f) は第１比較結果、(g) は第２比
較結果ある。なお、(h) はＦＯＫ、(j) はＦＮＧ(i) で
あり、(j) はＦＳＯであり、(k) は＊ＦＲＳＴである。
以下、一致検出時の動作については図４に図２、３を併
用し、不一致検出時の動作については図５に図２、３を
併用して説明する。

【００３９】〔一致検出時〕例えば、タイミング以前
においてＲＤ(a) のＦと第１比較パターン(d) および第
２比較パターン(e) の比較が不一致（ＮＧ）であるとす
ると、第１比較結果(d) は図示せざる例えば前状態のＦ
を継続し、第２比較結果(e) は図示せざる例えば前状態
の＊Ｆを継続する。

【００４０】従って、第１比較結果(f) も第２比較結果
(g) もＮＧを継続し、ＦＯＫ(h) は‘０’を、ＦＮＧ
(i) は‘１’を、ＦＳＯ(j) および＊ＦＲＳＴ(k) は
‘１’を継続する。

【００４１】ゲート11a において、ＲＤ(a) の＊Ｆと第
１比較パターン(d) のＦとの１回目の比較がＦＰ(c) の
立ち上がりタイミングで行われる。上記比較は＊Ｆと
Ｆの間の不一致であり、第１比較結果(f) はＮＧを継続
する。

【００４２】ゲート12a において、ＲＤ(a) の＊Ｆと第
１比較パターン(d) の＊Ｆとの１回目の比較がＦＰ(c)
の立ち上がりタイミングで行われる。上記比較は＊Ｆ
と＊Ｆの間の一致であり、第２比較結果(g) はＯＫに転
ずる。

【００４３】然し、この状態では、同期検出保護部2-1,
2-2 の保護動作のために信号(h) 〜信号(k) の状態は変
化せずに前状態を継続する。次の２回目の比較は、タイ
ミングから８クロック目のタイミングの位置で行わ
れる。この比較は、ＲＤ(a) のＦと第１比較パターン
(d) および第２比較パターン(e) のＦの間で行われる。

【００４４】この比較は共に一致であり、第１比較結果
(f) はＯＫに、第２比較結果(g) も亦ＯＫに転ずる。従
って、ＦＯＫ(h) は‘１’に転じ、ＦＮＧ(i) は‘０’
に転ずる。また、ＦＳＯ(j)は1/2 クロック幅だけ遅れ
て‘０’に転ずる。勿論、２回不一致結果の＊ＦＲＳＴ
(k) は前状態の‘１’を 継続する。

【００４５】〔不一致検出時〕例えば、タイミングに
おいてＲＤ(a) のＦと第１比較結果(f) または第２比較
結果(g) のＦとの比較が一致すると、第１比較パターン
(d) と第２比較パターン(e) はＦと＊Ｆの交互信号にな
り、本回路は同期確立状態に入る。このため、第１比較
結果(f) と第２比較結果(g) はＯＫを継続し、ＦＮＧ
(i) は‘１’を、ＦＮＧ(i) とＦＳＯ(j) は‘０’を、
＊ＦＲＳＴは‘１’を継続する。

【００４６】ゲート11a において、ＲＤ(a) のＸ（Ｆ、
１〜７および＊Ｆ以外のパターン、以下同様）と第１比
較パターン(d) のＦとの１回目の比較がＦＰ(c) の立ち
上がりタイミングで行われる。上記比較はＸとＦの間
の不一致であり、第１比較結果(f) はＮＧに転じ、第１
比較パターン(d) は＊Ｆを継続する。

【００４７】ゲート12a において、ＲＤ(a) の前記Ｘと
第２比較パターン(e) の＊Ｆとの１回目の比較がＦＰ
(c) の立ち上がりタイミングで行われる。上記比較は
Ｘと＊Ｆの間の不一致であり、第２比較結果(g) はＯＫ
からＮＧに転じ、第２比較パターン(e) は＊Ｆを継続す
る。

【００４８】この結果、タイミングにおいてＦＯＫ
(h) は不一致の‘０’に転じ、ＦＮＧ(i) 〜＊ＦＲＳＴ
(k) は前状態を継続する。次の比較は、タイミングか
ら８クロック目のタイミングの位置において、ＲＤ
(a) のＸと第１比較パターン(d) および第２比較パター
ン(e) のＦの間で行われる。

【００４９】この比較は２回目の不一致であり、第１比
較パターン(d)と第２比較パターン(e) は前状態の＊Ｆ
を継続し、第１比較結果(f) と第２比較結果(g) は前状
態のＮＧを継続する。

【００５０】この結果、ＦＯＫ(h) は前状態を継続し、
ＦＮＧ(i) は‘１’に転じ、ＦＳＯ(j) は1/2 クロック
幅遅れて‘１’に転じ、更に1/2 クロック幅遅れた位置
において、２回不一致の＊ＦＲＳＴ(k) は１クロック幅
の負パルスを出力する。

【００５１】上記に記載のごとく、第１比較パターンお
よび第２比較パターンを正論理のパターンおよび負論理
のパターンとして待機し、最初にフレームパターンがき
た時に第１比較パターン側では不一致だが第２比較パタ
ーン側で一致となり、第１比較パターンはＦのままで第
２比較パターンは＊ＦからＦへと変わり、第１比較パタ
ーンと第２比較パターンともＦを待つ状態になる。

【００５２】ここでの比較結果は、両比較パターンの論
理和取りであるため、１回の一致状態でラッチされ、次
の比較結果によりフレーム同期が確立する。

【００５３】

【発明の効果】以上の説明から明らかなように本発明に
よれば、フレームパターンの正負論理による同期引き込
み損失時間を無くし、よって装置間のデータ伝送におけ
る信頼性を高くする効果を奏する。

【図面の簡単な説明】

【図１】 本発明の原理構成を示す図である。

【図２】 本発明の一実施例の回路の要部を示す図であ
る。

【図３】 本発明の一実施例回路の中のフレームパター
ン生成部を示す図である。

【図４】 本発明の一実施例回路の一致検出時のタイム
チャートを示す図である。

【図５】 本発明の一実施例回路の不一致検出時のタイ
ムチャートを示す図である。

【図６】 従来の一実施例の回路を示す図である。

【図７】 従来の一実施例回路のタイムチャートを示す
図である。

【符号の説明】

1-1 は第１のフレームパターン比較部 1-2 は第２のフレームパターン比較部 2-1 は第１の同期検出保護部 2-2 は第２の同期検出保護部 ３はフリップフロップ（ＦＦ） 4-1 は第１のフレームパターン生成部 4-2 は第２のフレームパターン生成部 ５は微分回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 受信データと正論理の比較パターンの比
   較一致を検出する第１のフレームパターン比較部(1-1)
   と、該第１のフレームパターン比較部(1-1)と前記受信
   データの先頭を示すフレームパルスより連続複数回の一
   致を検出して初期化信号を出力する第１の同期検出保護
   部(2-1) と、該第１の同期検出保護部(2-1) の検出結果
   をもとに同期確立を検出するフリップフロップ(3) と、
   前記のフレームパルスと第１のフレームパターン比較部
   (1-1) およびフリップフロップ(3) の出力より正論理の
   比較パターンを生成する第１のフレームパターン生成部
   (4-1) とを具備したフレーム同期検出回路において、 前記の第１のフレームパターン比較部(1-1) と第１の同
   期検出保護部(2-1) および第１のフレームパターン生成
   部(4-1) と同一機能を有する第２のフレームパターン比
   較部(1-2) と第２の同期検出保護部(2-2) および第２の
   フレームパターン生成部(4-2) とをそれぞれに並列に設
   け、かつ前記第２のフレームパターン生成部(4-2) に負
   論理の比較パターンを出力する機能を具備し、更に、前
   記の第１の同期検出保護部(2-1) と第２の同期検出保護
   部(2-2) の論理積結果より同期断を検出する微分回路
   (5) を設け、 前記フレームパターンの０／１交番から生じる前記の受
   信データとフレームパルスの不一致によるフレーム同期
   引き込み時間を短縮することを特徴としたフレーム同期
   検出回路。