JPH05152975A - 最尤系列推定装置 - Google Patents
最尤系列推定装置Info
- Publication number
- JPH05152975A JPH05152975A JP3312244A JP31224491A JPH05152975A JP H05152975 A JPH05152975 A JP H05152975A JP 3312244 A JP3312244 A JP 3312244A JP 31224491 A JP31224491 A JP 31224491A JP H05152975 A JPH05152975 A JP H05152975A
- Authority
- JP
- Japan
- Prior art keywords
- branch metric
- circuit
- input
- impulse response
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03184—Details concerning the metric
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 符号間干渉歪と最適ではないサンプルタイミ
ングでサンプルされることに起因する歪の両方の歪を除
去できる最尤系列推定装置を実現する。 【構成】 入力端子１０に供給される受信信号に遅延回
路群（１１（１）〜１１（Ｎ））により異なる遅延時間
を与えた後、サンプラ（１３（１）〜１３（Ｎ））で同
一のサンプルタイミングでサンプルする。以上のように
して得られた異なるサンプルタイミングでサンプルされ
た系列全体に対するブランチメトリックをブランチメト
リック演算回路（１４）で求める。これは、最適なタイ
ミングに最も近いタイミングでサンプルされた系列に対
する成分を常に含むことができる。このブランチメトリ
ックをビタビプロセッサ（１５）に入力して最尤系列推
定を行う。
ングでサンプルされることに起因する歪の両方の歪を除
去できる最尤系列推定装置を実現する。 【構成】 入力端子１０に供給される受信信号に遅延回
路群（１１（１）〜１１（Ｎ））により異なる遅延時間
を与えた後、サンプラ（１３（１）〜１３（Ｎ））で同
一のサンプルタイミングでサンプルする。以上のように
して得られた異なるサンプルタイミングでサンプルされ
た系列全体に対するブランチメトリックをブランチメト
リック演算回路（１４）で求める。これは、最適なタイ
ミングに最も近いタイミングでサンプルされた系列に対
する成分を常に含むことができる。このブランチメトリ
ックをビタビプロセッサ（１５）に入力して最尤系列推
定を行う。
Description
【０００１】
【産業上の利用分野】本発明は、符号間干渉が生じる時
変通信路を介してデータ伝送を行う場合、通信路変動に
追従し、サンプルタイミングずれや符号間干渉による歪
を除去して、データ伝送特性を向上するものに関する。
変通信路を介してデータ伝送を行う場合、通信路変動に
追従し、サンプルタイミングずれや符号間干渉による歪
を除去して、データ伝送特性を向上するものに関する。
【０００２】
【従来の技術】符号間干渉によって歪んだ受信信号から
サンプルタイミングを得ることは困難であるため、シン
ボルレートの整数倍のサンプリング周波数でサンプルさ
れた信号を用いて等化・復調する方式が知られている。
このような方式として、分数間隔の判定帰還型等化器を
用いて等化・復調する方式が知られている（例えば、
Ｓ．Ｃｈｅｎｎａｋｅｓｈｕ，ｅｔ．ａｌ．，“Ｄｅｓ
ｉｃｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚａｔｉ
ｏｎ ｆｏｒ Ｄｉｇｉｔａｌ ＣｅｌｌｕｌａｒＲａ
ｄｉｏ”，ＩＥＥＥ，Ｃｏｎｆ．Ｒｅｃｏｒｄ ｏｎ
ＩＣＣ’９１，３３９．４．１−３３９．４．５）。
サンプルタイミングを得ることは困難であるため、シン
ボルレートの整数倍のサンプリング周波数でサンプルさ
れた信号を用いて等化・復調する方式が知られている。
このような方式として、分数間隔の判定帰還型等化器を
用いて等化・復調する方式が知られている（例えば、
Ｓ．Ｃｈｅｎｎａｋｅｓｈｕ，ｅｔ．ａｌ．，“Ｄｅｓ
ｉｃｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚａｔｉ
ｏｎ ｆｏｒ Ｄｉｇｉｔａｌ ＣｅｌｌｕｌａｒＲａ
ｄｉｏ”，ＩＥＥＥ，Ｃｏｎｆ．Ｒｅｃｏｒｄ ｏｎ
ＩＣＣ’９１，３３９．４．１−３３９．４．５）。
【０００３】また、符号間干渉による歪を除去する最適
な方式として、最尤系列推定方式がよく知られている
（例えば、ジェイ ジー プロアキス，“ディジタル
コミュニケーションズ”，１９８３，マグロウヒル）。
な方式として、最尤系列推定方式がよく知られている
（例えば、ジェイ ジー プロアキス，“ディジタル
コミュニケーションズ”，１９８３，マグロウヒル）。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
最尤系列推定方式は、サンプリング周波数として、シン
ボルレートと等しい周波数のものしか知られていないた
め、サンプルタイミングのずれによる歪を補正すること
ができない。
最尤系列推定方式は、サンプリング周波数として、シン
ボルレートと等しい周波数のものしか知られていないた
め、サンプルタイミングのずれによる歪を補正すること
ができない。
【０００５】本発明の目的は、サンプルタイミングが最
適サンプルタイミングからずれてしまうことに起因する
歪と符号間干渉による歪とを除去することができる最尤
系列推定装置を提供することにある。
適サンプルタイミングからずれてしまうことに起因する
歪と符号間干渉による歪とを除去することができる最尤
系列推定装置を提供することにある。
【０００６】
【課題を解決するための手段】第１の発明は、ディジタ
ルデータ信号を復調する最尤系列推定装置において、
ａ）Ｎ（Ｎ＞１，Ｎ：整数）通りの異なる位相を有する
一定時間間隔Ｔのサンプルパルスによって、受信信号を
Ｎ通りの異なるサンプル位相でサンプルして出力する手
段と、ｂ）前記Ｎ通りの異なるサンプル位相でサンプル
された受信信号を入力して、ブランチメトリックを演算
する手段と、ｃ）前記ブランチメトリックを入力して、
最尤系列推定を行う手段と、を有することを特徴とす
る。
ルデータ信号を復調する最尤系列推定装置において、
ａ）Ｎ（Ｎ＞１，Ｎ：整数）通りの異なる位相を有する
一定時間間隔Ｔのサンプルパルスによって、受信信号を
Ｎ通りの異なるサンプル位相でサンプルして出力する手
段と、ｂ）前記Ｎ通りの異なるサンプル位相でサンプル
された受信信号を入力して、ブランチメトリックを演算
する手段と、ｃ）前記ブランチメトリックを入力して、
最尤系列推定を行う手段と、を有することを特徴とす
る。
【０００７】第２の発明は、ディジタルデータ信号を復
調する最尤系列推定装置において、ａ）Ｎ（Ｎ＞１，
Ｎ：整数）通りの異なる一定時間間隔Ｔでサンプルパル
スを発生するパルス発生回路と、ｂ）前記Ｎ個のパルス
発生回路群から得られる前記サンプルパルスが入力され
る毎に受信信号をサンプルしＡＤ変換するＮ個のＡＤ変
換回路群と、ｃ）前記Ｎ個のＡＤ変換回路群のそれぞれ
の出力を入力して、入力信号に応じて通信路インパルス
レスポンスを推定して出力するＮ個の通信路インパルス
レスポンス推定回路群と、ｄ）前記Ｎ個の通信路インパ
ルスレスポンス推定回路群のそれぞれの出力と前記Ｎ個
のＡＤ変換回路群のそれぞれの出力とを入力し、それぞ
れの入力に対応したブランチメトリックを求めて出力す
るＮ個のブランチメトリック演算回路群と、ｅ）前記Ｎ
個のブランチメトリック演算回路群のそれぞれの出力を
入力して、それぞれのブランチメトリックを合成して合
成されたブランチメトリックを出力するブランチメトリ
ック合成回路と、ｆ）前記合成されたブランチメトリッ
クを入力して、判定結果を出力するビタビプロセッサ
と、を有することを特徴とする。
調する最尤系列推定装置において、ａ）Ｎ（Ｎ＞１，
Ｎ：整数）通りの異なる一定時間間隔Ｔでサンプルパル
スを発生するパルス発生回路と、ｂ）前記Ｎ個のパルス
発生回路群から得られる前記サンプルパルスが入力され
る毎に受信信号をサンプルしＡＤ変換するＮ個のＡＤ変
換回路群と、ｃ）前記Ｎ個のＡＤ変換回路群のそれぞれ
の出力を入力して、入力信号に応じて通信路インパルス
レスポンスを推定して出力するＮ個の通信路インパルス
レスポンス推定回路群と、ｄ）前記Ｎ個の通信路インパ
ルスレスポンス推定回路群のそれぞれの出力と前記Ｎ個
のＡＤ変換回路群のそれぞれの出力とを入力し、それぞ
れの入力に対応したブランチメトリックを求めて出力す
るＮ個のブランチメトリック演算回路群と、ｅ）前記Ｎ
個のブランチメトリック演算回路群のそれぞれの出力を
入力して、それぞれのブランチメトリックを合成して合
成されたブランチメトリックを出力するブランチメトリ
ック合成回路と、ｆ）前記合成されたブランチメトリッ
クを入力して、判定結果を出力するビタビプロセッサ
と、を有することを特徴とする。
【０００８】第３の発明は、ディジタルデータ信号を復
調する最尤系列推定装置において、ａ）一定時間間隔Ｔ
でサンプルパルスを発生するパルス発生回路と、ｂ）前
記サンプルパルスをｋＴ／Ｎ（ｋ＝０，１，２，・・
・，Ｎ−１、Ｎ＞１，Ｎ：整数）時間だけ遅延させて出
力するＮ個の遅延回路群と、ｃ）前記Ｎ個の遅延回路群
から得られるそれぞれの前記サンプルパルスが入力され
る毎に前記受信信号をサンプルしＡＤ変換するＮ個のＡ
Ｄ変換回路群と、ｄ）前記Ｎ個のＡＤ変換回路群のそれ
ぞれの出力と判定結果を入力して、入力信号に応じて通
信路インパルスレスポンスを推定して出力するＮ個の通
信路インパルスレスポンス推定回路群と、ｅ）前記Ｎ個
の通信路インパルスレスポンス推定回路群のそれぞれの
出力と前記Ｎ個のＡＤ変換回路群のそれぞれの出力とを
入力し、それぞれの入力に対応したブランチメトリック
を求めて出力するＮ個のブランチメトリック演算回路群
と、ｆ）前記Ｎ個のブランチメトリック演算回路群のそ
れぞれの出力を入力して、それぞれのブランチメトリッ
クを合成して合成されたブランチメトリックを出力する
ブランチメトリック合成回路と、ｇ）前記合成されたブ
ランチメトリックを入力として前記判定結果を出力する
ビタビプロセッサと、を有することを特徴とする。
調する最尤系列推定装置において、ａ）一定時間間隔Ｔ
でサンプルパルスを発生するパルス発生回路と、ｂ）前
記サンプルパルスをｋＴ／Ｎ（ｋ＝０，１，２，・・
・，Ｎ−１、Ｎ＞１，Ｎ：整数）時間だけ遅延させて出
力するＮ個の遅延回路群と、ｃ）前記Ｎ個の遅延回路群
から得られるそれぞれの前記サンプルパルスが入力され
る毎に前記受信信号をサンプルしＡＤ変換するＮ個のＡ
Ｄ変換回路群と、ｄ）前記Ｎ個のＡＤ変換回路群のそれ
ぞれの出力と判定結果を入力して、入力信号に応じて通
信路インパルスレスポンスを推定して出力するＮ個の通
信路インパルスレスポンス推定回路群と、ｅ）前記Ｎ個
の通信路インパルスレスポンス推定回路群のそれぞれの
出力と前記Ｎ個のＡＤ変換回路群のそれぞれの出力とを
入力し、それぞれの入力に対応したブランチメトリック
を求めて出力するＮ個のブランチメトリック演算回路群
と、ｆ）前記Ｎ個のブランチメトリック演算回路群のそ
れぞれの出力を入力して、それぞれのブランチメトリッ
クを合成して合成されたブランチメトリックを出力する
ブランチメトリック合成回路と、ｇ）前記合成されたブ
ランチメトリックを入力として前記判定結果を出力する
ビタビプロセッサと、を有することを特徴とする。
【０００９】第４の発明は、ディジタルデータ信号を復
調する最尤系列推定装置において、ａ）一定時間間隔Ｔ
でサンプルパルスを発生するパルス発生回路と、ｂ）前
記サンプルパルスをｋＴ／Ｎ（ｋ＝０，１，２，・・
・，Ｎ−１、Ｎ＞１，Ｎ：整数）時間だけ遅延させて出
力するＮ個の遅延回路群と、ｃ）前記Ｎ個の遅延回路群
から得られるそれぞれの前記サンプルパルスが入力され
る毎に前記受信信号をサンプルしＡＤ変換するＮ個のＡ
Ｄ変換回路群と、ｄ）前記Ｎ個のＡＤ変換回路群のそれ
ぞれの出力と判定結果を入力して、入力信号に応じて通
信路インパルスレスポンスを推定して出力するととも
に、それぞれの推定過程情報も出力するＮ個の通信路イ
ンパルスレスポンス推定回路群と、ｅ）前記Ｎ個の通信
路インパルスレスポンス推定回路群のそれぞれの出力と
前記Ｎ個のＡＤ変換回路群のそれぞれの出力とを入力
し、それぞれの入力に対応したブランチメトリックを求
めて出力するＮ個のブランチメトリック演算回路群と、
ｆ）前記Ｎ個のブランチメトリック演算回路群のそれぞ
れの出力と前記推定過程情報を入力して、前記推定過程
情報に基づいてそれぞれのブランチメトリックを合成し
て合成されたブランチメトリックを出力するブランチメ
トリック合成回路と、ｇ）前記合成されたブランチメト
リックを入力として前記判定結果を出力するビタビプロ
セッサと、を有することを特徴とする。
調する最尤系列推定装置において、ａ）一定時間間隔Ｔ
でサンプルパルスを発生するパルス発生回路と、ｂ）前
記サンプルパルスをｋＴ／Ｎ（ｋ＝０，１，２，・・
・，Ｎ−１、Ｎ＞１，Ｎ：整数）時間だけ遅延させて出
力するＮ個の遅延回路群と、ｃ）前記Ｎ個の遅延回路群
から得られるそれぞれの前記サンプルパルスが入力され
る毎に前記受信信号をサンプルしＡＤ変換するＮ個のＡ
Ｄ変換回路群と、ｄ）前記Ｎ個のＡＤ変換回路群のそれ
ぞれの出力と判定結果を入力して、入力信号に応じて通
信路インパルスレスポンスを推定して出力するととも
に、それぞれの推定過程情報も出力するＮ個の通信路イ
ンパルスレスポンス推定回路群と、ｅ）前記Ｎ個の通信
路インパルスレスポンス推定回路群のそれぞれの出力と
前記Ｎ個のＡＤ変換回路群のそれぞれの出力とを入力
し、それぞれの入力に対応したブランチメトリックを求
めて出力するＮ個のブランチメトリック演算回路群と、
ｆ）前記Ｎ個のブランチメトリック演算回路群のそれぞ
れの出力と前記推定過程情報を入力して、前記推定過程
情報に基づいてそれぞれのブランチメトリックを合成し
て合成されたブランチメトリックを出力するブランチメ
トリック合成回路と、ｇ）前記合成されたブランチメト
リックを入力として前記判定結果を出力するビタビプロ
セッサと、を有することを特徴とする。
【００１０】
【実施例】図１は、第１の発明である最尤系列推定装置
の原理を示す系統図である。図において、１０は入力端
子、１１（１）〜１１（Ｎ−１）は異なる遅延時間を与
える遅延回路、１２はパルス発生回路、１３（１）〜１
３（Ｎ）はサンプラ、１４はブランチメトリック演算回
路、１５はビタビプロセッサ、１６は出力端子である。
の原理を示す系統図である。図において、１０は入力端
子、１１（１）〜１１（Ｎ−１）は異なる遅延時間を与
える遅延回路、１２はパルス発生回路、１３（１）〜１
３（Ｎ）はサンプラ、１４はブランチメトリック演算回
路、１５はビタビプロセッサ、１６は出力端子である。
【００１１】入力端子１０から入力された受信信号は、
遅延回路群１１（１）〜１１（Ｎ−１）で遅延させられ
て、サンプラ１３（２）〜１３（Ｎ）に入力される。ま
た、遅延させられない受信信号はサンプラ１３（１）に
入力される。サンプラ１３（１）〜１３（Ｎ）では、パ
ルス発生回路１２から発生されたパルスのタイミングで
受信信号もしくは遅延回路１１（１）〜１１（Ｎ−１）
の出力をサンプルする。このとき、サンプルパルス周波
数が１／Ｔとし、遅延回路群１１（１）〜１１（Ｎ−
１）が与える遅延時間がそれぞれｉＴ／Ｎ（ｉ＝１，
２，・・・，Ｎ−１）であれば、サンプラ１３（１）〜
１３（Ｎ）では異なるサンプル位相で受信信号をサンプ
ルすることになる。
遅延回路群１１（１）〜１１（Ｎ−１）で遅延させられ
て、サンプラ１３（２）〜１３（Ｎ）に入力される。ま
た、遅延させられない受信信号はサンプラ１３（１）に
入力される。サンプラ１３（１）〜１３（Ｎ）では、パ
ルス発生回路１２から発生されたパルスのタイミングで
受信信号もしくは遅延回路１１（１）〜１１（Ｎ−１）
の出力をサンプルする。このとき、サンプルパルス周波
数が１／Ｔとし、遅延回路群１１（１）〜１１（Ｎ−
１）が与える遅延時間がそれぞれｉＴ／Ｎ（ｉ＝１，
２，・・・，Ｎ−１）であれば、サンプラ１３（１）〜
１３（Ｎ）では異なるサンプル位相で受信信号をサンプ
ルすることになる。
【００１２】また、異なるサンプル位相で受信信号をサ
ンプル手段として、図１０に示すような方式もある。図
１０は、Ｎ（Ｎ＞１）通りの異なる位相を有する一定時
間間隔Ｔのサンプルパルスによって、受信信号をＮ通り
の異なるサンプル位相でサンプルして出力する手段の一
例を示す系統図である。図において、１００４は入力端
子、１０００は１／ＮＴの周波数のサンプルパルスを発
生するパルス発生回路、１００１（１）〜１００１
（Ｎ）はそれぞれ異なる位相で分周する分周回路、１０
０２（１）〜１００２（Ｎ）はサンプラ、１００３
（１）〜１００３（Ｎ）は出力端子である。
ンプル手段として、図１０に示すような方式もある。図
１０は、Ｎ（Ｎ＞１）通りの異なる位相を有する一定時
間間隔Ｔのサンプルパルスによって、受信信号をＮ通り
の異なるサンプル位相でサンプルして出力する手段の一
例を示す系統図である。図において、１００４は入力端
子、１０００は１／ＮＴの周波数のサンプルパルスを発
生するパルス発生回路、１００１（１）〜１００１
（Ｎ）はそれぞれ異なる位相で分周する分周回路、１０
０２（１）〜１００２（Ｎ）はサンプラ、１００３
（１）〜１００３（Ｎ）は出力端子である。
【００１３】図１０では、１／ＮＴの周波数でサンプル
パルスを発生するパルス発生回路１０００の出力をそれ
ぞれ異なる位相で分周する（分周回路１００１（１）〜
１００１（Ｎ））ことにより、サンプラ１００３（１）
〜１００３（Ｎ）に所望のサンプルパルスを供給するこ
とができる。
パルスを発生するパルス発生回路１０００の出力をそれ
ぞれ異なる位相で分周する（分周回路１００１（１）〜
１００１（Ｎ））ことにより、サンプラ１００３（１）
〜１００３（Ｎ）に所望のサンプルパルスを供給するこ
とができる。
【００１４】また、１／ＬＴ（Ｌ＜Ｎ）の周波数のサン
プルパルスを発生し、Ｌ通りの異なる位相でサンプルさ
れた受信信号系列を内挿や補間等の手段によってＮ通り
の異なる位相でサンプルされた信号を生成することも可
能である。
プルパルスを発生し、Ｌ通りの異なる位相でサンプルさ
れた受信信号系列を内挿や補間等の手段によってＮ通り
の異なる位相でサンプルされた信号を生成することも可
能である。
【００１５】サンプラ１３（１）〜１３（Ｎ）において
サンプルされた信号はブランチメトリック演算回路１４
に入力されブランチメトリックが求められる。ブランチ
メトリック演算回路１４は、例えば、図５のように構成
できる。サンプラ１３（１）〜１３（Ｎ）の出力は、入
力端子５０（１）〜５０（Ｎ）に入力される。入力端子
５０（１）〜５０（Ｎ）に入力された出力は、それぞれ
通信と通信路インパルスレスポンス推定回路群５１
（１）〜５１（Ｎ）及び部分ブランチメトリック演算回
路群５２（１）〜５２（Ｎ）に入力される。通信路イン
パルスレスポンス推定回路群５１（１）〜５１（Ｎ）の
それぞれの回路は、例えば、ヨーロッパ特許出願公開第
Ａ２−０３９６１０１号公報（１９９０年１１月７日公
開）の２図に示されるような自己相関関数がインパルス
状となるプリアンブル系列を用いると、例えば、ヨーロ
ッパ特許出願公開第Ａ２−０３９６１０１号公報（１９
９０年１１月７日公開）の３図に示されるような受信信
号とプリアンブル系列との相関をとる回路で構成され
る。通信路インパルスレスポンス推定回路５１（１）〜
５１（Ｎ）は、それぞれ異なる位相でサンプルされた信
号からサンプル位相の異なる通信路インパルスレスポン
スベクトルＨ（１）〜Ｈ（Ｎ）をそれぞれ出力する。部
分ブランチメトリック演算回路５２（１）〜５２（Ｎ）
のそれぞれの回路では、サンプル位相の異なる通信路イ
ンパルスレスポンスベルトルＨ（１）〜Ｈ（Ｎ）と通信
路インパルスレスポンスベクトルのサンプル位相に対応
した位相でサンプルされた信号を入力し、部分ブランチ
メトリックを演算する。部分ブランチメトリックは、例
えば、ヘイズ，“ザ ビタビ アルゴリズム アプライ
ド トウ ディジタル データトランスミッション”，
アイ・イー・イー・イー，コミュニケーション ソサエ
ティ，１９７５，Ｎｏ．１３のｐｐ１８の第８ｂ）式右
辺に示されるように求める。部分ブランチメトリック演
算回路５２（１）〜５２（Ｎ）の出力は、加算器５３で
加算され、ブランチメトリックとして出力端子５４に出
力される。
サンプルされた信号はブランチメトリック演算回路１４
に入力されブランチメトリックが求められる。ブランチ
メトリック演算回路１４は、例えば、図５のように構成
できる。サンプラ１３（１）〜１３（Ｎ）の出力は、入
力端子５０（１）〜５０（Ｎ）に入力される。入力端子
５０（１）〜５０（Ｎ）に入力された出力は、それぞれ
通信と通信路インパルスレスポンス推定回路群５１
（１）〜５１（Ｎ）及び部分ブランチメトリック演算回
路群５２（１）〜５２（Ｎ）に入力される。通信路イン
パルスレスポンス推定回路群５１（１）〜５１（Ｎ）の
それぞれの回路は、例えば、ヨーロッパ特許出願公開第
Ａ２−０３９６１０１号公報（１９９０年１１月７日公
開）の２図に示されるような自己相関関数がインパルス
状となるプリアンブル系列を用いると、例えば、ヨーロ
ッパ特許出願公開第Ａ２−０３９６１０１号公報（１９
９０年１１月７日公開）の３図に示されるような受信信
号とプリアンブル系列との相関をとる回路で構成され
る。通信路インパルスレスポンス推定回路５１（１）〜
５１（Ｎ）は、それぞれ異なる位相でサンプルされた信
号からサンプル位相の異なる通信路インパルスレスポン
スベクトルＨ（１）〜Ｈ（Ｎ）をそれぞれ出力する。部
分ブランチメトリック演算回路５２（１）〜５２（Ｎ）
のそれぞれの回路では、サンプル位相の異なる通信路イ
ンパルスレスポンスベルトルＨ（１）〜Ｈ（Ｎ）と通信
路インパルスレスポンスベクトルのサンプル位相に対応
した位相でサンプルされた信号を入力し、部分ブランチ
メトリックを演算する。部分ブランチメトリックは、例
えば、ヘイズ，“ザ ビタビ アルゴリズム アプライ
ド トウ ディジタル データトランスミッション”，
アイ・イー・イー・イー，コミュニケーション ソサエ
ティ，１９７５，Ｎｏ．１３のｐｐ１８の第８ｂ）式右
辺に示されるように求める。部分ブランチメトリック演
算回路５２（１）〜５２（Ｎ）の出力は、加算器５３で
加算され、ブランチメトリックとして出力端子５４に出
力される。
【００１６】求められたブランチメトリックは、ビタビ
プロセッサ１５に入力され、判定結果を出力端子１６に
得る。ビタビプロセッサ１５は、ＡＣＳ（Ａｄｄ，Ｃｏ
ｍｐａｒｅ ａｎｄ Ｓｅｌｅｃｔ）回路とパスメモリ
からなる通常の軟判定ビタビデコーダ（例えば、鈴木，
田島，“畳み込み符号に対する最ゆう復号器の実現”，
電子情報通信学会論文誌Ａ，Ｖｏｌ．Ｊ７３−Ａ，Ｎ
ｏ．２，ｐｐ２２５−２３１，１９９０年２月）で実現
することができる。
プロセッサ１５に入力され、判定結果を出力端子１６に
得る。ビタビプロセッサ１５は、ＡＣＳ（Ａｄｄ，Ｃｏ
ｍｐａｒｅ ａｎｄ Ｓｅｌｅｃｔ）回路とパスメモリ
からなる通常の軟判定ビタビデコーダ（例えば、鈴木，
田島，“畳み込み符号に対する最ゆう復号器の実現”，
電子情報通信学会論文誌Ａ，Ｖｏｌ．Ｊ７３−Ａ，Ｎ
ｏ．２，ｐｐ２２５−２３１，１９９０年２月）で実現
することができる。
【００１７】また、この方式は、複数のブランチを有す
るダイバーシティ受信方式にも容易に適応することがで
きる。つまり、それぞれの各ダイバーシティブランチに
おいて遅延回路群１１（１）〜１１（Ｎ−１），パルス
発生回路１２，サンプラ１３（１）〜１３（Ｎ）及びブ
ランチメトリック演算回路１４を設け、各ダイバーシテ
ィブランチのブランチメトリック演算回路の出力を、例
えば加算による合成を行い、合成された値をダイバーシ
ティ全体のブランチメトリックとして、ビタビプロセッ
サに入力することにより実現可能となる。
るダイバーシティ受信方式にも容易に適応することがで
きる。つまり、それぞれの各ダイバーシティブランチに
おいて遅延回路群１１（１）〜１１（Ｎ−１），パルス
発生回路１２，サンプラ１３（１）〜１３（Ｎ）及びブ
ランチメトリック演算回路１４を設け、各ダイバーシテ
ィブランチのブランチメトリック演算回路の出力を、例
えば加算による合成を行い、合成された値をダイバーシ
ティ全体のブランチメトリックとして、ビタビプロセッ
サに入力することにより実現可能となる。
【００１８】図２は、第２の発明である最尤系列推定装
置の実施例を示す系統図である。図において、１００は
入力端子、１０１（１）〜１０１（Ｎ）はそれぞれ異な
る位相でシンボル速度と等しい周波数（１／Ｔ）でサン
プルパルスを発生するパルス発生回路、１０２（１）〜
１０２（Ｎ）はＡＤ変換回路、１０３（１）〜１０３
（Ｎ）は通信路インパルスレスポンス推定回路、１０４
（１）〜１０４（Ｎ）はブランチメトリック演算回路、
１０５はブランチメトリック合成回路、１０６はビタビ
プロセッサ、１０７は出力端子である。
置の実施例を示す系統図である。図において、１００は
入力端子、１０１（１）〜１０１（Ｎ）はそれぞれ異な
る位相でシンボル速度と等しい周波数（１／Ｔ）でサン
プルパルスを発生するパルス発生回路、１０２（１）〜
１０２（Ｎ）はＡＤ変換回路、１０３（１）〜１０３
（Ｎ）は通信路インパルスレスポンス推定回路、１０４
（１）〜１０４（Ｎ）はブランチメトリック演算回路、
１０５はブランチメトリック合成回路、１０６はビタビ
プロセッサ、１０７は出力端子である。
【００１９】入力端子１００から入力された受信信号
は、パルス発生回路１０１（１）〜１０１（Ｎ）で発生
された位相の異なるパルスが入力されたタイミングでＡ
Ｄ変換回路１０２（１）〜１０２（Ｎ）でサンプルされ
ＡＤ変換される。ＡＤ変換回路１０２（１）〜１０２
（Ｎ）のそれぞれの出力は、通信路インパルスレスポン
ス推定回路１０３（１）〜１０３（Ｎ）及びブランチメ
トリック演算回路１０４（１）〜１０４（Ｎ）に供給さ
れる。通信路インパルスレスポンス推定回路１０３
（１）〜１０３（Ｎ）のそれぞれの回路は、例えば、ヨ
ーロッパ特許出願公開第Ａ２−０３９６１０１号公報
（１９９０年１１月７日公開）の２図に示されるような
自己相関関数がインパルス状となるプリアンブル系列を
用いると、例えば、ヨーロッパ特許出願公開第Ａ２−０
３９６１０１号公報（１９９０年１１月７日公開）の３
図に示されるような受信信号とプリアンブル系列との相
関をとる回路で構成される。通信路インパルスレスポン
ス推定回路１０３（１）〜１０３（Ｎ）は、それぞれ異
なる位相でサンプルされた信号からサンプル位相の異な
る通信路インパルスレスポンスベクトルＨ（１）〜Ｈ
（Ｎ）をそれぞれ出力する。ブランチメトリック演算回
路１０４（１）〜１０４（Ｎ）のそれぞれの回路では、
サンプル位相の異なる通信路インパルスレスポンスベク
トルＨ（１）〜Ｈ（Ｎ）と通信路インパルスレスポンス
ベクトルのサンプル位相に対応した位相でサンプルされ
ＡＤ変換された信号を入力し、ブランチメトリックを演
算する。ブランチメトリックは、例えば、ヘイズ，“ザ
ビタビ アルゴリズム アプライド トウディジタル
データトランスミッション”，アイ・イー・イー・イ
ー，コミュニケーション ソサエティ，１９７５，Ｎ
ｏ．１３のｐｐ．１８の第８ｂ）式右辺に示されるよう
に求める。ブランチメトリック合成回路１０５では、ブ
ランチメトリック演算回路１０４（１）〜１０４（Ｎ）
から得られるサンプル位相の異なる受信信号に対応した
ブランチメトリックを合成して、合成ブランチメトリッ
クを出力する。ブランチメトリック合成回路１０５は、
例えば、図６のように構成することができる。図６にお
いて、ブランチメトリック演算回路１０４（１）〜１０
４（Ｎ）から出力されるサンプル位相の異なる受信信号
に対応したブランチメトリックのそれぞれを入力端子６
００（１）〜６００（Ｎ）から入力して加算した結果を
合成ブランチメトリックとして出力端子６０２に出力す
る。このようにして得られた合成ブランチメトリック
は、ビタビプロセッサ１０６に入力され、判定結果を出
力端子１０７に得る。ビタビプロセッサ１０６は、ＡＣ
Ｓ（Ａｄｄ Ｃｏｍｐａｒｅ ａｎｄ Ｓｅｌｅｃｔ）
回路とパスメモリからなる通常の軟判定ビタビデコーダ
（例えば、鈴木，田島，“畳み込み符号に対する最ゆう
復号器の実現”，電子情報通信学会論文誌Ａ，Ｖｏｌ．
Ｊ７３−Ａ，Ｎｏ．２，ｐｐ２２５−２３１，１９９０
年２月）で実現することができる。
は、パルス発生回路１０１（１）〜１０１（Ｎ）で発生
された位相の異なるパルスが入力されたタイミングでＡ
Ｄ変換回路１０２（１）〜１０２（Ｎ）でサンプルされ
ＡＤ変換される。ＡＤ変換回路１０２（１）〜１０２
（Ｎ）のそれぞれの出力は、通信路インパルスレスポン
ス推定回路１０３（１）〜１０３（Ｎ）及びブランチメ
トリック演算回路１０４（１）〜１０４（Ｎ）に供給さ
れる。通信路インパルスレスポンス推定回路１０３
（１）〜１０３（Ｎ）のそれぞれの回路は、例えば、ヨ
ーロッパ特許出願公開第Ａ２−０３９６１０１号公報
（１９９０年１１月７日公開）の２図に示されるような
自己相関関数がインパルス状となるプリアンブル系列を
用いると、例えば、ヨーロッパ特許出願公開第Ａ２−０
３９６１０１号公報（１９９０年１１月７日公開）の３
図に示されるような受信信号とプリアンブル系列との相
関をとる回路で構成される。通信路インパルスレスポン
ス推定回路１０３（１）〜１０３（Ｎ）は、それぞれ異
なる位相でサンプルされた信号からサンプル位相の異な
る通信路インパルスレスポンスベクトルＨ（１）〜Ｈ
（Ｎ）をそれぞれ出力する。ブランチメトリック演算回
路１０４（１）〜１０４（Ｎ）のそれぞれの回路では、
サンプル位相の異なる通信路インパルスレスポンスベク
トルＨ（１）〜Ｈ（Ｎ）と通信路インパルスレスポンス
ベクトルのサンプル位相に対応した位相でサンプルされ
ＡＤ変換された信号を入力し、ブランチメトリックを演
算する。ブランチメトリックは、例えば、ヘイズ，“ザ
ビタビ アルゴリズム アプライド トウディジタル
データトランスミッション”，アイ・イー・イー・イ
ー，コミュニケーション ソサエティ，１９７５，Ｎ
ｏ．１３のｐｐ．１８の第８ｂ）式右辺に示されるよう
に求める。ブランチメトリック合成回路１０５では、ブ
ランチメトリック演算回路１０４（１）〜１０４（Ｎ）
から得られるサンプル位相の異なる受信信号に対応した
ブランチメトリックを合成して、合成ブランチメトリッ
クを出力する。ブランチメトリック合成回路１０５は、
例えば、図６のように構成することができる。図６にお
いて、ブランチメトリック演算回路１０４（１）〜１０
４（Ｎ）から出力されるサンプル位相の異なる受信信号
に対応したブランチメトリックのそれぞれを入力端子６
００（１）〜６００（Ｎ）から入力して加算した結果を
合成ブランチメトリックとして出力端子６０２に出力す
る。このようにして得られた合成ブランチメトリック
は、ビタビプロセッサ１０６に入力され、判定結果を出
力端子１０７に得る。ビタビプロセッサ１０６は、ＡＣ
Ｓ（Ａｄｄ Ｃｏｍｐａｒｅ ａｎｄ Ｓｅｌｅｃｔ）
回路とパスメモリからなる通常の軟判定ビタビデコーダ
（例えば、鈴木，田島，“畳み込み符号に対する最ゆう
復号器の実現”，電子情報通信学会論文誌Ａ，Ｖｏｌ．
Ｊ７３−Ａ，Ｎｏ．２，ｐｐ２２５−２３１，１９９０
年２月）で実現することができる。
【００２０】図３は、第３の発明である最尤系列推定装
置の実施例を示す系統図である。図において、２００は
入力端子、２０１はシンボル速度と等しい周波数（１／
Ｔ）でサンプルパルスを発生するパルス発生回路、２０
２（１）〜２０２（Ｎ）はＡＤ変換回路、２０３（０）
〜２０３（Ｎ−１）はそれぞれｉＴ／Ｎ（ｉ＝１，２，
・・・，Ｎ−１）の遅延時間を与える遅延回路、２０４
（１）〜２０４（Ｎ）は通信路インパルスレスポンス推
定回路、２０５（１）〜２０５（Ｎ）はブランチメトリ
ック演算回路、２０６はブランチメトリック合成回路、
２０７はビタビプロセッサ、２０８は出力端子である。
置の実施例を示す系統図である。図において、２００は
入力端子、２０１はシンボル速度と等しい周波数（１／
Ｔ）でサンプルパルスを発生するパルス発生回路、２０
２（１）〜２０２（Ｎ）はＡＤ変換回路、２０３（０）
〜２０３（Ｎ−１）はそれぞれｉＴ／Ｎ（ｉ＝１，２，
・・・，Ｎ−１）の遅延時間を与える遅延回路、２０４
（１）〜２０４（Ｎ）は通信路インパルスレスポンス推
定回路、２０５（１）〜２０５（Ｎ）はブランチメトリ
ック演算回路、２０６はブランチメトリック合成回路、
２０７はビタビプロセッサ、２０８は出力端子である。
【００２１】パルス発生回路２０１で発生されたサンプ
リングパルスは、ＡＤ変換回路２０２（１）に直接供給
されるとともに、ＡＤ変換回路群２０２（２）〜２０２
（Ｎ）へはそれぞれ、遅延回路２０３（０）〜２０３
（Ｎ−１）を介して供給される。ＡＤ変換回路群２０２
（１）〜２０２（Ｎ）では、サンプルパルスが入力され
る度に、入力端子２００から供給される受信信号をサン
プルし、ＡＤ変換を行う。ＡＤ変換回路群２０２（１）
〜２０２（Ｎ）のそれぞれの出力は、通信路インパルス
レスポンス推定回路群２０４（１）〜２０４（Ｎ）及び
ブランチメトリック演算回路群２０５（１）〜２０５
（Ｎ）に供給される。通信路インパルスレスポンス推定
回路群２０４（１）〜２０４（Ｎ）のそれぞれの回路で
は、ビタビプロセッサ２０７から得られる判定結果とＡ
Ｄ変換回路群２０２（１）〜２０２（Ｎ）のそれぞれの
出力を入力して、ＡＤ変換回路群２０２（１）〜２０２
（Ｎ）のそれぞれの出力に対応したＭ次元の通信路イン
パルスレスポンス推定ベクトルＨ（１）〜Ｈ（Ｎ）を出
力する。通信路インパルスレスポンス推定回路群２０４
（１）〜２０４（Ｎ）のそれぞれの回路は、例えば図７
のように構成できる。
リングパルスは、ＡＤ変換回路２０２（１）に直接供給
されるとともに、ＡＤ変換回路群２０２（２）〜２０２
（Ｎ）へはそれぞれ、遅延回路２０３（０）〜２０３
（Ｎ−１）を介して供給される。ＡＤ変換回路群２０２
（１）〜２０２（Ｎ）では、サンプルパルスが入力され
る度に、入力端子２００から供給される受信信号をサン
プルし、ＡＤ変換を行う。ＡＤ変換回路群２０２（１）
〜２０２（Ｎ）のそれぞれの出力は、通信路インパルス
レスポンス推定回路群２０４（１）〜２０４（Ｎ）及び
ブランチメトリック演算回路群２０５（１）〜２０５
（Ｎ）に供給される。通信路インパルスレスポンス推定
回路群２０４（１）〜２０４（Ｎ）のそれぞれの回路で
は、ビタビプロセッサ２０７から得られる判定結果とＡ
Ｄ変換回路群２０２（１）〜２０２（Ｎ）のそれぞれの
出力を入力して、ＡＤ変換回路群２０２（１）〜２０２
（Ｎ）のそれぞれの出力に対応したＭ次元の通信路イン
パルスレスポンス推定ベクトルＨ（１）〜Ｈ（Ｎ）を出
力する。通信路インパルスレスポンス推定回路群２０４
（１）〜２０４（Ｎ）のそれぞれの回路は、例えば図７
のように構成できる。
【００２２】図７において、入力端子７００にはビタビ
プロセッサ２０７から得られる判定結果が入力され、入
力端子７０１にはＡＤ変換回路群２０２（１）〜２０２
（Ｎ）のうち対応した回路からの出力が入力される。加
算器７０２の出力として、判定結果とＭ次元の通信路イ
ンパルスレスポンス推定ベクトルＨ（ｉ），ｉ＝１，
２，・・・，ＮとをＭタップのトランスバーサル型フィ
ルタ７０６で畳み込むことによって受信信号レプリカが
得られる。このとき、入力端子７００から入力される実
際の受信信号を遅延回路７０３において復調遅延分だけ
遅延させることによって、受信信号レプリカと実際の受
信信号のタイミングを合わせることができる（例えば、
プロアキス著，“ディジタル コミュニケーション
ズ”，ＭｃＧｒａｗ−Ｈｉｌｌ，１９８３）。また、減
算回路７０４では、遅延回路７０３の出力と加算器７０
２との出力との誤差を検出する。適応制御プロセッサ７
０５は、受信信号レプリカと実際の受信信号とが等しく
なるように通信路インパルスレスポンス推定ベクトルＨ
（ｉ）を逐次的に更新する。適応制御プロセッサ７０５
の構成例として、時刻ｋにおける遅延回路７０８（１）
への入力及び遅延回路７０８（１）〜７０８（Ｍ−１）
からの出力信号ベクトルをＳ（ｋ），時刻ｋにおける減
算回路７０４の出力として得られる誤差信号をε
（ｋ）、通信路インパルスレスポンス推定ベクトルをＨ
（ｉ）とすれば、
プロセッサ２０７から得られる判定結果が入力され、入
力端子７０１にはＡＤ変換回路群２０２（１）〜２０２
（Ｎ）のうち対応した回路からの出力が入力される。加
算器７０２の出力として、判定結果とＭ次元の通信路イ
ンパルスレスポンス推定ベクトルＨ（ｉ），ｉ＝１，
２，・・・，ＮとをＭタップのトランスバーサル型フィ
ルタ７０６で畳み込むことによって受信信号レプリカが
得られる。このとき、入力端子７００から入力される実
際の受信信号を遅延回路７０３において復調遅延分だけ
遅延させることによって、受信信号レプリカと実際の受
信信号のタイミングを合わせることができる（例えば、
プロアキス著，“ディジタル コミュニケーション
ズ”，ＭｃＧｒａｗ−Ｈｉｌｌ，１９８３）。また、減
算回路７０４では、遅延回路７０３の出力と加算器７０
２との出力との誤差を検出する。適応制御プロセッサ７
０５は、受信信号レプリカと実際の受信信号とが等しく
なるように通信路インパルスレスポンス推定ベクトルＨ
（ｉ）を逐次的に更新する。適応制御プロセッサ７０５
の構成例として、時刻ｋにおける遅延回路７０８（１）
への入力及び遅延回路７０８（１）〜７０８（Ｍ−１）
からの出力信号ベクトルをＳ（ｋ），時刻ｋにおける減
算回路７０４の出力として得られる誤差信号をε
（ｋ）、通信路インパルスレスポンス推定ベクトルをＨ
（ｉ）とすれば、
【００２３】
【数１】
【００２４】で与えられるＬＭＳアルゴリズム（例え
ば、プロアキス著，“ディジタル コミュニケーション
ズ”，ＭｃＧｒａｗ−Ｈｉｌｌ，１９８３）によりＨ
（ｉ）k を更新し、Ｈ（ｉ）K を出力端子７０７（１）
〜７０７（Ｍ）に出力する。この適応アルゴリズムとし
て、他のアルゴリズムを適用することも可能である。
ば、プロアキス著，“ディジタル コミュニケーション
ズ”，ＭｃＧｒａｗ−Ｈｉｌｌ，１９８３）によりＨ
（ｉ）k を更新し、Ｈ（ｉ）K を出力端子７０７（１）
〜７０７（Ｍ）に出力する。この適応アルゴリズムとし
て、他のアルゴリズムを適用することも可能である。
【００２５】ブランチメトリック演算回路群２０５
（１）〜２０５（Ｎ）のそれぞれの回路、ブランチメト
リック合成回路２０６及びビタビプロセッサは、それぞ
れ、図２における１０４（１）〜１０４（Ｎ）、１０５
及び１０６と同様に構成することができる。
（１）〜２０５（Ｎ）のそれぞれの回路、ブランチメト
リック合成回路２０６及びビタビプロセッサは、それぞ
れ、図２における１０４（１）〜１０４（Ｎ）、１０５
及び１０６と同様に構成することができる。
【００２６】図４は、第４の発明である最尤系列推定装
置の実施例を示す系統図である。図において、３００は
入力端子、３０１はシンボル速度と等しい周波数（１／
Ｔ）でサンプルパルスを発生するパルス発生回路、３０
２（１）〜３０２（Ｎ）はＡＤ変換回路、３０３（０）
〜３０３（Ｎ−１）はそれぞれｉＴ／Ｎ，（ｉ＝１，
２，・・・，Ｎ−１）の遅延時間を与える遅延回路、３
０４（１）〜３０４（Ｎ）は通信路インパルスレスポン
ス推定回路、３０５（１）〜３０５（Ｎ）はブランチメ
トリック演算回路、３０６はブランチメトリック合成回
路、３０７はビタビプロセッサ、３０８は出力端子であ
る。パルス発生回路３０１，ＡＤ変換回路３０２（１）
〜３０２（Ｎ），遅延回路３０３（０）〜３０３（Ｎ−
１），ブランチメトリック演算回路３０５（１）〜３０
５（Ｎ）及びビタビプロセッサ３０７のそれぞれは図３
におけるパルス発生回路２０１，ＡＤ変換回路２０２
（１）〜２０２（Ｎ），遅延回路２０３（０）〜２０３
（Ｎ−１），ブランチメトリック演算回路２０５（１）
〜２０５（Ｎ）及びビタビプロセッサ２０７と同様に構
成できる。通信路インパルスレスポンス推定回路群３０
４（１）〜３０４（Ｎ）のそれぞれの回路は、図８のよ
うに構成される。図８において、８００及び８０１は入
力端子、８０２は加算器、８０３は遅延回路、８０４は
減算回路、８０５は適応制御プロセッサ、８０６はＭタ
ップからなるトランスバーサル型フィルタ、８０７
（１）〜８０７（Ｍ）及び８１０は出力端子、８０８
（１）〜８０８（Ｍ−１）は遅延回路、８０９（１）〜
８０９（Ｍ）は乗算回路である。図８に示す通信路イン
パルスレスポンス推定回路と図７に示した通信路インパ
ルスレスポンス推定回路の差異は、図７の減算回路７０
４の出力を適応制御プロセッサ７０５のみに出力する
が、図８の減算回路８０４の出力を適応制御プロセッサ
８０５ばかりではなく推定過程情報として出力端子８１
０に出力していることである。また、ブランチメトリッ
ク合成回路３０６は、ブランチメトリック演算回路群３
０５（１）〜３０５（Ｎ）のそれぞれから得られるサン
プル位相の異なる受信信号に対応したブランチメトリッ
クばかりではなく、通信路インパルスレスポンス推定回
路群３０４（１）〜３０４（Ｎ）のそれぞれから得られ
る推定過程情報も入力して、合成ブランチメトリックを
出力する。
置の実施例を示す系統図である。図において、３００は
入力端子、３０１はシンボル速度と等しい周波数（１／
Ｔ）でサンプルパルスを発生するパルス発生回路、３０
２（１）〜３０２（Ｎ）はＡＤ変換回路、３０３（０）
〜３０３（Ｎ−１）はそれぞれｉＴ／Ｎ，（ｉ＝１，
２，・・・，Ｎ−１）の遅延時間を与える遅延回路、３
０４（１）〜３０４（Ｎ）は通信路インパルスレスポン
ス推定回路、３０５（１）〜３０５（Ｎ）はブランチメ
トリック演算回路、３０６はブランチメトリック合成回
路、３０７はビタビプロセッサ、３０８は出力端子であ
る。パルス発生回路３０１，ＡＤ変換回路３０２（１）
〜３０２（Ｎ），遅延回路３０３（０）〜３０３（Ｎ−
１），ブランチメトリック演算回路３０５（１）〜３０
５（Ｎ）及びビタビプロセッサ３０７のそれぞれは図３
におけるパルス発生回路２０１，ＡＤ変換回路２０２
（１）〜２０２（Ｎ），遅延回路２０３（０）〜２０３
（Ｎ−１），ブランチメトリック演算回路２０５（１）
〜２０５（Ｎ）及びビタビプロセッサ２０７と同様に構
成できる。通信路インパルスレスポンス推定回路群３０
４（１）〜３０４（Ｎ）のそれぞれの回路は、図８のよ
うに構成される。図８において、８００及び８０１は入
力端子、８０２は加算器、８０３は遅延回路、８０４は
減算回路、８０５は適応制御プロセッサ、８０６はＭタ
ップからなるトランスバーサル型フィルタ、８０７
（１）〜８０７（Ｍ）及び８１０は出力端子、８０８
（１）〜８０８（Ｍ−１）は遅延回路、８０９（１）〜
８０９（Ｍ）は乗算回路である。図８に示す通信路イン
パルスレスポンス推定回路と図７に示した通信路インパ
ルスレスポンス推定回路の差異は、図７の減算回路７０
４の出力を適応制御プロセッサ７０５のみに出力する
が、図８の減算回路８０４の出力を適応制御プロセッサ
８０５ばかりではなく推定過程情報として出力端子８１
０に出力していることである。また、ブランチメトリッ
ク合成回路３０６は、ブランチメトリック演算回路群３
０５（１）〜３０５（Ｎ）のそれぞれから得られるサン
プル位相の異なる受信信号に対応したブランチメトリッ
クばかりではなく、通信路インパルスレスポンス推定回
路群３０４（１）〜３０４（Ｎ）のそれぞれから得られ
る推定過程情報も入力して、合成ブランチメトリックを
出力する。
【００２７】ブランチメトリック合成回路３０６は、例
えば、図９のように構成できる。図において、９００
（１）〜９００（Ｎ）及び９０１（１）〜９０１（Ｎ）
は入力端子，９０２（１）〜９０２（Ｎ）は電力検出回
路、９０３（１）〜９０３（Ｎ）は比較回路、９０４
（１）〜９０４（Ｎ）はゲート回路、９０５は加算器、
９０６は出力端子である。図９において、入力端子群９
００（１）〜９００（Ｎ）には、それぞれの回路が図８
に示した通信路インパルスレスポンス推定回路で構成さ
れた通信路インパルスレスポンス推定回路群３０４
（１）〜３０４（Ｎ）のそれぞれの出力端子８１０から
の信号が入力される。また、入力端子群９０１（１）〜
９０１（Ｎ）には、それぞれ、通信路インパルスレスポ
ンス推定回路群３０４（１）〜３０４（Ｎ）に対応した
ブランチメトリック演算回路群３０５（１）〜３０５
（Ｎ）から得られるブランチメトリックが入力される。
電力検出回路群９０２（１）〜９０２（Ｎ）は、それぞ
れ、入力端子群９００（１）〜９００（Ｎ）からの信号
の電力を検出し、比較回路群９０３（１）〜９０３
（Ｎ）に出力する。比較回路群９０３（１）〜９０３
（Ｎ）のそれぞれの回路では、入力レベルを予め定めら
れたスレッショルドレベルと比較して、入力レベルがス
レッショルドレベルよりも大きければ“１”、小さけれ
ば“０”の信号をゲート回路群９０４（１）〜９０４
（Ｎ）にそれぞれ出力する。ゲート回路群９０４（１）
〜９０４（Ｎ）のそれぞれの回路では、比較回路群９０
３（１）〜９０３（Ｎ）からの入力が“１”ならば入力
端子群９０１（１）〜９０１（Ｎ）からのそれぞれの信
号を遮断し、比較回路群９０３（１）〜９０３（Ｎ）か
らの入力が“０”ならば入力端子群９０１（１）〜９０
１（Ｎ）からの信号を通過させる。加算器９０５は、ゲ
ート回路群９０４（１）〜９０４（Ｎ）によって選択さ
れたブランチメトリックのみを加算合成して、合成ブラ
ンチメトリックとして出力端子９０６に出力する。ま
た、ゲート回路９０４（１）〜９０４（Ｎ）にヒステリ
シスを与え、一度“１”が入力されるとリセットされる
まで遮断させることも可能である。また、ブランチメト
リック合成回路３０６の入力端子群９００（１）〜９０
０（Ｎ）にそれぞれ現在の通信路インパルスレスポンス
推定ベクトルＨ（ｉ）k （ｉ＝１，２，．．．，Ｎ）を
入力して、入力端子９０１（１）〜９０１（Ｎ）からの
入力をＨ（ｉ）k （ｉ＝１，２，．．．，Ｎ）に基づい
て重み付けすることによって、例えば、Ｓ．Ｓｔａｉ
ｎ，Ｊ．Ｊ．Ｊｏｎｅｓ著，関英男監訳，“現代の通信
回線理論”，１９７０年，森北出版に示される最大比合
成ダイバーシティと同様な効果を得ることも可能であ
る。
えば、図９のように構成できる。図において、９００
（１）〜９００（Ｎ）及び９０１（１）〜９０１（Ｎ）
は入力端子，９０２（１）〜９０２（Ｎ）は電力検出回
路、９０３（１）〜９０３（Ｎ）は比較回路、９０４
（１）〜９０４（Ｎ）はゲート回路、９０５は加算器、
９０６は出力端子である。図９において、入力端子群９
００（１）〜９００（Ｎ）には、それぞれの回路が図８
に示した通信路インパルスレスポンス推定回路で構成さ
れた通信路インパルスレスポンス推定回路群３０４
（１）〜３０４（Ｎ）のそれぞれの出力端子８１０から
の信号が入力される。また、入力端子群９０１（１）〜
９０１（Ｎ）には、それぞれ、通信路インパルスレスポ
ンス推定回路群３０４（１）〜３０４（Ｎ）に対応した
ブランチメトリック演算回路群３０５（１）〜３０５
（Ｎ）から得られるブランチメトリックが入力される。
電力検出回路群９０２（１）〜９０２（Ｎ）は、それぞ
れ、入力端子群９００（１）〜９００（Ｎ）からの信号
の電力を検出し、比較回路群９０３（１）〜９０３
（Ｎ）に出力する。比較回路群９０３（１）〜９０３
（Ｎ）のそれぞれの回路では、入力レベルを予め定めら
れたスレッショルドレベルと比較して、入力レベルがス
レッショルドレベルよりも大きければ“１”、小さけれ
ば“０”の信号をゲート回路群９０４（１）〜９０４
（Ｎ）にそれぞれ出力する。ゲート回路群９０４（１）
〜９０４（Ｎ）のそれぞれの回路では、比較回路群９０
３（１）〜９０３（Ｎ）からの入力が“１”ならば入力
端子群９０１（１）〜９０１（Ｎ）からのそれぞれの信
号を遮断し、比較回路群９０３（１）〜９０３（Ｎ）か
らの入力が“０”ならば入力端子群９０１（１）〜９０
１（Ｎ）からの信号を通過させる。加算器９０５は、ゲ
ート回路群９０４（１）〜９０４（Ｎ）によって選択さ
れたブランチメトリックのみを加算合成して、合成ブラ
ンチメトリックとして出力端子９０６に出力する。ま
た、ゲート回路９０４（１）〜９０４（Ｎ）にヒステリ
シスを与え、一度“１”が入力されるとリセットされる
まで遮断させることも可能である。また、ブランチメト
リック合成回路３０６の入力端子群９００（１）〜９０
０（Ｎ）にそれぞれ現在の通信路インパルスレスポンス
推定ベクトルＨ（ｉ）k （ｉ＝１，２，．．．，Ｎ）を
入力して、入力端子９０１（１）〜９０１（Ｎ）からの
入力をＨ（ｉ）k （ｉ＝１，２，．．．，Ｎ）に基づい
て重み付けすることによって、例えば、Ｓ．Ｓｔａｉ
ｎ，Ｊ．Ｊ．Ｊｏｎｅｓ著，関英男監訳，“現代の通信
回線理論”，１９７０年，森北出版に示される最大比合
成ダイバーシティと同様な効果を得ることも可能であ
る。
【００２８】また、ＴＤＭＡのようなバーストモードの
伝送に本願の発明を適用する場合、例えば、図１の１３
（１）〜１３（Ｎ）の出力から１バースト分の受信信号
をメモリに記憶した後に処理することも可能である。こ
のような方式は、図２〜図４のような構成の場合であっ
ても容易に適用することができる。
伝送に本願の発明を適用する場合、例えば、図１の１３
（１）〜１３（Ｎ）の出力から１バースト分の受信信号
をメモリに記憶した後に処理することも可能である。こ
のような方式は、図２〜図４のような構成の場合であっ
ても容易に適用することができる。
【００２９】
【発明の効果】本発明により、符号間干渉が生じる通信
路を介してデータ伝送を行う場合、サンプルタイミング
が最適サンプルタイミングからずれてしまうことに起因
する歪と符号間干渉による歪とを除去することができ
る。
路を介してデータ伝送を行う場合、サンプルタイミング
が最適サンプルタイミングからずれてしまうことに起因
する歪と符号間干渉による歪とを除去することができ
る。
【図１】第１の発明である最尤系列推定装置の実施例を
示す系統図である。
示す系統図である。
【図２】第２の発明である最尤系列推定装置の実施例を
示す系統図である。
示す系統図である。
【図３】第３の発明である最尤系列推定装置の実施例を
示す系統図である。
示す系統図である。
【図４】第４の発明である最尤系列推定装置の実施例を
示す系統図である。
示す系統図である。
【図５】ブランチメトリック演算回路の一実施例を示す
系統図である。
系統図である。
【図６】ブランチメトリック合成回路の一例を示す系統
図である。
図である。
【図７】通信路インパルスレスポンス推定回路のそれぞ
れの回路の一例を示す系統図である。
れの回路の一例を示す系統図である。
【図８】通信路インパルスレスポンス推定回路のそれぞ
れの回路の一例を示す系統図である。
れの回路の一例を示す系統図である。
【図９】ブランチメトリック合成回路の一例を示す系統
図である。
図である。
【図１０】Ｎ（Ｎ＞１）通りの異なる位相を有する一定
時間間隔Ｔのサンプルパルスによって、受信信号をＮ通
りの異なるサンプル位相でサンプルして出力する手段の
一例を示す系統図である。
時間間隔Ｔのサンプルパルスによって、受信信号をＮ通
りの異なるサンプル位相でサンプルして出力する手段の
一例を示す系統図である。
１０ 入力端子 １１ 遅延回路 １２ パルス発生回路 １３ サンプラ １４ ブランチメトリック演算回路 １５ ビタビプロセッサ １６ 出力端子 １０２ ＡＤ変換回路 １０３ 通信路インパルスレスポンス推定回路 １０５ ブランチメトリック合成回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】符号間干渉によって歪んだ受信信号から
サンプルタイミングを得ることは困難であるため、シン
ボルレートの整数倍のサンプリング周波数でサンプルさ
れた信号を用いて等化・復調する方式が知られている。
このような方式として、分数間隔の判定帰還型等化器を
用いて等化・復調する方式が知られている（例えば、
Ｓ．Ｃｈｅｎｎａｋｅｓｈｕ，ｅｔ．ａｌ．，“Ｄｅｓ
ｉｃｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚａｔｉ
ｏｎ ｆｏｒ Ｄｉｇｉｔａｌ ＣｅｌｌｕｌａｒＲａ
ｄｉｏ”，ＩＥＥＥ，Ｃｏｎｆ．Ｒｅｃｏｒｄ ｏｎ
ＩＣＣ’９０，３３９．４．１−３３９．４．５）。
サンプルタイミングを得ることは困難であるため、シン
ボルレートの整数倍のサンプリング周波数でサンプルさ
れた信号を用いて等化・復調する方式が知られている。
このような方式として、分数間隔の判定帰還型等化器を
用いて等化・復調する方式が知られている（例えば、
Ｓ．Ｃｈｅｎｎａｋｅｓｈｕ，ｅｔ．ａｌ．，“Ｄｅｓ
ｉｃｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚａｔｉ
ｏｎ ｆｏｒ Ｄｉｇｉｔａｌ ＣｅｌｌｕｌａｒＲａ
ｄｉｏ”，ＩＥＥＥ，Ｃｏｎｆ．Ｒｅｃｏｒｄ ｏｎ
ＩＣＣ’９０，３３９．４．１−３３９．４．５）。
Claims (10)
- 【請求項１】ディジタルデータ信号を復調する最尤系列
推定装置において、 ａ）Ｎ（Ｎ＞１，Ｎ：整数）通りの異なる位相を有する
一定時間間隔Ｔのサンプルパルスによって、受信信号を
Ｎ通りの異なるサンプル位相でサンプルして出力する手
段と、 ｂ）前記Ｎ通りの異なるサンプル位相でサンプルされた
受信信号を入力して、ブランチメトリックを演算する手
段と、 ｃ）前記ブランチメトリックを入力して、最尤系列推定
を行う手段と、 を有することを特徴とする最尤系列推定装置。 - 【請求項２】前記ブランチメトリックを演算する手段
は、 ａ）前記Ｎ通りの異なるサンプル位相でサンプルして出
力されたそれぞれの信号を入力して、それぞれの信号か
ら通信路インパルスレスポンスを推定して通信路インパ
ルスレスポンス推定値を出力する手段と、 ｂ）前記Ｎ通りの異なるサンプル位相でサンプルして出
力されたそれぞれの信号と前記Ｎ通りの異なるサンプル
位相でサンプルして出力されたそれぞれの信号に対応し
た前記通信路インパルスレスポンス推定値を入力して、
それぞれの入力信号に関するブランチメトリックを求め
て、部分ブランチメトリックとして出力する手段と、 ｃ）前記部分ブランチメトリックを加算した結果をブラ
ンチメトリックとして出力する手段と、 を有することを特徴とする請求項１記載の最尤系列推定
装置。 - 【請求項３】Ｎ通りの異なる位相を有する一定時間間隔
Ｔのサンプルパルスによって、受信信号をＮ通りの異な
るサンプル位相でサンプルして出力する前記手段は、 ａ）１／ＮＴの周波数でサンプルパルスを発生する手段
と、 ｂ）前記サンプルパルスを１／Ｎ分周して、Ｎ通りの異
なる位相でＮ通りのサンプルパルス列を出力する手段
と、 ｃ）前記Ｎ通りのサンプルパルス列で受信信号をサンプ
ルする手段と、 を有することを特徴とする請求項１記載の最尤系列推定
装置。 - 【請求項４】ディジタルデータ信号を復調する最尤系列
推定装置において、 ａ）Ｎ（Ｎ＞１，Ｎ：整数）通りの異なる一定時間間隔
Ｔでサンプルパルスを発生するパルス発生回路と、 ｂ）前記Ｎ個のパルス発生回路群から得られる前記サン
プルパルスが入力される毎に受信信号をサンプルしＡＤ
変換するＮ個のＡＤ変換回路群と、 ｃ）前記Ｎ個のＡＤ変換回路群のそれぞれの出力を入力
して、入力信号に応じて通信路インパルスレスポンスを
推定して出力するＮ個の通信路インパルスレスポンス推
定回路群と、 ｄ）前記Ｎ個の通信路インパルスレスポンス推定回路群
のそれぞれの出力と前記Ｎ個のＡＤ変換回路群のそれぞ
れの出力とを入力し、それぞれの入力に対応したブラン
チメトリックを求めて出力するＮ個のブランチメトリッ
ク演算回路群と、 ｅ）前記Ｎ個のブランチメトリック演算回路群のそれぞ
れの出力を入力して、それぞれのブランチメトリックを
合成して合成されたブランチメトリックを出力するブラ
ンチメトリック合成回路と、 ｆ）前記合成されたブランチメトリックを入力して、判
定結果を出力するビタビプロセッサと、 を有することを特徴とする最尤系列推定装置。 - 【請求項５】ディジタルデータ信号を復調する最尤系列
推定装置において、 ａ）一定時間間隔Ｔでサンプルパルスを発生するパルス
発生回路と、 ｂ）前記サンプルパルスをｋＴ／Ｎ（ｋ＝０，１，２，
・・・，Ｎ−１、Ｎ＞１，Ｎ：整数）時間だけ遅延させ
て出力するＮ個の遅延回路群と、 ｃ）前記Ｎ個の遅延回路群から得られるそれぞれの前記
サンプルパルスが入力される毎に前記受信信号をサンプ
ルしＡＤ変換するＮ個のＡＤ変換回路群と、 ｄ）前記Ｎ個のＡＤ変換回路群のそれぞれの出力と判定
結果を入力して、入力信号に応じて通信路インパルスレ
スポンスを推定して出力するＮ個の通信路インパルスレ
スポンス推定回路群と、 ｅ）前記Ｎ個の通信路インパルスレスポンス推定回路群
のそれぞれの出力と前記Ｎ個のＡＤ変換回路群のそれぞ
れの出力とを入力し、それぞれの入力に対応したブラン
チメトリックを求めて出力するＮ個のブランチメトリッ
ク演算回路群と、 ｆ）前記Ｎ個のブランチメトリック演算回路群のそれぞ
れの出力を入力して、それぞれのブランチメトリックを
合成して合成されたブランチメトリックを出力するブラ
ンチメトリック合成回路と、 ｇ）前記合成されたブランチメトリックを入力として前
記判定結果を出力するビタビプロセッサと、 を有することを特徴とする最尤系列推定装置。 - 【請求項６】ディジタルデータ信号を復調する最尤系列
推定装置において、 ａ）一定時間間隔Ｔでサンプルパルスを発生するパルス
発生回路と、 ｂ）前記サンプルパルスをｋＴ／Ｎ（ｋ＝０，１，２，
・・・，Ｎ−１、Ｎ＞１，Ｎ：整数）時間だけ遅延させ
て出力するＮ個の遅延回路群と、 ｃ）前記Ｎ個の遅延回路群から得られるそれぞれの前記
サンプルパルスが入力される毎に前記受信信号をサンプ
ルしＡＤ変換するＮ個のＡＤ変換回路群と、 ｄ）前記Ｎ個のＡＤ変換回路群のそれぞれの出力と判定
結果を入力して、入力信号に応じて通信路インパルスレ
スポンスを推定して出力するとともに、それぞれの推定
過程情報も出力するＮ個の通信路インパルスレスポンス
推定回路群と、 ｅ）前記Ｎ個の通信路インパルスレスポンス推定回路群
のそれぞれの出力と前記Ｎ個のＡＤ変換回路群のそれぞ
れの出力とを入力し、それぞれの入力に対応したブラン
チメトリックを求めて出力するＮ個のブランチメトリッ
ク演算回路群と、 ｆ）前記Ｎ個のブランチメトリック演算回路群のそれぞ
れの出力と前記推定過程情報を入力して、前記推定過程
情報に基づいてそれぞれのブランチメトリックを合成し
て合成されたブランチメトリックを出力するブランチメ
トリック合成回路と、 ｇ）前記合成されたブランチメトリックを入力として前
記判定結果を出力するビタビプロセッサと、 を有することを特徴とする最尤系列推定装置。 - 【請求項７】前記ブランチメトリック合成回路は、 ａ）Ｎ個のブランチメトリック演算回路群のそれぞれの
出力を入力信号として、前記入力信号を加算して出力す
る加算回路を有することを特徴とする請求項４または５
記載の最尤系列推定装置。 - 【請求項８】前記パルス発生回路は、 ａ）ディジタルデータ信号のシンボル時間間隔でサンプ
ルパルスを発生することを特徴とする請求項４，５また
は６記載の最尤系列推定装置。 - 【請求項９】前記Ｎ個の通信路インパルスレスポンス推
定回路群のそれぞれの回路は、 ａ）前記判定結果を入力して、時刻ｋ−Ｍ〜ｋに入力さ
れた前記判定結果の時系列を時刻ｋにおける通信路イン
パルスレスポンス推定値ベクトルＨk をタップ係数とし
てフィルタリングしてフィルタリング結果を出力すると
ともに、前記判定結果の時系列を出力するＭタップのト
ランスバーサル型フィルタと、 ｂ）前記それぞれのＡＤ変換回路の出力を入力し、入力
信号を前記ビタビプロセッサにおいて生じる復調遅延だ
け遅延させる遅延回路と、 ｃ）前記遅延回路出力と前記フィルタリング結果の誤差
信号を検出して出力する減算回路と、 ｄ）前記判定結果の時系列と前記誤差信号を入力し、前
記通信路インパルスレスポンス推定値を更新して、前記
トランスバーサル型フィルタ及び出力端子に出力する適
応制御プロセッサと、 を有することを特徴とする請求項５記載の最尤系列推定
装置。 - 【請求項１０】前記Ｎ個の通信路インパルスレスポンス
推定回路群のそれぞれの回路は、 ａ）前記判定結果を入力して、時刻ｋ−Ｍ〜ｋに入力さ
れた前記判定結果の時系列を時刻ｋにおける通信路イン
パルスレスポンス推定値ベクトルＨK をタップ係数とし
てフィルタリングしてフィルタリング結果を出力すると
ともに、前記判定結果の時系列を出力するＭタップのト
ランスバーサル型フィルタと、 ｂ）前記それぞれのＡＤ変換回路の出力を入力し、入力
信号を前記ビタビプロセッサにおいて生じる復調遅延だ
け遅延させる遅延回路と、 ｃ）前記遅延回路出力と前記フィルタリング結果の誤差
信号を検出して出力する減算回路と、 ｄ）前記判定結果の時系列と前記誤差信号を入力し、前
記通信路インパルスレスポンス推定値を更新して、前記
トランスバーサル型フィルタ及び出力端子に出力する適
応制御プロセッサと、 ｅ）前記誤差信号を前記推定過程情報として出力する端
子と、 を有することを特徴とする請求項６記載の最尤系列推定
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312244A JP2683665B2 (ja) | 1991-11-27 | 1991-11-27 | 最尤系列推定装置 |
| US07/981,309 US5444721A (en) | 1991-11-27 | 1992-11-25 | Maximum likelihood sequence estimation apparatus |
| CA002083749A CA2083749C (en) | 1991-11-27 | 1992-11-25 | Maximum likelihood sequence estimation apparatus |
| DE69228466T DE69228466T2 (de) | 1991-11-27 | 1992-11-26 | Maximalwahrscheinlichkeitssequenzschätzer |
| EP92120242A EP0544315B1 (en) | 1991-11-27 | 1992-11-26 | Maximum likelihood sequence estimation apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312244A JP2683665B2 (ja) | 1991-11-27 | 1991-11-27 | 最尤系列推定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152975A true JPH05152975A (ja) | 1993-06-18 |
| JP2683665B2 JP2683665B2 (ja) | 1997-12-03 |
Family
ID=18026904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3312244A Expired - Lifetime JP2683665B2 (ja) | 1991-11-27 | 1991-11-27 | 最尤系列推定装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5444721A (ja) |
| EP (1) | EP0544315B1 (ja) |
| JP (1) | JP2683665B2 (ja) |
| CA (1) | CA2083749C (ja) |
| DE (1) | DE69228466T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0716513A1 (en) * | 1994-12-05 | 1996-06-12 | Nec Corporation | Diversity receiver in which reception characteristics can be improved |
| JP2006528471A (ja) * | 2003-07-02 | 2006-12-14 | コアオプティックス・インコーポレイテッド | 光信号受信のためのチャネル推定および系列推定 |
| JP2008506325A (ja) * | 2004-07-12 | 2008-02-28 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | マルチ分岐受信機用等価器 |
| JP2008141668A (ja) * | 2006-12-05 | 2008-06-19 | Sumitomo Electric Ind Ltd | 光受信装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2113919A1 (en) * | 1992-06-18 | 1993-12-23 | Norio Yamaguchi | Maximum likelihood sequence estimator and maximum likelihood sequence estimation method |
| SE470371B (sv) * | 1992-06-23 | 1994-01-31 | Ericsson Telefon Ab L M | Sätt och anordning vid digital signalöverföring att hos en mottagare estimera överförda symboler |
| JPH07123257B2 (ja) * | 1992-12-25 | 1995-12-25 | 日本電気株式会社 | ディジタルデータ復調装置 |
| ZA947317B (en) * | 1993-09-24 | 1995-05-10 | Qualcomm Inc | Multirate serial viterbi decoder for code division multiple access system applications |
| US5724390A (en) * | 1994-03-02 | 1998-03-03 | Lucent Technologies Inc. | MLSE before derotation and after derotation |
| US5499272A (en) * | 1994-05-31 | 1996-03-12 | Ericsson Ge Mobile Communications Inc. | Diversity receiver for signals with multipath time dispersion |
| IL110202A (en) * | 1994-07-04 | 1997-07-13 | Tadiran Ltd | Equalization and error detection apparatus for high rate digital communications |
| KR970010242B1 (ko) * | 1994-11-08 | 1997-06-23 | 엘지정보통신 주식회사 | 디지틀 통신시스팀의 판정에러 정정 방법 및 이를 실현하기 위한 디지틀 통신시스팀 |
| FR2730110A1 (fr) * | 1995-01-27 | 1996-08-02 | Thomson Csf | Procede de transmission d'informations |
| EP0846383B1 (en) * | 1995-08-23 | 2000-07-26 | Nortel Networks Corporation | Timing recovery and frame synchronization in a cellular communications system |
| US5991914A (en) * | 1996-02-15 | 1999-11-23 | Nec Corporation | Clock recovery using maximum likelihood sequence estimation |
| US6041086A (en) * | 1996-04-04 | 2000-03-21 | Lucent Technologies Inc. | Signal decoding for either Manhattan or Hamming metric based Viterbi decoders |
| US5949820A (en) * | 1996-08-01 | 1999-09-07 | Nec Electronics Inc. | Method for optimizing an equalization and receive filter |
| US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
| US5917837A (en) * | 1996-09-11 | 1999-06-29 | Qualcomm, Incorporated | Method and apparatus for performing decoding of codes with the use of side information associated with the encoded data |
| US5751725A (en) * | 1996-10-18 | 1998-05-12 | Qualcomm Incorporated | Method and apparatus for determining the rate of received data in a variable rate communication system |
| US6108372A (en) * | 1996-10-30 | 2000-08-22 | Qualcomm Inc. | Method and apparatus for decoding variable rate data using hypothesis testing to determine data rate |
| US5872775A (en) * | 1996-10-30 | 1999-02-16 | Qualcomm Incorporated | Method and apparatus for performing rate determination |
| US6335954B1 (en) | 1996-12-27 | 2002-01-01 | Ericsson Inc. | Method and apparatus for joint synchronization of multiple receive channels |
| US5914989A (en) * | 1997-02-19 | 1999-06-22 | Nec Electronics, Inc. | PRML system with reduced complexity maximum likelihood detector |
| US6094465A (en) * | 1997-03-21 | 2000-07-25 | Qualcomm Incorporated | Method and apparatus for performing decoding of CRC outer concatenated codes |
| US5974091A (en) * | 1997-10-30 | 1999-10-26 | Communication Network Systems | Composite trellis system and method |
| JP2000315967A (ja) * | 1999-04-28 | 2000-11-14 | Nec Corp | 最尤系列推定装置 |
| DE69943028D1 (de) * | 1999-09-14 | 2011-01-20 | Fujitsu Ltd | CDMA-Empfänger |
| US7933341B2 (en) * | 2000-02-28 | 2011-04-26 | Broadcom Corporation | System and method for high speed communications using digital signal processing |
| TW589622B (en) * | 2002-03-22 | 2004-06-01 | Mediatek Inc | PRML system with branch estimation |
| CN100382190C (zh) * | 2002-09-24 | 2008-04-16 | 联发科技股份有限公司 | 具有分支估测器的部分响应最大可能性系统 |
| US7292665B2 (en) * | 2004-12-16 | 2007-11-06 | Genesis Microchip Inc. | Method and apparatus for reception of data over digital transmission link |
| US8699634B2 (en) * | 2011-06-30 | 2014-04-15 | Harris Corporation | Wireless communications device having map trellis decoder with partial sum tables and related methods |
| EP3531562B1 (en) * | 2016-12-09 | 2021-01-20 | Mitsubishi Electric Corporation | Maximum likelihood sequence estimation circuit, reception device, and maximum likelihood sequence estimation method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529963A (ja) * | 1991-07-25 | 1993-02-05 | Oki Electric Ind Co Ltd | 最尤系列推定器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4422165A (en) * | 1981-02-11 | 1983-12-20 | Mobil Oil Corporation | Maximum likelihood estimation of the ratio of the velocities of compressional and shear waves |
| US4504872A (en) * | 1983-02-08 | 1985-03-12 | Ampex Corporation | Digital maximum likelihood detector for class IV partial response |
| US4885757A (en) * | 1987-06-01 | 1989-12-05 | Texas Instruments Incorporated | Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks |
| US5311523A (en) * | 1988-12-08 | 1994-05-10 | Kabushiki Kaisha Toshiba | Carrier phase synchronous type maximum likelihood decoder |
| CA2021232C (en) * | 1989-07-17 | 1993-09-21 | Hiroyasu Muto | Diversity receiving system for use in digital radio communication with means for selecting branch by estimating propagation path property |
| JPH03195129A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 最尤系列推定装置 |
| CA2037824C (en) * | 1990-03-20 | 1999-11-09 | Hiroshi Kubo | Diversity circuit and frame phase (or sampling timing) estimation circuit using the diversity circuit |
| DE69129768T2 (de) * | 1990-03-30 | 1999-02-25 | Nec Corp., Tokio/Tokyo | Störungsunempfindlicher Raumdiversityempfänger |
| CA2048210C (en) * | 1990-07-31 | 1995-11-28 | Yukitsuna Furuya | Blind type sequence estimator for use in communications system |
| US5325402A (en) * | 1991-04-30 | 1994-06-28 | Nec Corporation | Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm |
| JP2621685B2 (ja) * | 1991-05-29 | 1997-06-18 | 日本電気株式会社 | 適応型最尤系列推定装置 |
| US5263026A (en) * | 1991-06-27 | 1993-11-16 | Hughes Aircraft Company | Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver |
| US5313495A (en) * | 1992-05-12 | 1994-05-17 | Hughes Aircraft Company | Demodulator for symbols transmitted over a cellular channel |
-
1991
- 1991-11-27 JP JP3312244A patent/JP2683665B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-25 CA CA002083749A patent/CA2083749C/en not_active Expired - Lifetime
- 1992-11-25 US US07/981,309 patent/US5444721A/en not_active Expired - Lifetime
- 1992-11-26 DE DE69228466T patent/DE69228466T2/de not_active Expired - Lifetime
- 1992-11-26 EP EP92120242A patent/EP0544315B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529963A (ja) * | 1991-07-25 | 1993-02-05 | Oki Electric Ind Co Ltd | 最尤系列推定器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0716513A1 (en) * | 1994-12-05 | 1996-06-12 | Nec Corporation | Diversity receiver in which reception characteristics can be improved |
| US5701333A (en) * | 1994-12-05 | 1997-12-23 | Nec Corporation | Diversity receiver in which reception characteristics can be improved |
| JP2006528471A (ja) * | 2003-07-02 | 2006-12-14 | コアオプティックス・インコーポレイテッド | 光信号受信のためのチャネル推定および系列推定 |
| JP2008506325A (ja) * | 2004-07-12 | 2008-02-28 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | マルチ分岐受信機用等価器 |
| JP2008141668A (ja) * | 2006-12-05 | 2008-06-19 | Sumitomo Electric Ind Ltd | 光受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69228466D1 (de) | 1999-04-01 |
| EP0544315A2 (en) | 1993-06-02 |
| CA2083749A1 (en) | 1993-05-28 |
| US5444721A (en) | 1995-08-22 |
| CA2083749C (en) | 1998-08-18 |
| EP0544315B1 (en) | 1999-02-24 |
| DE69228466T2 (de) | 1999-08-19 |
| JP2683665B2 (ja) | 1997-12-03 |
| EP0544315A3 (ja) | 1994-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2683665B2 (ja) | 最尤系列推定装置 | |
| JP4421682B2 (ja) | ディジタル伝送システムにおける受信機のための拡張されたチャンネル推定等化器 | |
| JP4555403B2 (ja) | ディジタル伝送装置の受信機のための状態削減シーケンス推定法によるイコライザ | |
| KR100447201B1 (ko) | 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기 | |
| US5887035A (en) | Method for joint equalization and detection of multiple user signals | |
| JPH05252067A (ja) | 適応受信機 | |
| JP2621685B2 (ja) | 適応型最尤系列推定装置 | |
| JP3866049B2 (ja) | 時間空間等化装置及び等化方法 | |
| JPH10173573A (ja) | 適応等化器 | |
| JP3304035B2 (ja) | ダイバーシチ受信装置 | |
| JPH0738479A (ja) | 適応受信機 | |
| EP1128617B1 (en) | Method and receiver for obtaining channel estimated values for equalising digital signals | |
| JPH10336083A (ja) | アダプティブアレイ受信機 | |
| JPH08331025A (ja) | 適応干渉キャンセル受信機 | |
| JP3368574B2 (ja) | 最尤系列推定回路 | |
| US6292510B1 (en) | Automatic equalization method and automatic equalizer | |
| JP2591241B2 (ja) | 適応型ダイバーシティ受信装置 | |
| US9014249B2 (en) | Communications receiver with channel identification using A-priori generated gain vectors and associated methods | |
| JP2591240B2 (ja) | ダイバーシティ受信装置 | |
| JP2658952B2 (ja) | ダイバーシティ受信機 | |
| US7970077B2 (en) | Estimation of symbols of transmitted signals using hypotheses | |
| JPH05316083A (ja) | 移動無線において変動する伝送路における等化方法及び適応等化器 | |
| JPH06177928A (ja) | 検波器 | |
| JP2001285157A (ja) | 復調器 | |
| JPH03284013A (ja) | 適応型最尤系列推定方式及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961008 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 15 |