JPH03284013A - 適応型最尤系列推定方式及び装置 - Google Patents

適応型最尤系列推定方式及び装置

Info

Publication number
JPH03284013A
JPH03284013A JP8563890A JP8563890A JPH03284013A JP H03284013 A JPH03284013 A JP H03284013A JP 8563890 A JP8563890 A JP 8563890A JP 8563890 A JP8563890 A JP 8563890A JP H03284013 A JPH03284013 A JP H03284013A
Authority
JP
Japan
Prior art keywords
received signal
impulse response
circuit
channel impulse
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8563890A
Other languages
English (en)
Inventor
Kazuhiro Okanoue
岡ノ上 和廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8563890A priority Critical patent/JPH03284013A/ja
Priority to DE69124413T priority patent/DE69124413T2/de
Priority to CA002039373A priority patent/CA2039373C/en
Priority to EP91105002A priority patent/EP0453814B1/en
Priority to US07/678,519 priority patent/US5224127A/en
Publication of JPH03284013A publication Critical patent/JPH03284013A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、時変通信路を介してディジタル信号を伝送す
る伝送系の受信器において、符号量干渉による歪が生じ
ても高い信転度で復調することができる適応型最尤系列
推定方式及び装置に関する9(従来の技術) 最尤系列推定方式は、通信路において生じる符号量干渉
による歪が生じても、受信データを高い信顛度で復調す
る方式として知られており、ビタビアルゴリズムを適用
することによって、実現することが考えられている(例
えば、ヘイズ、“ザビタビ アルゴリズム アプライド
 トウ ディジタル データ トランスミッション”、
アイ・イー・イー・イー コミュニケーション ソサエ
ティ、  1975.  隘13)。
さらに、時変通信路の場合には、最尤系列推定器の出力
を適応型通信路インパルスレスポンス推定フィルタに入
力し、得られた通信路インパルスレスポンスに基づいて
最尤系列推定器を適応動作させる方式が知られている(
例えば、ブロアキス著、′″ディジタル コミュニケー
ションズ”、マグロウヒル、 1983)。
(発明が解決しようとする課題) しかしながら、従来方式では、最尤系列推定器内で生じ
る復調遅延のために、現在の最尤系列推定器入力が通過
したであろう通信路インパルスレスポンスではな(、過
去の通信路インパルスレスポンスしか推定することがで
きない。このような従来の方式では、通信路変動が速い
場合、受信特性が大きく劣化してしまう。
(課題を解決するための手段) 本願の第1の発明では、適応型最尤系列推定方式におい
て、a)受信信号と予測された未来の通信路インパルス
レスポンスとを入力とし、前記受信信号と前記予測未来
通信路インパルスレスポンスとに基づき最尤系列を推定
し、推定結果を出力する手段と、b)前屈推定結果と内
部状態とから受信信号レプリカを生成し、前記受信信号
と前記受信信号レプリカとの差を求め、眼差が小さくな
る方向に内部状態を変化させ、該内部状態を出力する手
段と、C)前記内部状態を入力して、過去の前記内部状
態の変動に基づいて未来の通信路インパルスレスポンス
を予測し、前記予測未来通信路インパルスレスポンスを
出力する手段を有している。
本願の第2の発明では、ビタビアルゴリズムを用いた適
応型最尤系列推定装置において、a)受信信号と予測さ
れた未来の通信路インパルスレスポンスとを入力とする
整合フィルタと、b)前記予測未来通信路インパルスレ
スポンスと前記整合フィルタの出力とを入力とし、前記
受信信号のブランチメトリックを演算して出力するブラ
ンチメトリック演算回路と、C)前記ブランチメトリッ
ク演算回路の出力を入力とし、推定した結果を出力する
ACS回路と、d)前記受信信号を入力とし、前記推定
結果が出力されるまでの復調時間分だけ入力信号を遅延
させる遅延回路と、e)前記ACS回路の出力を入力と
し、前記受信信号を再生して出力する受信信号再生フィ
ルタと、f)前記遅延回路の出力と前記受信信号再生フ
ィルタの出力及び内部状態を入力とし、前記遅延回路出
力と前記受信信号再生フィルタ出力の差が小さくなるよ
うに前記受信信号再生フィルタの内部状態を更新する受
信信号再生フィルタ制御回路と、g)前記受信信号再生
フィルタ制御回路の出力を入力とし、過去の前記受信信
号再生フィルタの内部状態の変動に基づいて、nT (
n≧1)だけ未来の通信路インパルスレスポンスを予測
し、予測結果を前記予測未来通信路インパルスレスポン
スとして出力する通信路インパルスレスポンス予測回路
とを有している。
(作 用) 本発明では、判定結果を用いた通信路インパルスレスポ
ンスの推定結果を用いて、未来の通信路インパルスレス
ポンスを予測している。未来の通信路インパルスレスポ
ンスが正しく予測されている限り、予測された通信路イ
ンパルスレスポンスに基づいて最尤系列推定器を適応的
に動作させることによって、最尤系列推定器内で生じる
復調遅延の影響を軽減させることができる。以上により
、通信路の変動速度が速い場合であっても、高い信軌度
で受信データを復調することが可能になる。
(実施例) 第1図は、本願の第1の発明である適応型最尤系列方式
の原理を説明するためのブロック図である。図において
、100は入力端子、10】は最尤系列推定回路、10
2は受信信号再生フィルタ、103は通信路インパルス
レスポンス予測回路、104は出力端子である。本図を
用いて、本願の第1の発明の詳細な説明する。
受信信号は、入力端子100に入力され、最尤系列推定
回路101及び受信信号再生フィルタ102に入力され
る。最尤系列推定回路101は、受信信号に対して最尤
系列推定の処理を行い、推定結果を出力端子104及び
受信信号再生フィルタ102に出力する。受信信号再生
フィルタ102では、推定結果とその内部状態に基づい
て受信信号のレプリカを生成する。さらに、入力端子1
00からの受信信号と受信信号レプリカを比較し、誤差
が小さくなるように内部状態を更新するとともに、更新
結果を通信路インパルスレスポンス予測回路103に出
力する。通信路インパルスレスポンス予測回路103で
は、入力された受信信号再生フィルタ102の内部状態
の変化に基づいて、未来の通信路インパルスレスポンス
を予測し、予測された結果を最尤系列推定回路101に
出力する。最尤系列推定回路101では、通信路インパ
ルスレスポンス予測回路103から入力された未来の通
信路インパルスレスポンスに基づいて、内部状態を変化
させる。以上のように、最尤系列推定器内で生じる復調
遅延による影響を軽減させ、高い信軌度の復調を達成す
ることができる。
第2図は、本願の第2の発明である適応型最尤系列推定
器の実施例の1例を示すブロック図である。図において
、200は入力端子、201は整合フィルタ、202は
ブランチメトリック演算回路、203はA CS (A
dd、 Compare and 5elect)回路
、204は遅延回路、205は受信信号再生フィルタ、
206は通信路インパルスレスポンス予測回路、207
は出力端子、208は受信信号再生フィルタ制御回路で
ある0次に、本図を用いて、本願の第2の発明の詳細な
説明する。
ビタビアルゴリズムを用いた最尤系列推定器は、整合フ
ィルタ201、ブランチメトリック演算回路202及び
ACS回路203から構成され、整合フィルタ201及
びブランチメトリック演算回路202は、通信路インパ
ルスレスポンスに依存している(例えば、ヘイズ、′ザ
 ビタビ アルゴリズム アプライド トウ ディジタ
ル データ トランスミッション”、アイ・イー・イー
・イー、コミュニケーション ソサエティ、 1975
゜隘13)。入力端子200から入力された受信信号は
、整合フィルタ201、ブランチメトリック演算回路2
02及びACS回路203から成るビタビアルゴリズム
を用いた最尤系列推定回路に入力されるとともに、遅延
回路204にも入力される。
ACS回路203からは、最尤系列推定によって得られ
た判定結果が出力され、受信信号再生フィルタ205に
入力され、受信信号のレプリカと内部状態が受信信号再
生フィルタ制御回路208に出力される。また、受信信
号再生フィルタ制御回路208には、遅延回路204に
よって最尤系列推定の復調時間だけ遅延した受信信号も
入力される。この受信信号再生フィルタ205と受信信
号再生フィルタ制御回路208は、例えば、通信路イン
パルスレスポンスの長さが3の場合には、第3図のよう
なトランスバーサル型フィルタとプロセッサで構成する
ことができる。
第3図において、300,301は入力端子、302.
303はシフトレジスタ、315〜317は乗算器、3
06は加算器、307は減算器、308はプロセッサ、
309〜311は推定された通信路インパルスレスポン
ス、312〜314は出力端子であり、受信信号再生フ
ィルタの内部状態は、推定された通信路インパルスレス
ポンス309〜311及びシフトレジスタ302゜30
3の内容である。時刻kにおいて、入力端子300には
、ACS回路203から得られる判定結果a (k)が
入力される。判定結果a(k−2)〜a (k)は、乗
算器315〜317により、それぞれ、時刻kにおいて
推定された通信路インパルスレスポンス60(k)(3
09) 〜Ft2(k)(311)と乗算され、加算器
306によって加算される。この結果、加算器306の
出力には、k番目の受信信号r (k)のレプリカが出
力される。一方、入力端子301からは、遅延回路20
4によって遅延させらた受信信号r(k)が入力される
。減算器307では、受信信号r(k )と加算器30
6の出力の誤差ε (ft(k))が演算され、プロセ
ッサ308に入力される。プロセッサ308では、適応
アルゴリズムを用いて、例えば、誤差ε (R(k))
の自乗平均が最少になるように6゜(k)(309)〜
L(k)(312)を更新する。適応アルゴリズムとし
て、LMSアルゴリズムを用いると、プロセッサ308
では、次の演算を行うことにより、Fio(k)(30
9)〜L(k)(312)を更新する。
fr o(k+ t )= Ft o(k)+Δ・ε 
(Fr (k)) ・a(k)”1t(k + 1)=
Fz(k)+Δ・t  (i’1(k)) ・a(k−
1)”fIz(k +1 :h Flz(k)+Δ・ε
(FL(k)) ・a(k−2)”ここで、Δはステッ
プサイズであり、*は共役複素を示す、プロセッサ30
8は、以上のようにしてえられたBe(k+1)〜L(
k+1)を309〜312に出力するとともに、通信路
インパルスレスポンスの推定結果として出力端子312
〜314にも出力する。このように、通信路インパルス
推定回路205では、最尤系列推定器の復調遅延分だけ
遅れた通信路インパルスレスポンスしか推定することが
できない。このうよな遅延分を補正するために、通信路
インパルスレスポンス推定回路205の出力は、通信路
インパルスレスポンス予測回路206に入力される。通
信路インパスレスポンス予測回路206は、例えば、第
4図のように、トランスバーサル型フィルタとプロセッ
サで構成することができる。
“第4図は、第3図の出力端子312〜313のうちの
1つの出力に接続される通信路インパルスレスポンス予
測回路の例である。この例では、3T先の通信路インパ
ルスレスポンスを予測する予測回路を、3タツプのトラ
ンスバーサルフィルタで構成した場合のブロック図であ
る。第4図において、400は入力端子、401〜40
3゜409〜411はシフトレジスタ、404〜406
は乗算器、407は加算器、408は減算器、412〜
414はタップ係数、415はプロセッサ、416は出
力端子である。入力端子400には、通信路インパルス
レスポンス推定回路205からの出力信号Rr (k)
 (i =0.1.2)が入力される。シフトレジスタ
401〜403には、それぞれ、過去の通信路インパル
スレスポンス推定値Kl(k−1) 、 Fli(k−
2) 、 Fi;(k−3)が入っている。過去の通信
路インパルスレスポンス推定値FtI(k−1) 、 
 1(k−2) 、  FL’1(k−3)は、それぞ
れ、乗算器404〜406によりタップ係数412〜4
14と乗算され、加算器407によって加算される。加
算器407の出力は、3T先の通信路インパルスレスポ
ンスの予測(I Ti t(k+3)として、出力端子
416に出力されるとともに、シフトレジスタ409に
も出力され、シフトレジスタ409〜411はシフトさ
れる。
このとき、シフトレジスタ409〜411からシフトさ
れる値は、それぞれ、過去の通信路インパルスレスポン
スの予測値π;(k + 2) 、h;(k +1)、
h;(k)である。さらに、減算器408は、シフトレ
ジスタ411からの出力h;(k)と入力端子400か
ら入力された通信路インパルスレスポンスの推定値R+
(k)との誤差ε (h;(k))を求め、プロセッサ
415に出力する。ブロモ・ノサ415では、適応アル
ゴリズムを用いて、例えば、誤差ε (π1(k))の
自乗平均が最小になるようにタップ係数PO(k)(4
14)〜P2(k)(412)を更新する。適応アルゴ
リズムとして、LMSアルゴリズムを用いると、プロセ
ッサ415では、次の演算を行うことにより、PO(k
)(414)〜P2(k)(412)を更新する。
P O(k + 1 ”)= P 0(k)+Δ・ε 
(h’+(k))・Flr(k−1)”P、(k + 
1)=P、(k)+Δ・ε (h;(k))・El r
 (k−2) ”Pz(k + 1)=Pz(k)+Δ
・ε (ht(k))・Ri (k−3)”ここで、Δ
はステップサイズであり、*は共役複素を示す。以上の
ように、タップ係数412〜414を更新することによ
って、過去の通信路インパルスレスポンスの推定値から
、通信路インパルスレスポンスの変化の様子を予測し、
現在の通信路インパルスを予測することが可能になる。
以上のように、過去の通信路インパルスレスポンス推定
値から現在の通信路インパルスレスポンスを予測し、予
測した値に基づいて整合フィルタ201、ブランチメト
リック演算回路202を適応的に変化させることによっ
て、最尤系列推定器内で生じる復調遅延による影響を軽
減させ、高信転度の復調を達成することができる。
(発明の効果) 本発明により、通信路の変動速度が速い場合であっても
、最尤系列推定器内で生じる復調遅延の影響を軽減し、
高信軌度のデータ伝送を実現することが可能になる。
【図面の簡単な説明】
第1図は、本願の第1の発明の詳細な説明する系統図で
ある。図において、100は入力端子、101は最尤系
列推定回路、102に受信信号再生フィルタ、103は
通信路インパルスレスポンス予測回路、104は出力端
子である。 第2図は、本願の第2の発明の原理を示す系統図である
0図において、200は入力端子、201は整合フィル
タ、202はブランチメトリック演算回路、203はA
 CS (Add+ Compare andSele
ct)回路、204は遅延回路、205は受信信号再生
フィルタ、206は通信路インパルスレスポンス予測回
路、207は出力端子、208は受信信号再生フィルタ
制御回路である。 第3図は、第2図における受信信号再生フィルタ205
及び受信信号再生フィルタ制御回路の実現の一例を示し
た図である。図において、300゜301は入力端子、
302,303はシフトレジスタ、315〜317は乗
算器、306は加算器、307は減算器、308はプロ
セッサ、309〜311は推定された通信路インパルス
レスポンス、312〜314は出力端子である。 第4図は、第2図における通信路インパルスレスポンス
予測回路206の実現の一例を示した図である。図にお
いて、400は入力端子、401〜403.409〜4
11はシフトレジスタ、404〜406は乗算器、40
7は加算器、408は減算器、412〜414はタップ
係数、5はプロセッサ、 6は出力端子である。 代 理 人 ツを 理 士 本 庄 伸 介

Claims (2)

    【特許請求の範囲】
  1. (1)適応型最尤系列推定方式において、 a)受信信号と予測された未来の通信路インパルスレス
    ポンスとを入力とし、前記受信信号と前記予測未来通信
    路インパルスレスポンスとに基づき最尤系列を推定し、
    推定結果を出力する手段と、b)前記推定結果と内部状
    態とから受信信号レプリカを生成し、前記受信信号と前
    記受信信号レプリカとの差を求め、該差が小さくなる方
    向に内部状態を変化させ、該内部状態を出力する手段と
    、c)前記内部状態を入力して、過去の前記内部状態の
    変動に基づいて未来の通信路インパルスレスポンスを予
    測し、前記予測未来通信路インパルスレスポンスを出力
    する手段 を有することを特徴とする適応型最尤系列推定方式。
  2. (2)ビタビアルゴリズムを用いた適応型最尤系列推定
    装置において、 a)受信信号と予測された未来の通信路インパルスレス
    ポンスとを入力とする整合フィルタと、b)前記予測未
    来通信路インパルスレスポンスと前記整合フィルタの出
    力とを入力とし、前記受信信号のブランチメトリックを
    演算して出力するブランチメトリック演算回路と、 c)前記ブランチメトリック演算回路の出力を入力とし
    、推定した結果を出力するACS回路と、d)前記受信
    信号を入力とし、前記推定結果が出力されるまでの復調
    時間分だけ入力信号を遅延させる遅延回路と、 e)前記ACS回路の出力を入力とし、前記受信信号を
    再生して出力する受信信号再生フィルタと、 f)前記遅延回路の出力と前記受信信号再生フィルタの
    出力及び内部状態を入力とし、前記遅延回路出力と前記
    受信信号再生フィルタ出力との差が小さくなるように前
    記受信信号再生フィルタの内部状態を更新する受信信号
    再生フィルタ制御回路と、 g)前記受信信号再生フィルタ制御回路の出力を入力と
    し、過去の前記受信信号再生フィルタの内部状態の変動
    に基づいて、nT(n≧1)だけ未来の通信路インパル
    スレスポンスを予測し、予測結果を前記予測未来通信路
    インパルスレスポンスとして出力する通信路インパルス
    レスポンス予測回路と を有することを特徴とするビタビアルゴリズムを用いた
    適応型最尤系列推定装置。
JP8563890A 1990-03-30 1990-03-30 適応型最尤系列推定方式及び装置 Pending JPH03284013A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8563890A JPH03284013A (ja) 1990-03-30 1990-03-30 適応型最尤系列推定方式及び装置
DE69124413T DE69124413T2 (de) 1990-03-30 1991-03-28 Adaptives System zur Schätzung der Kanalimpulsantwort durch Maximalwahrscheinlichkeitssequenzschätzung
CA002039373A CA2039373C (en) 1990-03-30 1991-03-28 Digital data communication system with adaptive channel response estimation
EP91105002A EP0453814B1 (en) 1990-03-30 1991-03-28 Adaptive channel impulse response estimation system using maximum likelihood sequence estimation
US07/678,519 US5224127A (en) 1990-03-30 1991-04-01 Digital data communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8563890A JPH03284013A (ja) 1990-03-30 1990-03-30 適応型最尤系列推定方式及び装置

Publications (1)

Publication Number Publication Date
JPH03284013A true JPH03284013A (ja) 1991-12-13

Family

ID=13864373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8563890A Pending JPH03284013A (ja) 1990-03-30 1990-03-30 適応型最尤系列推定方式及び装置

Country Status (1)

Country Link
JP (1) JPH03284013A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108421A1 (ja) * 2011-02-07 2012-08-16 日本電信電話株式会社 デジタル信号処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2189669A (en) * 1986-04-21 1987-10-28 Nat Res Dev Channel estimation and detection for digital communication systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2189669A (en) * 1986-04-21 1987-10-28 Nat Res Dev Channel estimation and detection for digital communication systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108421A1 (ja) * 2011-02-07 2012-08-16 日本電信電話株式会社 デジタル信号処理装置
US8977141B2 (en) 2011-02-07 2015-03-10 Nippon Telegraph And Telephone Corporation Digital signal processing apparatus

Similar Documents

Publication Publication Date Title
US5325402A (en) Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm
US6347126B1 (en) Receiver with a frequency offset correcting function
US5202903A (en) Noise-immune space diversity receiver
US5191598A (en) System for reducing the affects of signal fading on received signals
CA2032867C (en) Maximum likelihood sequence estimation apparatus
JP2683665B2 (ja) 最尤系列推定装置
US5146475A (en) Maximum-liklihood sequence estimation apparatus
US5263053A (en) Fractionally spaced maximum likelihood sequence estimation receiver
JP4555403B2 (ja) ディジタル伝送装置の受信機のための状態削減シーケンス推定法によるイコライザ
JPH05252067A (ja) 適応受信機
US5272726A (en) Blind type sequence estimator for use in communications system
EP0453814B1 (en) Adaptive channel impulse response estimation system using maximum likelihood sequence estimation
JPH0511449B2 (ja)
EP0508407B1 (en) Maximum likelihood sequence estimation for rapidly varying mobile radio communication channels
JPH0563605A (ja) 適応型最尤系列推定受信器
JP3391373B2 (ja) 適応等化器
JPH03284013A (ja) 適応型最尤系列推定方式及び装置
JP2003506912A (ja) 無線受信器におけるチャネル復号用信頼度情報生成方法及び対応する無線受信器
US6292510B1 (en) Automatic equalization method and automatic equalizer
US20050038841A1 (en) Viterbi equalization using a table memory for provision of reconstructed signal values for the calculation of transition metrics
US7561648B2 (en) Frequency error estimation
JP2000069102A (ja) 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法
JP3368574B2 (ja) 最尤系列推定回路
JP2551296B2 (ja) 系列推定装置
JPH0818492A (ja) 遅延量推定型mlse等化装置