JPH0513410B2 - - Google Patents

Info

Publication number
JPH0513410B2
JPH0513410B2 JP61248226A JP24822686A JPH0513410B2 JP H0513410 B2 JPH0513410 B2 JP H0513410B2 JP 61248226 A JP61248226 A JP 61248226A JP 24822686 A JP24822686 A JP 24822686A JP H0513410 B2 JPH0513410 B2 JP H0513410B2
Authority
JP
Japan
Prior art keywords
clock pulse
signal
circuit
digital signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61248226A
Other languages
English (en)
Other versions
JPS63102423A (ja
Inventor
Hiroshi Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24822686A priority Critical patent/JPS63102423A/ja
Publication of JPS63102423A publication Critical patent/JPS63102423A/ja
Publication of JPH0513410B2 publication Critical patent/JPH0513410B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (技術分野) 本発明は、秘話伝送や秘画伝送などに用いられ
るアナログ信号のスクランブル伝送方式に関す
る。
(従来技術) 従来のアナログ信号のスクランブル伝送方式を
第4図に示す。まず、送信側2について説明す
る。アナログ信号源4から出力されたアナログ信
号は、A/D変換回路6でデジタル信号に変換さ
れる。一方、乱数信号発生回路8からは、乱数信
号が発生される。これらのデジタル信号と乱数信
号とがスクランブル回路10で錯乱されて、D/
A変換回路12に与えられる。このD/A変換回
路12の出力が受信側14に伝送される。
次に、受信側14について説明する。
伝送されてきたアナログ信号は、A/D変換回
路16でデジタル信号に変換される。また、受信
側14は、送信側2の乱数信号発生回路8と同じ
乱数信号を発生させる乱数信号発生回路18を備
えている。そして、変換されたデジタル信号と、
乱数信号とがデスクランブル回路20に与えられ
ることにより、乱数信号が取り除かれたデジタル
信号が出力される。このデジタル信号がD/A変
換回路22でアナログ信号に変換され、次段のア
ナログ信号再生装置24に与えられる。
しかしながら、上述したスクランブル伝送方式
は、送信側と受信側との双方に乱数発生回路を設
ける必要があることなどから、その構成が複雑化
するという問題がある。
(発明の目的) 本発明は、このような事情に鑑みてなされたも
のであつて、アナログ信号のスクランブル伝送方
式を比較的に簡単に実現することを目的としてい
る。
(発明の構成) 本発明は、このような目的を達成するために、
アナログ信号をデジタル信号に変換するとともに
暗号化して送信する送信手段と、受信したデジタ
ル信号を解読してアナログ信号に変換する受信手
段とを備えるスクランブル伝送方式において、次
のような構成をとる。
本発明のアナログ信号のスクランブル伝送方式
では、前記送信手段は、伝送すべきアナログ信号
をサンプリングクロツクパルス毎にデジタル信号
(正規の信号)に順次変換して出力するA/D変
換回路と、A/D変換回路から順次出力される正
規のデジタル信号それぞれに基づいて前記アナロ
グ信号とは無関係のデジタル信号(疑似の信号)
を作成して、前記A/D変換回路から出力される
正規のデジタル信号それぞれの間に挿入させるタ
イミングで出力するスクランブル手段とを備えた
ものとされ、前記受信手段は、前記送信手段の
A/D変換回路でのサンプリングクロツクパルス
に同期しかつ同一周波数に設定されたクロツクパ
ルスを出力するクロツクパルス発生手段と、クロ
ツクパルス発生手段から出力されるクロツクパル
スに基づいて受信したデジタル信号のうち正規の
デジタル信号のみをアナログ信号に変換するD/
A変換回路とを備えたものとされている。
次に、本発明の作用を説明する。
即ち、本発明は、送信側のサンプリングクロツ
クパルスの周波数をデスクランブルのキーとして
いる。そして、正当な受信者に、前記周波数に関
連した情報を与えることによつて、前記サンプリ
ングクロツクパルスと同期した同一周波数のクロ
ツクパルスで、伝送されたデジタル信号をD/A
変換することによつて、デスクランブルを行い、
もとのアナログ信号を再生している。
(実施例) 以下、本発明の一実施例を図面に基づいて詳細
に説明する。
第1図は、本発明の一実施例に係るアナログ信
号のスクランブル伝送方式の構成の概略を示した
ブロツク図である。
まず、送信側26の構成を説明しよう。
アナログ信号源28から出力されたアナログ信
号は、A/D変換回路30で例えば、4ビツトの
デジタル信号に変換される。このデジタル信号は
スクランブル回路32のデータ入力端子に与えら
れる。このスクランブル回路32の具体的な構成
は第2図に示されている。即ち、スクランブル回
路32は、初期設定可能なシフトレジスタ(例え
ば、テキサス・インストルメント社製の
74LS199)321と排他的論理和回路(EX−OR)
322とから構成されている。一方、発振器34は
サンプリングクロツクパルスの周波数のN倍の
周波数(N×)のクロツクパルスを出力する。
このクロツクパルスは、N分周回路36、組み合
わせ回路38、M分周回路40にそれぞれ与えら
れる。N分周回路36で分周されることによつて
得られた周波数のサンプリングクロツクパル
ス、A/D変換回路30と組み合わせ回路38と
に与えられる。(周波数の値は、サンプリング
定理により、原信号の周波数の2倍以上に選べば
よい)。組み合わせ回路38は、このサンプリン
グクロツクパルスと前記N×周波数のクロツク
パルスに基づいて、スクランブル回路32にデー
タ・ロードのタイミング信号を出力する。M分周
回路40によつて分周されたパルスは、スクラン
ブル回路32のクロツクパルスとして与えられ
る。
次に、受信側42の構成を説明しよう。
送信側26のスクランブル回路32でスクラン
ブルされて出力された4ビツトのデジタル信号
は、伝送路を介して受信側42のD/A変換回路
44と発振回路45とに与えられる。発振回路4
5は、伝送されたデジタル信号に同期したパルス
を出力する。この発振回路45の出力は分周回路
46に与えられる。分周回路46は、発振回路4
5の出力をN/M分周して出力させる。N/M値
は、正当な受信だけに知らさせる係数値であつ
て、本実施例に係るスクランブル伝送方式におけ
るデスクランブルのキーとなる。この分周回路4
6の出力パルスが、D/A変換回路44のクロツ
クパルスとして出力される。したがつて、前記発
振回路45および分周回路46は、D/A変換回
路44にクロツクパルスを与えるクロツクパルス
発生手段に対応している。D/A変換回路44か
ら出力されたアナログ信号は、アナログ信号再生
装置48に与えられる。
次に、上述した構成を備えた本実施例の動作
を、第3図に示した動作波形を参照しながら説明
する。
いま、第3図aにおいて、実線で示されたよう
なアナログ信号がデジタル信号に変換されて伝送
されるとしよう。
送信側26において、発振器34から出力され
たN×周波数のクロツクパルスが、N分周回路
36で分周されることにより、N分周回路36か
らは第3図bに示したような周波数のサンプリ
ングクロツクパルスbが出力される。A/D変換
回路30は、このサンプリングクロツクパルスb
のタイミングに従つて、前記アナログ信号を4ビ
ツトのデジタル信号に変換する。このデジタル信
号は同図eに示されている。
一方、前記サンプリングクロツクパルスbと発
振器34の出力パルスとが組み合わせ回路38に
与えられることにより、組み合わせ回路38から
同図dに示したようなタイミングパルスdが出力
される。また、M分周回路40は、発振器34の
出力パルスを分周することにより、同図cに示し
たようなクロツクパルスcを出力する。その結
果、組み合わせ回路38の出力パルスの『L』レ
ベルの期間中に入力したクロツクパルスc1の立ち
上がりによつてトリガが掛かつて、スクランブル
回路32のシフトレジスタ321に前記A/D変
換されたデジタル信号が取り込まれる。
いま、サンプリング点t00のときにシフトレジ
スタ321に取り込まれた正しいデジタル信号
D3,D2,D1,D0が『0010』であつたとしよう。
これらの各ビツトは、シフトレジスタ32を構成
している各記憶素子A,B,C,Dにそれぞれ格
納される。このとき、記憶素子C,Dの出力は
『10』であるから、これらの出力を与えられるEX
−OR回路322は『1』を出力する。この出力は
記憶素子Aの入力として与えられる。
そして、次のクロツクパルスc2の入力により
(タイミングt01)、各記憶素子A,B,C,Dの
内容が図における右側にシフトされる。その結
果、記憶素子Aには、EX−OR回路322の出力
『1』が取り込まれるから、このときのシフトレ
ジスタ321の内容は『1001』となる。
次のクロツクパルスc3(タイミングt02)が入力
されると、前述したと同様にシフトレジスタ32
の内容がシフトされるとともに、記憶素子Aに
EX−OR回路322の出力『1』が格納される。
したがつて、このときにはスクランブル回路32
から『1100』のスクランブルされたデジタル信号
が出力される。
次のタイミングt03では、EX−OR回路322
出力が『0』になつているから、スクランブル回
路32からは『0110』のスクランブルされたデジ
タル信号が出力される。
以上のt01,t02,t03のタイミング時では、タイ
ミングパルスdは『H』レベルであるから、A/
D変換回路30の出力はスクランブル回路32に
ロードされない。そして、次のタイミングt10
おいて、タイミングパルスdが『L』レベルにな
るから、この期間中にクロツクパルスc5が与えら
れることにより、次の正しいデジタル信号(例え
ば、第3図に示した『0101』)がスクランブル回
路32にロードされる。
このようにして、サンプリングタイミングt00
t10,t20……のときには正しいデジタル信号がス
クランブル回路32から出力され、前記サンプリ
ングタイミングの期間中にはスクランブルされた
デジタル信号が出力される。このようなスクラン
ブル回路32の出力波形は同図に示されてい
る。
スクランブル回路32でスクランブルされたデ
ジタル信号は、デジタル伝送路を介して受信側4
2のD/A変換回路44および発振回路45にそ
れぞれ与えられる。発振回路45は、入力するデ
ジタル信号に同期したパルス、即ち、送信側26
でのクロツクパルスcに同期したパルスを出力す
る。この出力パルスは、分周回路46に与えられ
る。正当な受信者には、送信側26における分周
比M,Nが知らされており、分周回路46の倍率
N/Mに設定されている。これにより、送信側2
6のサンプリングクロツクパルスbと同期した同
一周波数のクロツクパルスを再現することができ
る。このクロツクパルスがD/A変換回路44の
タイミングパルスとして与えられる。したがつ
て、D/A変換回路44は、サンプリングクロツ
クパルスbと同じタイミングによつて、伝送され
たデジタル信号をD/A変換するから、D/A変
換回路44からは正しいデジタル信号のみがアナ
ログ信号に変換されて出力される。このアナログ
信号がアナログ信号再生装置48に与えられて適
宜に再生される。
このように、この実施例では、受信側42に送
信側26の分周比M,Nを知らせ、これによつて
送信側26でのサンプリングクロツクパルスbと
同一周波数のクロツクパルスを得ているから、分
周比M,Nをキーとしてデスクランブルすること
は、送信側26のサンプリングクロツクパルスb
の周波数をキーとしてデスクランブルすることと
等価である。
ところで、サンプリングクロツクパルスbの周
波数を知らされていない盗聴者が、受信側のクロ
ツクパルスの周波数を大きく設定した(例えば、
サンプリングクロツクパルスbの4倍の周波数)
とする。そうすると、第3図aに一点鎖線で示さ
れているように、もとのアナログ信号とは全く別
の信号が再生されることになり、正常な受信が行
われない。また、盗聴者が、受信側のクロツクパ
ルスの周波数をサンプリングクロツクパルスbの
周波数よりも小さく設定した場合には、デジタル
信号処理における、いわゆる折り返し歪に相当す
るものが現れて、この場合にも正常な受信をする
ことはできない。
なお、実施例では、受信側42に伝送されたデ
ジタル信号によつて、受信側42のクロツクパル
スを送信側26のサンプリングクロツクパルスb
に同期させている。しかし、本発明はこれに限ら
れるものではなく、例えば、同期パルスを前記デ
ジタル信号とは別に受信側42に伝送するもので
あつてもよい。この場合は、受信側42にサンプ
リングクロツクパルスbと同一周波数の出力を発
振する発振回路を設け、伝送された同期パルスに
よつて、この発振回路の出力をサンプリングクロ
ツクパルスbに同期させればよい。
また、上述の実施例では、スクランブル回路3
2は第2図に示すように構成されるとして説明し
たが、勿論、本発明がこれに限定されるものでは
ない。第2図のEX−OR回路322に与えられる
記憶素子の出力の組み合わせは任意であり、例え
ば、記憶素子Aの出力と記憶素子Dの出力とを与
えてスクランブルを行うことも可能である。ま
た、スクランブル手段は、アナログ信号のサンプ
リング期間の間に乱数信号を挿入できるその他の
ハード的構成あるいはソフト的構成によつても実
現され得るものである。
さらに、上述の実施例では、スクランブルされ
たデジタル信号を伝送するとしたが、このデジタ
ル信号をD/A変換したアナログ信号を受信側に
伝送するものであつてもよい。この場合、受信側
の初段に、伝送されたアナログ信号をデジタル信
号に変更するためのA/D変換回路を設ければよ
い。
(発明の効果) 以上の説明から明らかなように、本発明に係る
アナログ信号のスクランブル伝送方式は、受信側
でのアナログ信号のサンプリングクロツクパルス
の周波数を、デスクランブルを行うためのキーと
し、受信側では、このサンプリングクロツクパル
スと同期しかつ同一周波数に設定されたクロツク
パルスに基づいてD/A変換を行うことによつ
て、もとのアナログ信号を再生している。
したがつて、本発明によれば、従来の伝送方式
のように受信側に乱数信号発生回路を設ける必要
がないから、この種の伝送方式を比較的に簡単に
実現することができる。
【図面の簡単な説明】
第1図は本発明の一実施例のブロツク図、第2
図は前記実施例におけるスクランブル回路の具体
例、第3図は前記実施例の動作波形図、第4図は
従来例の説明図である。 26……送信側、28……アナログ信号源、3
0……A/D変換回路、32……スクランブル回
路、321……シフトレジスタ、322……排他的
論理和回路、34……発振器、36……N分周回
路、38……組み合わせ回路、40……M分周回
路、42……受信側、44……D/A変換回路、
46……発振器、48……アナログ信号再生装
置。

Claims (1)

  1. 【特許請求の範囲】 1 アナログ信号をデジタル信号に変換するとと
    もに暗号化して送信する送信手段と、受信したデ
    ジタル信号を解読してアナログ信号に変換する受
    信手段とを備えるスクランブル伝送方式であつ
    て、 前記送信手段は、伝送すべきアナログ信号をサ
    ンプリングクロツクパルス毎にデジタル信号(正
    規の信号)に順次変換して出力するA/D変換回
    路と、A/D変換回路から順次出力される正規の
    デジタル信号それぞれに基づいて前記アナログ信
    号とは無関係のデジタル信号(疑似の信号)を作
    成して、前記A/D変換回路から出力される正規
    のデジタル信号それぞれの間に挿入させるタイミ
    ングで出力するスクランブル手段とを備え、 前記受信手段は、前記送信手段のA/D変換回
    路でのサンプリングクロツクパルスに同期しかつ
    同一周波数に設定されたクロツクパルスを出力す
    るクロツクパルス発生手段と、クロツクパルス発
    生手段から出力されるクロツクパルスに基づいて
    受信したデジタル信号のうち正規のデジタル信号
    のみをアナログ信号に変換するD/A変換回路と
    を備えている、ことを特徴とするアナログ信号の
    スクランブル伝送方式。
JP24822686A 1986-10-17 1986-10-17 アナログ信号のスクランブル伝送方式 Granted JPS63102423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24822686A JPS63102423A (ja) 1986-10-17 1986-10-17 アナログ信号のスクランブル伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24822686A JPS63102423A (ja) 1986-10-17 1986-10-17 アナログ信号のスクランブル伝送方式

Publications (2)

Publication Number Publication Date
JPS63102423A JPS63102423A (ja) 1988-05-07
JPH0513410B2 true JPH0513410B2 (ja) 1993-02-22

Family

ID=17175050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24822686A Granted JPS63102423A (ja) 1986-10-17 1986-10-17 アナログ信号のスクランブル伝送方式

Country Status (1)

Country Link
JP (1) JPS63102423A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142836A (ja) * 1984-12-14 1986-06-30 Fujitsu Ltd デイジタル・スピ−チ・インタ−ポレ−シヨン装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142836A (ja) * 1984-12-14 1986-06-30 Fujitsu Ltd デイジタル・スピ−チ・インタ−ポレ−シヨン装置

Also Published As

Publication number Publication date
JPS63102423A (ja) 1988-05-07

Similar Documents

Publication Publication Date Title
US4221931A (en) Time division multiplied speech scrambler
JPS60229545A (ja) 双方向デイジタル通信方式
EP0278170A2 (en) Cipher system
JPS61141231A (ja) 送信方式
US4283602A (en) Cryptographically secure communication system
JPS58131850A (ja) デイジタル通信伝送装置
JPH0513410B2 (ja)
US3813493A (en) Secure data transmission apparatus
JPS613545A (ja) 標本化回路
JP2670328B2 (ja) 信号変換回路
JP2667671B2 (ja) データ出力装置
JP3157663B2 (ja) ビデオ信号伝送方法及びビデオ信号伝送装置
KR0172459B1 (ko) 클럭재생방법 및 장치
JPH088881A (ja) スクランブラ及びデスクランブラ
JPH0821921B2 (ja) 秘話通信装置の同期回路
JPH0719125B2 (ja) 暗号化回路および復号化回路
JPH0220021B2 (ja)
SU1538271A2 (ru) Устройство дл формировани фазомодулированных сигналов
SU1555889A2 (ru) Адаптивное устройство дл дуплексной передачи цифровой информации
JPS5937751A (ja) クロツク再生装置
JP2784051B2 (ja) ディジタル無線通信方式
JPH0628354B2 (ja) 暗号化装置
JPH0677952A (ja) 秘話伝送装置
JPS592219B2 (ja) 秘匿通信装置
JPH0530102A (ja) 簡易秘話装置