JPS5937751A - クロツク再生装置 - Google Patents
クロツク再生装置Info
- Publication number
- JPS5937751A JPS5937751A JP57148367A JP14836782A JPS5937751A JP S5937751 A JPS5937751 A JP S5937751A JP 57148367 A JP57148367 A JP 57148367A JP 14836782 A JP14836782 A JP 14836782A JP S5937751 A JPS5937751 A JP S5937751A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- circuit
- level
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Facsimile Transmission Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
産業上の利用分野
この発明はクロック再生装置、特にデイノタル信号を多
値伝送や多位相伝送する場合等に用いて好適なりロック
再生装置に関する。 背景技術とその問題点 一般Ｋ Ｅ、／Ｎ等の良好な例えばＣＡＴＶ （有線テ
レビジョン）システムの如き伝送路では、多値伝送や多
位相伝送が使用されるが、このような多重化伝送の場合
、ビットクロック情報が少なくなり、再生されたクロッ
クはジッタの多いものとなる。 従来のクロック再生装置としては、例えばディジタルデ
ータの中に含まれるクロック情報を抜き出してクロック
を再生したり或いは別途専用のクロック情報を送るよう
にしていたが、前者の場合再生クロックに多くのジッタ
を営み、又後者の場合装置が複雑になる等の欠点があっ
た。 発明の目的 この発明は斯る点に鑑み、多値伝送や多位相伝送の場合
でも構成簡単にしてジッタの少ないピットクロックを得
ることができるクロック再生装置を提供するものである
。 発明の概要 この発明では入力ディジタルデータの端縁に同期してパ
ルス信号を発生するパルス発生手段と、基準クロック信
号を発生する基準発振器と、上記／譬ルス信号を同期信
号期間中抽出して上記基準りロック信号と比較し、上記
同期信号期間を除く他の期間はその出力が高インピーダ
ンスとなる比較手段とを備え、この比較手段からの比較
誤差信号によシ上記基準発振器を制御してその出力信号
を再生クロック信号として取シ出すようにしたのでジッ
タを含まないクロック信号を容易に、しかも構成簡単に
して得ることができる。 実施例 以下、この発明の一実施例を、第１図及び第２図に基づ
いて詳しく説明する。 第１図は本実施例の回路構成を示すもので、同図におい
て、入力端子（１）には、ディジタルデータが送信側で
例えば１６ ＱＡＭの変調を受け、４値レベルの信号と
してＣＡＴＶラインの如き伝送路を介して伝送されて来
る。尚その際にデータ系列のうち同期信号（５ＴＮＣ）
期間中のデータは常に２相（ＢＰＳＫ）或いは４相（Ｑ
ＰＳＫ）となるように構成されている。 そして入力端子（１）からの信号はフロントエンＰ（２
）に供給され、ここで増幅された後例えば５８．７５Ｍ
Ｈｚの如き中間周波信号に変換される。この中間周波信
号は中間周波増幅回路（３）において増幅された後ＡＭ
検波器例えばＰＬＬ検波器（４）に供給され、ここで４
値レベルのペースパンＰ信号が復調される。尚このＡＭ
検波器としては慣用のテレビジョンシステムに使用され
ているものを用いてよいけれども、波形歪を避けるため
に上述の如きＰＬＬ検波器を用いる方が好ましい。 ＰＬＬ検波器（４）からの出力信号は、レベル比較器（
５）に供給され、ここでアイノ臂ターンの合った所でレ
ベルを識別してディジタルデータが取り出される。即ち
レベル比較器（５）は、例えば第１．第２及ヒｆｊ［３
の３個のスレッショルドレベルを有し、第１のスレッシ
ョルドレベルよシ高い電圧が入力されてきた時には〔１
０〕、第１と第２のスレッショルドレベルの間の電圧が
入力されてきた時には〔１１〕、第２と第３のスレッシ
ョルドレベルの間の電圧が入力されてきた時には〔０１
〕、第３のスレッショルドレベルとＯｖの間の電圧が入
力されてきた時には
値伝送や多位相伝送する場合等に用いて好適なりロック
再生装置に関する。 背景技術とその問題点 一般Ｋ Ｅ、／Ｎ等の良好な例えばＣＡＴＶ （有線テ
レビジョン）システムの如き伝送路では、多値伝送や多
位相伝送が使用されるが、このような多重化伝送の場合
、ビットクロック情報が少なくなり、再生されたクロッ
クはジッタの多いものとなる。 従来のクロック再生装置としては、例えばディジタルデ
ータの中に含まれるクロック情報を抜き出してクロック
を再生したり或いは別途専用のクロック情報を送るよう
にしていたが、前者の場合再生クロックに多くのジッタ
を営み、又後者の場合装置が複雑になる等の欠点があっ
た。 発明の目的 この発明は斯る点に鑑み、多値伝送や多位相伝送の場合
でも構成簡単にしてジッタの少ないピットクロックを得
ることができるクロック再生装置を提供するものである
。 発明の概要 この発明では入力ディジタルデータの端縁に同期してパ
ルス信号を発生するパルス発生手段と、基準クロック信
号を発生する基準発振器と、上記／譬ルス信号を同期信
号期間中抽出して上記基準りロック信号と比較し、上記
同期信号期間を除く他の期間はその出力が高インピーダ
ンスとなる比較手段とを備え、この比較手段からの比較
誤差信号によシ上記基準発振器を制御してその出力信号
を再生クロック信号として取シ出すようにしたのでジッ
タを含まないクロック信号を容易に、しかも構成簡単に
して得ることができる。 実施例 以下、この発明の一実施例を、第１図及び第２図に基づ
いて詳しく説明する。 第１図は本実施例の回路構成を示すもので、同図におい
て、入力端子（１）には、ディジタルデータが送信側で
例えば１６ ＱＡＭの変調を受け、４値レベルの信号と
してＣＡＴＶラインの如き伝送路を介して伝送されて来
る。尚その際にデータ系列のうち同期信号（５ＴＮＣ）
期間中のデータは常に２相（ＢＰＳＫ）或いは４相（Ｑ
ＰＳＫ）となるように構成されている。 そして入力端子（１）からの信号はフロントエンＰ（２
）に供給され、ここで増幅された後例えば５８．７５Ｍ
Ｈｚの如き中間周波信号に変換される。この中間周波信
号は中間周波増幅回路（３）において増幅された後ＡＭ
検波器例えばＰＬＬ検波器（４）に供給され、ここで４
値レベルのペースパンＰ信号が復調される。尚このＡＭ
検波器としては慣用のテレビジョンシステムに使用され
ているものを用いてよいけれども、波形歪を避けるため
に上述の如きＰＬＬ検波器を用いる方が好ましい。 ＰＬＬ検波器（４）からの出力信号は、レベル比較器（
５）に供給され、ここでアイノ臂ターンの合った所でレ
ベルを識別してディジタルデータが取り出される。即ち
レベル比較器（５）は、例えば第１．第２及ヒｆｊ［３
の３個のスレッショルドレベルを有し、第１のスレッシ
ョルドレベルよシ高い電圧が入力されてきた時には〔１
０〕、第１と第２のスレッショルドレベルの間の電圧が
入力されてきた時には〔１１〕、第２と第３のスレッシ
ョルドレベルの間の電圧が入力されてきた時には〔０１
〕、第３のスレッショルドレベルとＯｖの間の電圧が入
力されてきた時には
〔００〕と判別を行いその出力側に
ディジタルデータを取シ出すようにしている。そしてこ
のレベル比較器（５）からのディジタルデータは次段の
デマルチプレクサ（６）に供給され、ここでデータの並
び換えや誤シ訂正或いは同期信号（ＳＹＮＣ）の抽出等
の信号処理が行なわれる。デマルチプレクサ（６）から
のディジタル信号は、ディジタル−アナログ変換器（７
）及び（８）に供給され、ここでディジタル信号よりア
ナログ信号に変換された後出力端子（９）及びα１にそ
れぞれ出力される。 又これらの信号処理に際してのピットクロック再生は、
ジッタの影響を受けることなく行うために、同期信号の
期間のみを参照して行われる。即ち、レベル比較器（５
）の出力側にエツジトリガ回路θカを設け、このトリガ
回路Ｑ優において、レベル比較５（５）からのディジタ
ル信号のエツジに応答して第２図Ａに示すような急峻な
パルス状の信号Ｓ１を取シ出す。そしてこの信号Ｓ１を
単安定マルチバイブレータすなわちワンショット回路Ｑ
カに供給し、信号Ｓｌの例えは立ち上シに同期した第２
図Ｂに示すような・ぐルス信号Ｓ、を出力する。この信
号Ｓ２はケ９−ト回路０１に供給され、ここでデマルチ
プレクサ（６）から供給される同期信号５ＹＮＣの期間
のみ信号Ｓ３が導出され、もってゲート回路ＣＩ３の出
力側には、第２図りに示すような信号Ｓ３が取シ出され
る。この信号Ｓ３は比較器α→の出力信号を制御するた
め制御信号として比較器ａ４の制御端子Ｔｏに供給され
る。 すなわち、比較器ａ４の入力側には電圧制御発振器αり
から第２図Ｅに示すような基準クロック信号Ｓ４か常時
供給されておシ、この信号Ｓ４は比較器α◆にダート回
路←１を通して供給される信号Ｓ３がノ・イレペルの時
のみ比較器０４の出力側に第２図Ｆに示すような出力信
号Ｓｓとして取り出される。なお比較器α４は制御信号
Ｓ３がハイレベルの時のみ出力信号ＳＩＩを発生するが
それ以外は第２図Ｆに破線で示すように、その出力が高
いインピーダンスとなる。つまシ比較器α→は同期信号
期間のみ比較動作を行い、その他の期間は高インピーダ
ンスとなシ、次の同期信号期間までその情報を保持する
ように働く。このようにして得られた信号ＳＩＩは、積
分器（ｌで直流信号に変換された後制御信号として電圧
制御発振器α９に供給され、この電圧制御発振器θつは
その誤差分に応じて制御され、もって発澁器０りの出力
側には所定周波数のクロック信号が再生され、これを必
要に応じて１分周器０ηで分周した後所望の再生ピット
クロックとしてデマルチプレクサ（６）に供給するよう
にする。 このようにしてデマルチプレクサ（６）には２値レベル
を持ったクロック信号がピットクロックとして供給され
、この同期信号期間のビットクロックは多値レベルでな
く２値レベルであるので、ジッタの少ないクロックと言
える。 応用例 尚上述の実施例では、この発明をＣＡＴＶラインを用い
てディジタル信号を伝送する際のビットクロックの再生
の場合を例にと９説明したが、これに限定されることな
く、斯る機能を要するその他のディジタル信号の伝送の
場合も同様に適用可能である。 発明の効果 上述の如くこの発明によれば、同期信号期間中のみ基準
クロック信号と入力ディジタルデータに関連するパルス
信号を比較し、同期信号期間以外はその出力を高インピ
ーダンスとする特殊な比較手段を用いて、ビットクロッ
クを再生するようにしたので、何隻ジッタを含まないク
ロックを容易にしかも構成簡単にして得ることができ、
例えばディジタルデータを多値伝送や多位相伝送の如く
多重化伝送を行なう場合等に用いて極めて有用である。
ディジタルデータを取シ出すようにしている。そしてこ
のレベル比較器（５）からのディジタルデータは次段の
デマルチプレクサ（６）に供給され、ここでデータの並
び換えや誤シ訂正或いは同期信号（ＳＹＮＣ）の抽出等
の信号処理が行なわれる。デマルチプレクサ（６）から
のディジタル信号は、ディジタル−アナログ変換器（７
）及び（８）に供給され、ここでディジタル信号よりア
ナログ信号に変換された後出力端子（９）及びα１にそ
れぞれ出力される。 又これらの信号処理に際してのピットクロック再生は、
ジッタの影響を受けることなく行うために、同期信号の
期間のみを参照して行われる。即ち、レベル比較器（５
）の出力側にエツジトリガ回路θカを設け、このトリガ
回路Ｑ優において、レベル比較５（５）からのディジタ
ル信号のエツジに応答して第２図Ａに示すような急峻な
パルス状の信号Ｓ１を取シ出す。そしてこの信号Ｓ１を
単安定マルチバイブレータすなわちワンショット回路Ｑ
カに供給し、信号Ｓｌの例えは立ち上シに同期した第２
図Ｂに示すような・ぐルス信号Ｓ、を出力する。この信
号Ｓ２はケ９−ト回路０１に供給され、ここでデマルチ
プレクサ（６）から供給される同期信号５ＹＮＣの期間
のみ信号Ｓ３が導出され、もってゲート回路ＣＩ３の出
力側には、第２図りに示すような信号Ｓ３が取シ出され
る。この信号Ｓ３は比較器α→の出力信号を制御するた
め制御信号として比較器ａ４の制御端子Ｔｏに供給され
る。 すなわち、比較器ａ４の入力側には電圧制御発振器αり
から第２図Ｅに示すような基準クロック信号Ｓ４か常時
供給されておシ、この信号Ｓ４は比較器α◆にダート回
路←１を通して供給される信号Ｓ３がノ・イレペルの時
のみ比較器０４の出力側に第２図Ｆに示すような出力信
号Ｓｓとして取り出される。なお比較器α４は制御信号
Ｓ３がハイレベルの時のみ出力信号ＳＩＩを発生するが
それ以外は第２図Ｆに破線で示すように、その出力が高
いインピーダンスとなる。つまシ比較器α→は同期信号
期間のみ比較動作を行い、その他の期間は高インピーダ
ンスとなシ、次の同期信号期間までその情報を保持する
ように働く。このようにして得られた信号ＳＩＩは、積
分器（ｌで直流信号に変換された後制御信号として電圧
制御発振器α９に供給され、この電圧制御発振器θつは
その誤差分に応じて制御され、もって発澁器０りの出力
側には所定周波数のクロック信号が再生され、これを必
要に応じて１分周器０ηで分周した後所望の再生ピット
クロックとしてデマルチプレクサ（６）に供給するよう
にする。 このようにしてデマルチプレクサ（６）には２値レベル
を持ったクロック信号がピットクロックとして供給され
、この同期信号期間のビットクロックは多値レベルでな
く２値レベルであるので、ジッタの少ないクロックと言
える。 応用例 尚上述の実施例では、この発明をＣＡＴＶラインを用い
てディジタル信号を伝送する際のビットクロックの再生
の場合を例にと９説明したが、これに限定されることな
く、斯る機能を要するその他のディジタル信号の伝送の
場合も同様に適用可能である。 発明の効果 上述の如くこの発明によれば、同期信号期間中のみ基準
クロック信号と入力ディジタルデータに関連するパルス
信号を比較し、同期信号期間以外はその出力を高インピ
ーダンスとする特殊な比較手段を用いて、ビットクロッ
クを再生するようにしたので、何隻ジッタを含まないク
ロックを容易にしかも構成簡単にして得ることができ、
例えばディジタルデータを多値伝送や多位相伝送の如く
多重化伝送を行なう場合等に用いて極めて有用である。
第１図はこの発明の一実施例を示す構成図、第２図は第
１図の動作説明に供するだめの信号波形図である。 （２）はフロントエンド、（４）はＰＬＬ検波器、（５
）はレベル比較器、（６）はデマルチプレクサ、（７）
（８） ハｒ イジタルーアナログ変換器、αυはエ
ツジトリガ回路、αつはワンショット回路、α→はゲー
ト回路、←◆は比較器、０→は電圧制御発振器、α→は
積分器である。 同 松 隈 秀 盛１、゛・（：）：ｊ”、請
１図の動作説明に供するだめの信号波形図である。 （２）はフロントエンド、（４）はＰＬＬ検波器、（５
）はレベル比較器、（６）はデマルチプレクサ、（７）
（８） ハｒ イジタルーアナログ変換器、αυはエ
ツジトリガ回路、αつはワンショット回路、α→はゲー
ト回路、←◆は比較器、０→は電圧制御発振器、α→は
積分器である。 同 松 隈 秀 盛１、゛・（：）：ｊ”、請
Claims (1)
- 入力ディジタルデータの端縁に同期してノ９ルス信号を
発生するパルス発生手段と、基準クロック信号を発生す
る基準発振器と、上記・やルス信号を同期信号期間中抽
出して上記基準クロック信号と比較し、上記同期信号期
間を除く他の期間中はその出力が高インピーダンスとな
る比較手段とを備え、該比較手段の比較誤差信号によシ
上記基準発振器を制御してその出力信号を再生クロック
信号として取り出すようにしたことを特徴とするクロッ
ク再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148367A JPS5937751A (ja) | 1982-08-26 | 1982-08-26 | クロツク再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148367A JPS5937751A (ja) | 1982-08-26 | 1982-08-26 | クロツク再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5937751A true JPS5937751A (ja) | 1984-03-01 |
Family
ID=15451176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57148367A Pending JPS5937751A (ja) | 1982-08-26 | 1982-08-26 | クロツク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937751A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167542A (ja) * | 1986-12-22 | 1988-07-11 | アメリカン テレフォン アンド テレグラフ カムパニー | 位相ロックループ |
| DE10141145A1 (de) * | 2001-08-20 | 2003-04-03 | Infineon Technologies Ag | Vorrichtung zur Zuordnung von gesendeten Datensignalen zu regenerierten Datensignalen, die aus einem seriellen Multiplexsignal gewonnen werden |
| US6593761B1 (en) | 1997-11-28 | 2003-07-15 | Kabushiki Kaisha Toshiba | Test handler for semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5434602A (en) * | 1977-08-22 | 1979-03-14 | Nec Corp | Holding system for bit synchronization |
-
1982
- 1982-08-26 JP JP57148367A patent/JPS5937751A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5434602A (en) * | 1977-08-22 | 1979-03-14 | Nec Corp | Holding system for bit synchronization |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167542A (ja) * | 1986-12-22 | 1988-07-11 | アメリカン テレフォン アンド テレグラフ カムパニー | 位相ロックループ |
| US6593761B1 (en) | 1997-11-28 | 2003-07-15 | Kabushiki Kaisha Toshiba | Test handler for semiconductor device |
| DE10141145A1 (de) * | 2001-08-20 | 2003-04-03 | Infineon Technologies Ag | Vorrichtung zur Zuordnung von gesendeten Datensignalen zu regenerierten Datensignalen, die aus einem seriellen Multiplexsignal gewonnen werden |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675388A (en) | Apparatus and method for transmitting audio signals as part of a television video signal | |
| KR0144343B1 (ko) | 시간영역신호의 암호화 및 암호 해독 방법 | |
| US4333060A (en) | Phase locked loop for recovering data bit timing | |
| EP0037260B1 (en) | Data regenerative system for nrz mode signals | |
| CA1278833C (en) | Synchronizing clock signal generator | |
| JPH04207883A (ja) | クロック同期方式 | |
| JP4303888B2 (ja) | 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生 | |
| JPS5937751A (ja) | クロツク再生装置 | |
| JPH0225576B2 (ja) | ||
| US4750054A (en) | Noise-impervious video timing recovery and automatic skew compensation | |
| JP2585802B2 (ja) | クロック信号取り出し装置 | |
| US4278992A (en) | PCM Detector for video reproducer apparatus | |
| JPS5913484A (ja) | カラ−映像信号処理回路 | |
| JPS596102B2 (ja) | 搬送波再生回路 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JP2555597B2 (ja) | バーストクロック同期装置 | |
| JP2573213B2 (ja) | 水平同期信号再生回路 | |
| JPS62209976A (ja) | 映像信号直流安定化回路 | |
| JP2598926B2 (ja) | カラー方式変換回路 | |
| JPH01289378A (ja) | クランプ回路 | |
| JPS60144051A (ja) | デ−タ伝送方式 | |
| JPH01174073A (ja) | 同期パルス再生回路 | |
| JPH0743890B2 (ja) | デイジタル信号伝送装置 | |
| JPS60194850A (ja) | 位相同期送受信装置 | |
| JPS6217307B2 (ja) |