JPS60144051A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS60144051A JPS60144051A JP24824183A JP24824183A JPS60144051A JP S60144051 A JPS60144051 A JP S60144051A JP 24824183 A JP24824183 A JP 24824183A JP 24824183 A JP24824183 A JP 24824183A JP S60144051 A JPS60144051 A JP S60144051A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- level
- code
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/16—Conversion to or from representation by pulses the pulses having three levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はディジタルデータを伝送する方式に係り、特に
データとクロックとを同時に伝送することができるデー
タ伝送方式に関するものである。
データとクロックとを同時に伝送することができるデー
タ伝送方式に関するものである。
従来技術と問題点
ディジタルデータを伝送するための符号方式としては、
従来、ＮＲＺ−、ＲＺ、ＣＭＩ、ＤＭＩ等のバイポーラ
符号からなる種々の形式のものが提案されているが、こ
れらの信号を受信して復調するためには、いずれの場合
も信号と同期したクロックを必要とする。
従来、ＮＲＺ−、ＲＺ、ＣＭＩ、ＤＭＩ等のバイポーラ
符号からなる種々の形式のものが提案されているが、こ
れらの信号を受信して復調するためには、いずれの場合
も信号と同期したクロックを必要とする。
受信側においてこのようなりロックを冑るための手段と
して、別ルートによってクロックのみを別個に伝送する
ことは、伝送路を余分に必要とし経済的でないため一般
には行われず、通常は、伝送符号中に含まれるクロック
成分を抽出してクロック再生を行う周知の方法によって
によって作成されるが、そのためのクロック再生回路は
、一般にかなり複雑であって回路規模も大きくなりやす
いだけでなく、伝送されるデータに″０゛連続や“１″
連続があった場合、クロックの再生が困難になるという
問題があった。
して、別ルートによってクロックのみを別個に伝送する
ことは、伝送路を余分に必要とし経済的でないため一般
には行われず、通常は、伝送符号中に含まれるクロック
成分を抽出してクロック再生を行う周知の方法によって
によって作成されるが、そのためのクロック再生回路は
、一般にかなり複雑であって回路規模も大きくなりやす
いだけでなく、伝送されるデータに″０゛連続や“１″
連続があった場合、クロックの再生が困難になるという
問題があった。
これに対してクロックとデータとを、同時に同一の伝送
路によって伝送することができれば、上述のごとき問題
はすべて生じないことになるが、従来このようなデータ
伝送方式は全く知られていなかった。
路によって伝送することができれば、上述のごとき問題
はすべて生じないことになるが、従来このようなデータ
伝送方式は全く知られていなかった。
発明の目的
本発明はこのような従来技術の問題点をＩＷ決しようと
するものであって、その目的は、データとクロックとを
同時に同一の伝送路によって伝送することができる、デ
ータ伝送方式を提供することにある。
するものであって、その目的は、データとクロックとを
同時に同一の伝送路によって伝送することができる、デ
ータ伝送方式を提供することにある。
発明の実施例
第１図は本発明のデータ伝送方式の一実施例を示し、本
発明の方式における符号構成を説明している。同図にお
いて、（１）は送信側において伝送符号の発生に用いら
れるクロックおよび受信側において受信信号から再生さ
れるクロックを示し、その周期はｔ、である。（２）は
送信側から伝送すべきデータを示している。（３）は伝
送符号の構成を示している。（４）は本発明の方式によ
る伝送符号の一例である。
発明の方式における符号構成を説明している。同図にお
いて、（１）は送信側において伝送符号の発生に用いら
れるクロックおよび受信側において受信信号から再生さ
れるクロックを示し、その周期はｔ、である。（２）は
送信側から伝送すべきデータを示している。（３）は伝
送符号の構成を示している。（４）は本発明の方式によ
る伝送符号の一例である。
すなわち伝送符号（第１図（３））は、その１周期の時
間（クロック周期ｔ１と等しい）が、ｔ２゜Ｌ３，１４
．ｔｓの４部分からなり、時間ｔ２の間はクロック（第
１図（１））と同しレベルになり、時間も、の間はデー
タ（第１図（２））と同じレベルになり、時間ｔ３＋”
ｉの間は基準レベルになる。
間（クロック周期ｔ１と等しい）が、ｔ２゜Ｌ３，１４
．ｔｓの４部分からなり、時間ｔ２の間はクロック（第
１図（１））と同しレベルになり、時間も、の間はデー
タ（第１図（２））と同じレベルになり、時間ｔ３＋”
ｉの間は基準レベルになる。
第１図（４）に示す例は、このようにして作成された伝
送符号が、符号列１００００１１である場合の符号構成
を示している。
送符号が、符号列１００００１１である場合の符号構成
を示している。
本発明のデータ伝送方式においては、送信側において第
１図（３）、（４）に示すような３値符号からなる信号
を作成して送出し、受信側においては、クロックレベル
およびデータレベルにそれぞれ対応する闇値によって受
信信号を識別して、それぞれクロックおよびデータに対
応する信号成分を抽出し、これを整形することによって
元のクロックとデータを再生する。この場合基準レベル
は受信側において、り１コツクレベルおよびデータレベ
ルにそれぞれ対応する闇値を発生ずる際の、基準値とな
る。
１図（３）、（４）に示すような３値符号からなる信号
を作成して送出し、受信側においては、クロックレベル
およびデータレベルにそれぞれ対応する闇値によって受
信信号を識別して、それぞれクロックおよびデータに対
応する信号成分を抽出し、これを整形することによって
元のクロックとデータを再生する。この場合基準レベル
は受信側において、り１コツクレベルおよびデータレベ
ルにそれぞれ対応する闇値を発生ずる際の、基準値とな
る。
本発明のデータ伝送方式では、データにパ０”連続や“
１”連続が発生しても、クロックはデータとは全く別個
に送られるので、受信側においては常にデータの状態に
無関係にクロックを抽出することができる。
１”連続が発生しても、クロックはデータとは全く別個
に送られるので、受信側においては常にデータの状態に
無関係にクロックを抽出することができる。
第２図は本発明の一実施例の送信側の構成を示している
。同図において、１はモノステーブルマルチバイブレー
ク（以下モノマルチと略す）、２は差動増幅器、３はゲ
ート、４はインバータ、５はモノステーブルマルチバイ
ブレーク（以下モノマルチと略す）、６は基準電源であ
る。
。同図において、１はモノステーブルマルチバイブレー
ク（以下モノマルチと略す）、２は差動増幅器、３はゲ
ート、４はインバータ、５はモノステーブルマルチバイ
ブレーク（以下モノマルチと略す）、６は基準電源であ
る。
第２図において、モノマルチ１は第１図（１）に示すク
ロックを与えられたとき、その立上りによってトリガさ
れて、ｔ２の持続時間を有する正極性のパルスを発生ず
る。差動増幅器２はこのパルスをその十入力に加えられ
たとき、正極性の出力を発生ずる。これによって第１図
（３）の伝送符号における、基準レベルより正側の出力
が形成される。
ロックを与えられたとき、その立上りによってトリガさ
れて、ｔ２の持続時間を有する正極性のパルスを発生ず
る。差動増幅器２はこのパルスをその十入力に加えられ
たとき、正極性の出力を発生ずる。これによって第１図
（３）の伝送符号における、基準レベルより正側の出力
が形成される。
一方ゲート３には、インパーク４を経てクロックが一方
の入力に加えられ、データが他方の入力に加えられてお
り、さらにゲート３の出力はモノマルチ５に加えられて
いる。これによってモノマルチ５は、第１図（１）のク
ロックの立下り時、第１スは負極性の基準電源６を加算
されて、差動増幅器２の一人力に加えられ、これによっ
て、第１図（３）の伝送符号における、基準レベルより
負側の出力が形成される。
の入力に加えられ、データが他方の入力に加えられてお
り、さらにゲート３の出力はモノマルチ５に加えられて
いる。これによってモノマルチ５は、第１図（１）のク
ロックの立下り時、第１スは負極性の基準電源６を加算
されて、差動増幅器２の一人力に加えられ、これによっ
て、第１図（３）の伝送符号における、基準レベルより
負側の出力が形成される。
モノマルチ１および５が出力を発生しないときは、差動
増幅器２ば負極性の基準電源６を一人力に加えられるこ
とによってその出力レベルを一定の基準レベル例えば０
電位に保たれ、これによって第１図（３）の伝送符号に
おける時間ｔ３および時間ｔｇの基準レベルの出力が形
成される。
増幅器２ば負極性の基準電源６を一人力に加えられるこ
とによってその出力レベルを一定の基準レベル例えば０
電位に保たれ、これによって第１図（３）の伝送符号に
おける時間ｔ３および時間ｔｇの基準レベルの出力が形
成される。
第３図は本発明の一実施例の受信側の構成を示し′ζい
る。同図において、１１．１２は比較器、１３は位相同
期回路（ＰＬＬ）−１４はフリップフロップ（ＦＦ）
、１５は遅延回路である。
る。同図において、１１．１２は比較器、１３は位相同
期回路（ＰＬＬ）−１４はフリップフロップ（ＦＦ）
、１５は遅延回路である。
また第４図は受信信号における、クロックレベル＋■、
データレベル−Ｖｌクロック闇値レベル＋Ｖｓ＋＋およ
びデータ閾値レベル−Ｖｓ−の関係を示している。
データレベル−Ｖｌクロック闇値レベル＋Ｖｓ＋＋およ
びデータ閾値レベル−Ｖｓ−の関係を示している。
第３図において、比較器１１には正の基準電源Ｖｓ＋が
一人力に加えられ、受信人力が十入力に加えられており
、これによって比較器１１は伝送符号におけるり亀コッ
クの部分に対応して持続時間ｔ２の出力パルスを発生ず
る。位相同期回路１３ば比較器１１の出力パルスに同期
して発振し、もとのクロックと等しい周期Ｌ１のクロッ
ク出力を発生ずる。
一人力に加えられ、受信人力が十入力に加えられており
、これによって比較器１１は伝送符号におけるり亀コッ
クの部分に対応して持続時間ｔ２の出力パルスを発生ず
る。位相同期回路１３ば比較器１１の出力パルスに同期
して発振し、もとのクロックと等しい周期Ｌ１のクロッ
ク出力を発生ずる。
一方、比較器１２には負の基準電源Ｖｓ−が十入力に加
えられ、受信入力が一人力に加えられており、これによ
って比較器１２は、第１図（３）に示された伝送符号に
おけるデータの部分に対応して、それが１”のとき持続
時間ｔ４の出力パルスを発生ずる。この出力はフリップ
フロップ１４のデータ入力に加えられる。フリップフロ
ップ１４のクロック入力には、比較器１１の出力パルス
が遅延回路Ｉ５を経て加えられている。比較器１１の出
力パルスは、遅延回路１５によってその立上りまたは立
下りが比較器１２のパルス出力期間内にあるように、そ
のタイミングを調整されている。これによってフリップ
フロップエ４のＱ出力にｔｌの周期のデータを発生する
。このようにして、第１ν１（２）に示す送信データが
再生されて出力される。
えられ、受信入力が一人力に加えられており、これによ
って比較器１２は、第１図（３）に示された伝送符号に
おけるデータの部分に対応して、それが１”のとき持続
時間ｔ４の出力パルスを発生ずる。この出力はフリップ
フロップ１４のデータ入力に加えられる。フリップフロ
ップ１４のクロック入力には、比較器１１の出力パルス
が遅延回路Ｉ５を経て加えられている。比較器１１の出
力パルスは、遅延回路１５によってその立上りまたは立
下りが比較器１２のパルス出力期間内にあるように、そ
のタイミングを調整されている。これによってフリップ
フロップエ４のＱ出力にｔｌの周期のデータを発生する
。このようにして、第１ν１（２）に示す送信データが
再生されて出力される。
このように本発明のデータ伝送方式では、伝送符号中に
データと無関係にりｌコックが伝送されるため、データ
がたとえ“ｏパ連続や“′１”連続であっても、クロッ
クが確実に伝送され、受信側においてｉＴＹ止される。
データと無関係にりｌコックが伝送されるため、データ
がたとえ“ｏパ連続や“′１”連続であっても、クロッ
クが確実に伝送され、受信側においてｉＴＹ止される。
発明の詳細
な説明したように本発明のデータ伝送方式によれば、送
信側において、基と（６レヘルと基準レベルに対して正
および負のレベルからなる３値符号における一方のレベ
ルをクロックに応じて変化させるとともに３値符号にお
りる他方のレベルをデータに応じて変化させ゛ζ送出し
、受信側において、受信信号における一方のレベルの変
化からクロックを再生するとともに受信信号における他
方のレベルの変化からからデータを再生するようにした
ので、クロックとデータを同一のｆｎ号によって伝送す
ることができ、従って受／ｉ信号自体からクロック成分
を抽出するクロック再生回路を設ける従来の方式と比較
して、回路構成を簡略化することができ、経済的にも有
利であるだけでなく、伝送データ中に０”連続やパ１″
連続があっても、支障なくクロック抽出とデータ再生を
行うことができるので、甚だ効果的である。
信側において、基と（６レヘルと基準レベルに対して正
および負のレベルからなる３値符号における一方のレベ
ルをクロックに応じて変化させるとともに３値符号にお
りる他方のレベルをデータに応じて変化させ゛ζ送出し
、受信側において、受信信号における一方のレベルの変
化からクロックを再生するとともに受信信号における他
方のレベルの変化からからデータを再生するようにした
ので、クロックとデータを同一のｆｎ号によって伝送す
ることができ、従って受／ｉ信号自体からクロック成分
を抽出するクロック再生回路を設ける従来の方式と比較
して、回路構成を簡略化することができ、経済的にも有
利であるだけでなく、伝送データ中に０”連続やパ１″
連続があっても、支障なくクロック抽出とデータ再生を
行うことができるので、甚だ効果的である。
第１図は本発明のデータ伝送方式の一実施例における符
号構成を説明する図、第２図は本発明の一実施例の送信
側の構成を示す図、第３図は本発明の一実施例の受ｆｉ
側の構成を示す図、第４図は受信信号における、クロッ
クレベル、データレベル−、クロック闇値レベル、およ
びデータ闇値レベルの関係を示す図である。
号構成を説明する図、第２図は本発明の一実施例の送信
側の構成を示す図、第３図は本発明の一実施例の受ｆｉ
側の構成を示す図、第４図は受信信号における、クロッ
クレベル、データレベル−、クロック闇値レベル、およ
びデータ闇値レベルの関係を示す図である。
Claims (1)
- 基準レベルと該基準レベルに対して正および負のレベル
からなる３値符号における一方のレベルをクロックに応
じて変化させる手段と該３値符号における他方のレベル
をデータに応じて変化させる手段とを送信側に設けると
ともに、受信信号における一方のレベルの変化からクロ
ックを再生する手段、と受信信号における他方のレベル
の変化からからデータを再生ずる手段とを受信画に設け
、クロックとデータを同一の信号によって伝送すること
を特徴とするデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24824183A JPS60144051A (ja) | 1983-12-30 | 1983-12-30 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24824183A JPS60144051A (ja) | 1983-12-30 | 1983-12-30 | デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60144051A true JPS60144051A (ja) | 1985-07-30 |
Family
ID=17175254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24824183A Pending JPS60144051A (ja) | 1983-12-30 | 1983-12-30 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144051A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948155A2 (de) * | 1998-04-03 | 1999-10-06 | TEMIC Semiconductor GmbH | Amplitudenmultiplexierung von digitalen Signalen |
-
1983
- 1983-12-30 JP JP24824183A patent/JPS60144051A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948155A2 (de) * | 1998-04-03 | 1999-10-06 | TEMIC Semiconductor GmbH | Amplitudenmultiplexierung von digitalen Signalen |
| EP0948155A3 (de) * | 1998-04-03 | 2003-01-22 | ATMEL Germany GmbH | Amplitudenmultiplexierung von digitalen Signalen |
| EP1557969A2 (de) * | 1998-04-03 | 2005-07-27 | ATMEL Germany GmbH | Amplitudenmultiplexierung von digitalen Signalen |
| EP1557969A3 (de) * | 1998-04-03 | 2006-06-07 | ATMEL Germany GmbH | Amplitudenmultiplexierung von digitalen Signalen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| CA1262937A (en) | Frequency converter | |
| JPS5926136B2 (ja) | クロツク再生回路 | |
| JPS60144051A (ja) | デ−タ伝送方式 | |
| JPH0630491B2 (ja) | デイジタル同期回路 | |
| JPH0225576B2 (ja) | ||
| US4928289A (en) | Apparatus and method for binary data transmission | |
| US4773084A (en) | Synchronizing pattern | |
| US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
| GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
| US4612508A (en) | Modified Miller data demodulator | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPS5937751A (ja) | クロツク再生装置 | |
| JPS6037857A (ja) | Ｆｍ伝送方式 | |
| JPH02260734A (ja) | シリアルデータ伝送方式 | |
| GB1144389A (en) | Converter for self-clocking digital signals | |
| JPS6212239A (ja) | デ−タ通信方式 | |
| JPH01293738A (ja) | 復調回路 | |
| JPH05130046A (ja) | 光バス伝送方式及びそれを実施する送信側エンコーダと受信側デコーダ | |
| JPH10308082A (ja) | データセパレータ | |
| JPS5819055A (ja) | クロツク再生回路 | |
| JPH01174073A (ja) | 同期パルス再生回路 | |
| JPH0311140B2 (ja) |