JPS5926136B2 - クロツク再生回路 - Google Patents
クロツク再生回路Info
- Publication number
- JPS5926136B2 JPS5926136B2 JP50010171A JP1017175A JPS5926136B2 JP S5926136 B2 JPS5926136 B2 JP S5926136B2 JP 50010171 A JP50010171 A JP 50010171A JP 1017175 A JP1017175 A JP 1017175A JP S5926136 B2 JPS5926136 B2 JP S5926136B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- output
- input
- bandpass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Description
【発明の詳細な説明】
本発明は受信データからクロックを再生するクロック再
生回路に関するものである。
生回路に関するものである。
近年とみにその発展が注目されているディジタル通信で
は、通常、受端において受信データからク頭ノク成分を
抽出しこれを用いて受信データと同期したク頭ノクを再
生する必要がある。
は、通常、受端において受信データからク頭ノク成分を
抽出しこれを用いて受信データと同期したク頭ノクを再
生する必要がある。
一般に、このディジタル通信方式におけるデータはマー
クとスペースとにより構成され、また受信データにおけ
るクロック成分が受信データのスペースとマークの変換
部分に存在することは周知の事実である。しかしながら
、受信データには必ずしもマークとスペースが交互に存
在するわけではなく、マークあるいはスペースが連続し
て存在する確率もあり、この区間ではクロック成分を抽
出することは不可能となる。そこで従来の方式において
は、充分に帯域幅の狭い帯域濾波器または位相同期回路
等を用いることによつて、受信データのクロック成分を
有さない部分においても良好なるクロックを再生してい
る。
クとスペースとにより構成され、また受信データにおけ
るクロック成分が受信データのスペースとマークの変換
部分に存在することは周知の事実である。しかしながら
、受信データには必ずしもマークとスペースが交互に存
在するわけではなく、マークあるいはスペースが連続し
て存在する確率もあり、この区間ではクロック成分を抽
出することは不可能となる。そこで従来の方式において
は、充分に帯域幅の狭い帯域濾波器または位相同期回路
等を用いることによつて、受信データのクロック成分を
有さない部分においても良好なるクロックを再生してい
る。
しかしながら、帯域濾波器を用いた方式では、その帯域
幅を狭くすればそれだけ応答時間が増大し、一方応答時
間を短縮するために帯域幅を広げればジッタの増加を生
じ、また位相同期回路を用いた方式では同期外れを起こ
す可能性が増大する等の欠点があることは周知の通りで
ある。しかるに、近い将来に実用化が計画されている時
間分割多元接続方式（ＴＤＭＡ）で代表される、多数の
加入局が一中継器を時間分割で使用し互いに交信するデ
ィジタル通信網においては、各加入局からの信号は間歇
状いわゆるバースト（Ｂｕｒｓｔ）状であり、各々のバ
ーストのクロツク周波数も互いに同期がとれていないの
が普通である。
幅を狭くすればそれだけ応答時間が増大し、一方応答時
間を短縮するために帯域幅を広げればジッタの増加を生
じ、また位相同期回路を用いた方式では同期外れを起こ
す可能性が増大する等の欠点があることは周知の通りで
ある。しかるに、近い将来に実用化が計画されている時
間分割多元接続方式（ＴＤＭＡ）で代表される、多数の
加入局が一中継器を時間分割で使用し互いに交信するデ
ィジタル通信網においては、各加入局からの信号は間歇
状いわゆるバースト（Ｂｕｒｓｔ）状であり、各々のバ
ーストのクロツク周波数も互いに同期がとれていないの
が普通である。
従つて、受信側においては各加入局からの信号からバー
スト毎に互いに非同期のクロツクを再生せしめる必要が
ある。また、受信側でクロツクが充分に再生されない間
は、当然データの再生は不可能となるため、クロツク再
生に要する時間は無駄時間となり、回線の利用効率を減
少させている。ＴＤＭＡ方式のこれらの問題点を解決す
るには上述の充分に帯域の狭い帯域ろ波器または位相同
期回路等を用いた従来の方式は全く適していない。
スト毎に互いに非同期のクロツクを再生せしめる必要が
ある。また、受信側でクロツクが充分に再生されない間
は、当然データの再生は不可能となるため、クロツク再
生に要する時間は無駄時間となり、回線の利用効率を減
少させている。ＴＤＭＡ方式のこれらの問題点を解決す
るには上述の充分に帯域の狭い帯域ろ波器または位相同
期回路等を用いた従来の方式は全く適していない。
本発明の目的は、受信データにおいてクロツク再生のた
めのタイミング情報が長時間に渡つて欠如した場合にも
良好なるクロツク再生特性を得ることを可能にした新規
なる構成のクロツク再生回路を提供することにある。本
発明の他の目的は、ＴＤ乱ｗの非同期通信方式の受信側
に適用して極めて有効に各々のバースト毎に互いに非同
期のクロツクを再生し得るクロツク再生回路を提供する
ことにある。
めのタイミング情報が長時間に渡つて欠如した場合にも
良好なるクロツク再生特性を得ることを可能にした新規
なる構成のクロツク再生回路を提供することにある。本
発明の他の目的は、ＴＤ乱ｗの非同期通信方式の受信側
に適用して極めて有効に各々のバースト毎に互いに非同
期のクロツクを再生し得るクロツク再生回路を提供する
ことにある。
まず本発明の原理を説明する。
周知のごとく帯域淵波器は入力にクロツク成分を与えれ
ば、漸次その出力振幅が増大し、クロツク成分到達後充
分な時間経過後では出力において充分なクロツク情報を
得ることができるものである。
ば、漸次その出力振幅が増大し、クロツク成分到達後充
分な時間経過後では出力において充分なクロツク情報を
得ることができるものである。
しかも上記帯域済波器は伝送路等で発生する雑音を可能
な限り除去するので、出力には前記雑音の影響の少ない
正確なクロツク情報を得ることができるものである。し
かしながら、上記帯域済波器の入力にタロツク成分が存
在しない部分では該帯域淵波器の出力は漸減し、クロツ
ク再生が困難となる。すなわち、クロツク再生が困難と
なる部分では上記帯域済波器の出力振幅の包絡線は減衰
している。本発明はこの事実を利用したものである。す
なわち、包絡線検波回路を上記帯域淵波器の出力段に接
続して該帯域沢波器の出力の包絡線を測定し、該帯域ろ
波器の出力振幅の包絡線が大きい時は該帯域戸波器の出
力を再生クロツクとしてそのまま用い、該帯域沢波器の
出力振幅の包絡線が小さい時には再生クロツクをＮ（Ｎ
は自然数）ビツト区間だけ遅延したもの（すなわち、帯
域沢波器の出力振幅が小となるＮビツト前の再生クロツ
タ）を再生クロツクとして出力する。
な限り除去するので、出力には前記雑音の影響の少ない
正確なクロツク情報を得ることができるものである。し
かしながら、上記帯域済波器の入力にタロツク成分が存
在しない部分では該帯域淵波器の出力は漸減し、クロツ
ク再生が困難となる。すなわち、クロツク再生が困難と
なる部分では上記帯域済波器の出力振幅の包絡線は減衰
している。本発明はこの事実を利用したものである。す
なわち、包絡線検波回路を上記帯域淵波器の出力段に接
続して該帯域沢波器の出力の包絡線を測定し、該帯域ろ
波器の出力振幅の包絡線が大きい時は該帯域戸波器の出
力を再生クロツクとしてそのまま用い、該帯域沢波器の
出力振幅の包絡線が小さい時には再生クロツクをＮ（Ｎ
は自然数）ビツト区間だけ遅延したもの（すなわち、帯
域沢波器の出力振幅が小となるＮビツト前の再生クロツ
タ）を再生クロツクとして出力する。
このように本発明は、クロツク再生が不可能である区間
ではクロツク再生が可能である区間において発生された
クロツクを利用するものであり、従つてひとたびクロツ
ク情報が与えられて帯域Ｆ波器の出力に充分なるクロツ
クレベルが得られたならば、原理的には、無限に長い時
間、受信信号にクロツタ情報が欠如しても正しいクロツ
クを再生できる。
ではクロツク再生が可能である区間において発生された
クロツクを利用するものであり、従つてひとたびクロツ
ク情報が与えられて帯域Ｆ波器の出力に充分なるクロツ
クレベルが得られたならば、原理的には、無限に長い時
間、受信信号にクロツタ情報が欠如しても正しいクロツ
クを再生できる。
しかも本発明によれば、伝送路等で発生する雑音の影響
の少ない正確なクロツクを再生できる。以下、本発明を
図面を参照して詳細に説明する。
の少ない正確なクロツクを再生できる。以下、本発明を
図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すプロツク図で、図にお
いて１は入力受信データ、２はクロツク成分抽出回路、
３はタロツク成分抽出回路２の出力、４は帯域戸波器、
５は帯域Ｆ波器４の出力、６はクロツク整形回路、７は
クロツク整形回路６の出力、８は包絡線検波回路、９は
包絡線検波回路８の出力、１０はレベル判定回路、１１
はレベル判定回路１０の出力、１２は切換回路、１３は
出力再生クロツク、１４は遅延回路、１５は遅延回路１
４の出力を示す。クロツタ成分抽出回路２は、人力デー
タ１を例えば微分、両波整流してクロツク成分を抽出す
るものが用いられる。
いて１は入力受信データ、２はクロツク成分抽出回路、
３はタロツク成分抽出回路２の出力、４は帯域戸波器、
５は帯域Ｆ波器４の出力、６はクロツク整形回路、７は
クロツク整形回路６の出力、８は包絡線検波回路、９は
包絡線検波回路８の出力、１０はレベル判定回路、１１
はレベル判定回路１０の出力、１２は切換回路、１３は
出力再生クロツク、１４は遅延回路、１５は遅延回路１
４の出力を示す。クロツタ成分抽出回路２は、人力デー
タ１を例えば微分、両波整流してクロツク成分を抽出す
るものが用いられる。
このクロツク成分抽出回路２の出力３は帯域戸波器４に
入力される。この帯域ろ波器４としては、前述したＴＤ
ＭＡ方式のような非同期通信においてクロツク再生の高
速化を計るために、従来用いられているものよりも比較
的広い帯域戸波器を用いる。この帯域ろ波器４において
、入力雑音成分等が除去され比較的良好なるクロツク情
報を帯域淵波器出力５に得る。しかしながら、長時間に
渡つてクロツク成分が欠如した場合には帯域済波器出力
５は漸次減衰し充分なるクロツク情報を提供し得ない。
帯域淵波器出力５は、一方では、クロツク整形回路６に
人力される。
入力される。この帯域ろ波器４としては、前述したＴＤ
ＭＡ方式のような非同期通信においてクロツク再生の高
速化を計るために、従来用いられているものよりも比較
的広い帯域戸波器を用いる。この帯域ろ波器４において
、入力雑音成分等が除去され比較的良好なるクロツク情
報を帯域淵波器出力５に得る。しかしながら、長時間に
渡つてクロツク成分が欠如した場合には帯域済波器出力
５は漸次減衰し充分なるクロツク情報を提供し得ない。
帯域淵波器出力５は、一方では、クロツク整形回路６に
人力される。
クロツク整形回路６は、例えばダイオードリミツタ等に
より容易に実現できることは周知の通りである。矩形波
形となつたクロツク整形回路出力７は切換回路１２の一
方の入力となる。帯域淵波器出力５は、他方では、包絡
線検波回路８に入力され、それによつて包絡線が検出さ
れる。
より容易に実現できることは周知の通りである。矩形波
形となつたクロツク整形回路出力７は切換回路１２の一
方の入力となる。帯域淵波器出力５は、他方では、包絡
線検波回路８に入力され、それによつて包絡線が検出さ
れる。
長時間に渡つてクロツク成分が欠如する場合には、包絡
線検波回路８の出力９は漸減する。包絡線検波回路出力
９は、レベル判定回路１０において、予め定められた直
流レベルより大であるか小であるかを判定され、その判
定結果がレベル判定回路１０の出力１１に得られる。レ
ベル判定回路出力１１は切換回路１２に供給され切換回
路１２を後述するように制御する。すでに述べたように
、クロツク整形回路出力７は切換回路１２の一方の入力
となり、またレベル判定回路出力１１は切換回路１２を
制御する。
線検波回路８の出力９は漸減する。包絡線検波回路出力
９は、レベル判定回路１０において、予め定められた直
流レベルより大であるか小であるかを判定され、その判
定結果がレベル判定回路１０の出力１１に得られる。レ
ベル判定回路出力１１は切換回路１２に供給され切換回
路１２を後述するように制御する。すでに述べたように
、クロツク整形回路出力７は切換回路１２の一方の入力
となり、またレベル判定回路出力１１は切換回路１２を
制御する。
この切換回路１２の出力１３は所定の遅延時間を有する
遅延回路１４の入力となる。その遅延回路１４によつて
入力が正確に上記遅延時間分だけ遅延される。このよう
な遅延回路１４は遅延線等を用いて容易に実現できるこ
とは周知である。遅延回路１４の出力１５は、切換回路
１２の他方の入力となる。ここで切換回路１２は、レベ
ル判定回路１０の出力１１が、包絡線検波回路出力９が
前記あらかじめ定めた直流レベルより大であることを示
す場合には、切換回路１２の一方の入力であるクロツク
整形回路６の出力７をそのまま切換回路出力１３に接続
し、レベル判定回路１０の出力１１が包絡線検波回路出
力９が前記のあらかじめ定められた直流レベルより小で
あることを示す場合には、遅延回路出力１５を切換回路
出力１３に接続されるごとくに構成される。
遅延回路１４の入力となる。その遅延回路１４によつて
入力が正確に上記遅延時間分だけ遅延される。このよう
な遅延回路１４は遅延線等を用いて容易に実現できるこ
とは周知である。遅延回路１４の出力１５は、切換回路
１２の他方の入力となる。ここで切換回路１２は、レベ
ル判定回路１０の出力１１が、包絡線検波回路出力９が
前記あらかじめ定めた直流レベルより大であることを示
す場合には、切換回路１２の一方の入力であるクロツク
整形回路６の出力７をそのまま切換回路出力１３に接続
し、レベル判定回路１０の出力１１が包絡線検波回路出
力９が前記のあらかじめ定められた直流レベルより小で
あることを示す場合には、遅延回路出力１５を切換回路
出力１３に接続されるごとくに構成される。
このような切換回路１２の具体的構成の一例を第２図に
示す。
示す。
第２図において、１６は第１図におけるクロツク整形回
路６の出力７が入力される第１の入力端子であり、１７
は第１図における遅延回路１４の出力１５が入力される
第２の入力端子であり、１１は第１図におけるレベル判
定回路１０の出力であり、１３は切換回路１２の出力を
示す。この場合、レベル判定回路１０には、その出力１
１に、包絡線検波回路８の出力９があらかじめ定められ
た直流レベルより大である場合論理１となり、それ以外
の場合には論理０となる信号が得られるように構成され
ているものを用いる。従つて、インバータ１０３の出力
１０５は、包絡線検波回路出力９があらかじめ定められ
た直流レベルより小である場合論理１となり、大である
場合論理０となる。アンド（ＡＮＤ）ゲート１０１はレ
ベル判定回路出力１１によつて制御されるため、クロツ
ク整形回路出力７は、レベル判定回路出力１１が論理１
である間、即ち、帯域沢波器出力５が充分なクロツク情
報を有する間のみ、アンドゲ゛一ト出力１０６に導かれ
る。一方、アンドゲート１０２は、インバータ１０３の
出力１０５で制御されるため、遅延回路出力１５はレベ
ル判定回路出力１１が論理０である間即ち、帯域Ｆ波器
出力５が充分なクロツク情報を有さない間のみアンドゲ
゛一ト出力１０７に導かれる。これらのアンドゲート１
０１の出力１０６、アンドゲート１０２の出力１０７は
、オア（０Ｒ）ゲート１０４によつて合成され切換回路
出力１３に導かれる。従つて切換回路出力１３には、ク
ロツク成分が長時間に渡つて欠如した場合においても、
良好なるクロツクが得られる。なお、この実施例の場合
、遅延回路１４として、切換回路１２に遅延回路出力１
５が入力してから、アンドゲート１０２、オアゲート１
０４、遅延回路１４を通して、再び切換回路１２の入力
として帰還するのに要する時間が正確に１ビツト相当で
ある遅延時間を有するものを用いた。
路６の出力７が入力される第１の入力端子であり、１７
は第１図における遅延回路１４の出力１５が入力される
第２の入力端子であり、１１は第１図におけるレベル判
定回路１０の出力であり、１３は切換回路１２の出力を
示す。この場合、レベル判定回路１０には、その出力１
１に、包絡線検波回路８の出力９があらかじめ定められ
た直流レベルより大である場合論理１となり、それ以外
の場合には論理０となる信号が得られるように構成され
ているものを用いる。従つて、インバータ１０３の出力
１０５は、包絡線検波回路出力９があらかじめ定められ
た直流レベルより小である場合論理１となり、大である
場合論理０となる。アンド（ＡＮＤ）ゲート１０１はレ
ベル判定回路出力１１によつて制御されるため、クロツ
ク整形回路出力７は、レベル判定回路出力１１が論理１
である間、即ち、帯域沢波器出力５が充分なクロツク情
報を有する間のみ、アンドゲ゛一ト出力１０６に導かれ
る。一方、アンドゲート１０２は、インバータ１０３の
出力１０５で制御されるため、遅延回路出力１５はレベ
ル判定回路出力１１が論理０である間即ち、帯域Ｆ波器
出力５が充分なクロツク情報を有さない間のみアンドゲ
゛一ト出力１０７に導かれる。これらのアンドゲート１
０１の出力１０６、アンドゲート１０２の出力１０７は
、オア（０Ｒ）ゲート１０４によつて合成され切換回路
出力１３に導かれる。従つて切換回路出力１３には、ク
ロツク成分が長時間に渡つて欠如した場合においても、
良好なるクロツクが得られる。なお、この実施例の場合
、遅延回路１４として、切換回路１２に遅延回路出力１
５が入力してから、アンドゲート１０２、オアゲート１
０４、遅延回路１４を通して、再び切換回路１２の入力
として帰還するのに要する時間が正確に１ビツト相当で
ある遅延時間を有するものを用いた。
すなわち、この実施例は、Ｎ−１の場合、即ち、レベル
判定回路１０が包絡線検波回路出力９があらかじめ定め
た直流レベルより小であると判定した判定時刻より１ビ
ツト前のクロツク情報をクロツク情報欠如区間に用いる
構成であるが、Ｎ（Ｎは自然数）ビツト前のクロツク情
報をタロツク情報欠如区間に用いるように構成すること
は、それ相応の遅延時間を有する遅延回路を用いること
によつて容易になされる。
判定回路１０が包絡線検波回路出力９があらかじめ定め
た直流レベルより小であると判定した判定時刻より１ビ
ツト前のクロツク情報をクロツク情報欠如区間に用いる
構成であるが、Ｎ（Ｎは自然数）ビツト前のクロツク情
報をタロツク情報欠如区間に用いるように構成すること
は、それ相応の遅延時間を有する遅延回路を用いること
によつて容易になされる。
以上設明した通り、本発明によるクロツク再生回路は、
受信データに長期間に渡つてタロツタ抽出成分が欠如し
た場合においても安定したクロツク再生を可能とするも
のである。
受信データに長期間に渡つてタロツタ抽出成分が欠如し
た場合においても安定したクロツク再生を可能とするも
のである。
しかも本発明によるクロツク再生回路は、伝送路等で発
生する雑音の影響の少ない正確なタロツク再生を可能と
するものである。従つて、本発明は、ＴＤＭＡ等の非同
期通信に適することは勿論であるが、本発明の構成から
容易に判断されるように、特に非同期通信に限定されず
、通常の通信網における単一周波数の受信データからの
クロツク再生にも応用できる。
生する雑音の影響の少ない正確なタロツク再生を可能と
するものである。従つて、本発明は、ＴＤＭＡ等の非同
期通信に適することは勿論であるが、本発明の構成から
容易に判断されるように、特に非同期通信に限定されず
、通常の通信網における単一周波数の受信データからの
クロツク再生にも応用できる。
第１図は本発明の一実施例を示すプロツク図である。
Claims (1)
- １ 受信データからクロックを再生する回路において、
上記受信データからクロック成分を抽出するクロック成
分抽出回路と；該クロック成分抽出回路の出力を帯域制
限して雑音成分を除去するとともにクロック情報を取り
出す帯域濾波器と；該帯域濾波器の出力を整形し整形ク
ロックを出力するクロック整形回路と；前記帯域濾波器
の出力の包絡線を検波する包絡線検波回路と；該包絡線
検波回路の出力のレベルの基準レベルに対する大小を判
定するレベル判定回路と；前記クロック整形回路の出力
が入力される第１の入力端子と、もう一つの第２の入力
端子とを有し、前記レベル判定回路の判定結果が大の場
合は前記第１の入力端子に入力される信号を、逆に小の
場合は前記第２の入力端子に入力される信号を選択し再
生クロックとして出力する切換回路と；該切換回路の出
力を入力とし出力が前記切換回路の第２の入力端子への
入力となる遅延回路とを含み、前記遅延回路はその出力
が前記切換回路に入力してから前記切換回路、前記遅延
回路を通つて再び前記切換回路に入力として帰還するの
に要する時間がＮ（自然数）ビットに相当する遅延時間
を有することを特徴とするクロック再生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50010171A JPS5926136B2 (ja) | 1975-01-25 | 1975-01-25 | クロツク再生回路 |
| IT19446/76A IT1054291B (it) | 1975-01-25 | 1976-01-21 | Rete di riproduzione di segnali di tempo per la ricezione di onde portanti modulate |
| US05/651,369 US4004162A (en) | 1975-01-25 | 1976-01-22 | Clock signal reproducing network for PCM signal reception |
| FR7601911A FR2298829A1 (fr) | 1975-01-25 | 1976-01-23 | Circuit de reproduction de signal d'horloge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50010171A JPS5926136B2 (ja) | 1975-01-25 | 1975-01-25 | クロツク再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5185657A JPS5185657A (ja) | 1976-07-27 |
| JPS5926136B2 true JPS5926136B2 (ja) | 1984-06-25 |
Family
ID=11742823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50010171A Expired JPS5926136B2 (ja) | 1975-01-25 | 1975-01-25 | クロツク再生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4004162A (ja) |
| JP (1) | JPS5926136B2 (ja) |
| FR (1) | FR2298829A1 (ja) |
| IT (1) | IT1054291B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4197507A (en) * | 1978-04-07 | 1980-04-08 | The United States Of America As Represented By The Secretary Of The Navy | Suppressing pulse synthesizer |
| US4230958A (en) * | 1978-08-09 | 1980-10-28 | Bell Telephone Laboratories, Incorporated | Loss of clock detector circuit |
| JPS5797751A (en) * | 1980-12-10 | 1982-06-17 | Clarion Co Ltd | Circuit for adding artificial synchronizing signal |
| FR2544936B1 (fr) * | 1983-04-20 | 1985-06-14 | Trt Telecom Radio Electr | Procede de recuperation rapide de rythme et dispositif realise suivant ce procede |
| US4626705A (en) * | 1984-06-14 | 1986-12-02 | International Business Machines Corporation | Field effect transistor timing signal generator circuit |
| US4801818A (en) * | 1986-05-28 | 1989-01-31 | Siemens Aktiengesellschaft | Clock regeneration circuit |
| JPH0491442U (ja) * | 1990-12-27 | 1992-08-10 | ||
| US5321315A (en) * | 1992-03-09 | 1994-06-14 | Eastman Kodak Company | Tracking control pulse generation for variable frame rate CCD sensors for electronic imaging applications |
| GB2390945B (en) * | 2001-08-24 | 2004-03-10 | Fujitsu Ltd | Switching circuitry |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830781A (ja) * | 1971-08-24 | 1973-04-23 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3289097A (en) * | 1964-05-11 | 1966-11-29 | Gen Dynamics Corp | Emergency clock pulse standby system |
| US3350580A (en) * | 1965-11-30 | 1967-10-31 | Sperry Rand Corp | Monitor employing logic gate and counter to indicate normal pulse-train failure after predetermined time interval |
| US3593044A (en) * | 1969-08-26 | 1971-07-13 | Int Standard Electric Corp | Bit synchronization arrangement for pcm systems |
| US3671776A (en) * | 1970-05-01 | 1972-06-20 | Xerox Corp | Digital signal synchronizing system |
| JPS5133711B1 (ja) * | 1971-05-24 | 1976-09-21 |
-
1975
- 1975-01-25 JP JP50010171A patent/JPS5926136B2/ja not_active Expired
-
1976
- 1976-01-21 IT IT19446/76A patent/IT1054291B/it active
- 1976-01-22 US US05/651,369 patent/US4004162A/en not_active Expired - Lifetime
- 1976-01-23 FR FR7601911A patent/FR2298829A1/fr active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830781A (ja) * | 1971-08-24 | 1973-04-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1054291B (it) | 1981-11-10 |
| JPS5185657A (ja) | 1976-07-27 |
| FR2298829A1 (fr) | 1976-08-20 |
| US4004162A (en) | 1977-01-18 |
| FR2298829B1 (ja) | 1979-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055710Y2 (ja) | ||
| US4841551A (en) | High speed data-clock synchronization processor | |
| JPS594900B2 (ja) | クロック再生回路 | |
| JPS5926136B2 (ja) | クロツク再生回路 | |
| JPH027544B2 (ja) | ||
| CA1262937A (en) | Frequency converter | |
| JPH10247903A (ja) | ビット同期回路 | |
| JPS594895B2 (ja) | 衛星経由のデジタル伝送の同期方法および装置 | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JPH03291033A (ja) | 和分復号回路 | |
| EP0266359A1 (en) | Encoding and decoding signals for transmission over a multi-access medium | |
| JPS619059A (ja) | 再生中継装置 | |
| JPH03110945A (ja) | バースト信号再生中継装置 | |
| US4490820A (en) | Reception system for key telephone system | |
| JP2609582B2 (ja) | 伝送系におけるクロック同期方法 | |
| JPH0115182B2 (ja) | ||
| JPH0352699B2 (ja) | ||
| JPH098858A (ja) | タイミング再生回路 | |
| JPS61150428A (ja) | デ−タ受信装置 | |
| KR910006000B1 (ko) | 고속 데이타-클럭동기프로세서 | |
| JP2809518B2 (ja) | Ｎｒｚ型パルストレーンからタイミング情報を再発生する方法及び装置 | |
| JPS59101939A (ja) | クロツク同期方式 | |
| JPS60144051A (ja) | デ−タ伝送方式 | |
| JPS59182660A (ja) | 搬送波再生回路 | |
| JPH0620198B2 (ja) | タイミング生成回路 |