JP2609582B2 - 伝送系におけるクロック同期方法 - Google Patents
伝送系におけるクロック同期方法Info
- Publication number
- JP2609582B2 JP2609582B2 JP59206224A JP20622484A JP2609582B2 JP 2609582 B2 JP2609582 B2 JP 2609582B2 JP 59206224 A JP59206224 A JP 59206224A JP 20622484 A JP20622484 A JP 20622484A JP 2609582 B2 JP2609582 B2 JP 2609582B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- transmission
- reception
- loop
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔発明上の利用分野〕 本発明は、データ伝送系のクロツク同期方法に係り、
特にループ状に結合された、ループ伝送系等に好適な伝
送系におけるクロツク同期方法に関する。
特にループ状に結合された、ループ伝送系等に好適な伝
送系におけるクロツク同期方法に関する。
ループ伝送系における１つの問題は、クロツクの同期
である。すなわち、直線状の伝送路では、最上流からク
ロツクを供給し、下流はそれに同期させれば良いが、ル
ープの場合最上流すなわち始点がない。そのため、現在
は、特定の１つのノードを始点および終点にして、その
ノードで伝播延による位相のずれを調整しているが、そ
の機構が複雑になり、また装置が同じ物で実現できない
という問題があつた 〔発明の目的〕 本発明の目的は、これまで特定なノードで元になるク
ロツクを供給し、かつ位相調整が必要であつたループ伝
送系を各ノードで行ない、ノード装置を均一な構造と
し、かつ位相調整の機構を単純化する伝送系におけるク
ロツク同期方法を提供することにある。
である。すなわち、直線状の伝送路では、最上流からク
ロツクを供給し、下流はそれに同期させれば良いが、ル
ープの場合最上流すなわち始点がない。そのため、現在
は、特定の１つのノードを始点および終点にして、その
ノードで伝播延による位相のずれを調整しているが、そ
の機構が複雑になり、また装置が同じ物で実現できない
という問題があつた 〔発明の目的〕 本発明の目的は、これまで特定なノードで元になるク
ロツクを供給し、かつ位相調整が必要であつたループ伝
送系を各ノードで行ない、ノード装置を均一な構造と
し、かつ位相調整の機構を単純化する伝送系におけるク
ロツク同期方法を提供することにある。
本発明は、各ノードで行なう受信クロツクの再生にお
けるデータとクロツクの位相調整に不感帯を設けること
によつて、ループ状に結合した場合一巡したクロツクの
位相差を各ノードの位相差不感帯で吸収することによつ
て、従来のようにあらかじめ指定された特殊ノードでの
クロツク供給と位相差調整を不要にしたものである。
けるデータとクロツクの位相調整に不感帯を設けること
によつて、ループ状に結合した場合一巡したクロツクの
位相差を各ノードの位相差不感帯で吸収することによつ
て、従来のようにあらかじめ指定された特殊ノードでの
クロツク供給と位相差調整を不要にしたものである。
以下、本発明の一実施例を説明する。
第１図は、本発明の効果を最大に発揮できる、ループ
伝送系の一構成を示したもので、１（1a〜1c）は伝送制
御装置（以下ノードと呼ぶ）、２は伝送路、３（3A〜3
B）は伝送系を利用する端末装置あるいはコンピユータ
を示したもので、3A〜3Bは、1a〜1bを介して互いに通信
を行なうものである。
伝送系の一構成を示したもので、１（1a〜1c）は伝送制
御装置（以下ノードと呼ぶ）、２は伝送路、３（3A〜3
B）は伝送系を利用する端末装置あるいはコンピユータ
を示したもので、3A〜3Bは、1a〜1bを介して互いに通信
を行なうものである。
このようなループ伝送系において、各ノードから送信
されるデータはビツトシリアルに送り出され、下流のノ
ードでそれを受信し、あるいは中継して、さらに下流へ
送信する。
されるデータはビツトシリアルに送り出され、下流のノ
ードでそれを受信し、あるいは中継して、さらに下流へ
送信する。
この場合、一般には、ビツトシリアルなデータは、受
信側においてそのデータに同期したクロツクを再生し、
そのクロツクによつてシフトレジスタに入力し、それを
並列に変換、あるいは１ビツト程度の遅延で下流に中継
する。
信側においてそのデータに同期したクロツクを再生し、
そのクロツクによつてシフトレジスタに入力し、それを
並列に変換、あるいは１ビツト程度の遅延で下流に中継
する。
このクロツクの再生には一般に位相同期回路（Phase
locked loop:PLL）を用いる。これは、データ線の他に
クロツクを設ける必要がないためである。第２図は、そ
のメカニズムを従来方法で説明したもので、ノード１の
内部のクロツク同期に係わる部分を抽出して示したもの
であり、11a,11bは送受信制御回路で例えばMotorola社
の伝送制御LSI（MC6854）などが用いられる13a,13bは、
クロツク再生回路、12は基準クロツク発生回路であり、
11aの送信部Ｔは12のクロツクTXCに従つてデータを送信
し、11bの受信部Ｒは第３図に示したようなタイミング
で、13bによつて再生されたクロツクRXCで受信し、送信
部はRXCと同じタイミングの送信クロツクTXCで送信を行
なう。11aの受信部Ｒでは、1bの受信と同様にクロツク
再生回路13aで作つたクロツクRXCで受信する。この場合
当然1aにおいては元のクロツクTXCと再生したRXCとの間
には伝送路の時間遅延によつて位相差が生じる。そのた
め、1aにおいてはその位相差を吸収することが必要とな
る。
locked loop:PLL）を用いる。これは、データ線の他に
クロツクを設ける必要がないためである。第２図は、そ
のメカニズムを従来方法で説明したもので、ノード１の
内部のクロツク同期に係わる部分を抽出して示したもの
であり、11a,11bは送受信制御回路で例えばMotorola社
の伝送制御LSI（MC6854）などが用いられる13a,13bは、
クロツク再生回路、12は基準クロツク発生回路であり、
11aの送信部Ｔは12のクロツクTXCに従つてデータを送信
し、11bの受信部Ｒは第３図に示したようなタイミング
で、13bによつて再生されたクロツクRXCで受信し、送信
部はRXCと同じタイミングの送信クロツクTXCで送信を行
なう。11aの受信部Ｒでは、1bの受信と同様にクロツク
再生回路13aで作つたクロツクRXCで受信する。この場合
当然1aにおいては元のクロツクTXCと再生したRXCとの間
には伝送路の時間遅延によつて位相差が生じる。そのた
め、1aにおいてはその位相差を吸収することが必要とな
る。
そこで本発明は、第４図に示す位相同期回路に不感帯
を設けることによつて、その位相差を吸収することによ
つて、すべてのノードで第２図における1bの回路構成と
することができ、1aのような回路構成のノードを不要と
するものである。
を設けることによつて、その位相差を吸収することによ
つて、すべてのノードで第２図における1bの回路構成と
することができ、1aのような回路構成のノードを不要と
するものである。
なお、本願発明はクロック再生中継に関わるものであ
り、元のデータを発信するノードに関しての機能は省略
したが、元のデータを発信する任意のノードは、送信に
際して他のノードに同期する必要がないので、送信中は
受信クロックとの同期機能を停止して送信するだけのこ
とである。この場合は送信クロック位相調整機能を停止
させるかあるいは、独自のクロックで送信すればよい。
り、元のデータを発信するノードに関しての機能は省略
したが、元のデータを発信する任意のノードは、送信に
際して他のノードに同期する必要がないので、送信中は
受信クロックとの同期機能を停止して送信するだけのこ
とである。この場合は送信クロック位相調整機能を停止
させるかあるいは、独自のクロックで送信すればよい。
以下第４図の回路によつてその詳細を説明する。第４
図は、受信データRDからそれに同期した受信クロツクRX
Cを再生するクロツク同期回路を示したもので、131は受
信データの変化点検出部、132は位相比較部、133はクロ
ツク発生部であり、θに応じて調整したクロツクRXCを
出力する。
図は、受信データRDからそれに同期した受信クロツクRX
Cを再生するクロツク同期回路を示したもので、131は受
信データの変化点検出部、132は位相比較部、133はクロ
ツク発生部であり、θに応じて調整したクロツクRXCを
出力する。
132においては、データの変化点と、133で作られたRX
Cの位相差θを検出し、133はそのθに従つて発生周波数
ｆを中心値fOから±Δｆだけ変化させる 第５図はその特性を示したもので、第６図に示すRDと
RXCの位相差θに対して、θが正（進み）のときはfO−
Δｆとし、θが負（遅れ）のときはfO＋Δｆとすること
によつてRXCの位相を調整する。
Cの位相差θを検出し、133はそのθに従つて発生周波数
ｆを中心値fOから±Δｆだけ変化させる 第５図はその特性を示したもので、第６図に示すRDと
RXCの位相差θに対して、θが正（進み）のときはfO−
Δｆとし、θが負（遅れ）のときはfO＋Δｆとすること
によつてRXCの位相を調整する。
このとき、θとｆとの関係に第５図に示す なる不感帯を設ける。
すなわち、第６図に示すように、受信データRDはRXC
の立ち上り点Ａでサンプルされるため、 の範囲を変動している間はビツトずれは発生しない。こ
の不感帯±θＤは、ループ状の結合した場合の緩衝とな
り、一巡したときの位相を整合させることが出来る。
の立ち上り点Ａでサンプルされるため、 の範囲を変動している間はビツトずれは発生しない。こ
の不感帯±θＤは、ループ状の結合した場合の緩衝とな
り、一巡したときの位相を整合させることが出来る。
以上は、受信クロツク，送信クロツクを共通した場合
であるが、第７図はそれを分離した場合を示したもの
で、14はTXC再生回路で、142は位相差検出部、143はTXC
発生回路で、13と同様にRXCとTXCの位相差θＴに応じて
TXCの周波数fTXCを制御する。
であるが、第７図はそれを分離した場合を示したもの
で、14はTXC再生回路で、142は位相差検出部、143はTXC
発生回路で、13と同様にRXCとTXCの位相差θＴに応じて
TXCの周波数fTXCを制御する。
このTXCの周波数fTXCは13の機能と同じく不感帯θDT
を持たせるものであり、受信データの波形のゆらぎによ
つて受信用クロツク再生回路の不感帯を大きくとれない
場合に有効とするものである。
を持たせるものであり、受信データの波形のゆらぎによ
つて受信用クロツク再生回路の不感帯を大きくとれない
場合に有効とするものである。
以下、その理由を簡単に述べる。
一般にループ伝送制御回路（ノード）はLSI（明細書
第４頁13〜14行目で述べたMC6854等）で構成されてお
り、ループ伝送路の上流から受信した受信データビット
列を１ビット遅れでそのまま送信ビット列として下流に
中継送信するモード（ループモード）を持ち、このモー
ドの場合は通常受信クロックをそのまま送信クロックと
して用いる。ところが、ディジタルクロック再生回路で
再生した受信クロックでは、伝送路の位相特性、ノード
間における制御クロックの周波数差等により位相制御を
行なうが、制御クロックの分解能できまる制御であるた
めに再生クロックに位相のバラツキ（これをジッタと呼
ぶ）が存在する。
第４頁13〜14行目で述べたMC6854等）で構成されてお
り、ループ伝送路の上流から受信した受信データビット
列を１ビット遅れでそのまま送信ビット列として下流に
中継送信するモード（ループモード）を持ち、このモー
ドの場合は通常受信クロックをそのまま送信クロックと
して用いる。ところが、ディジタルクロック再生回路で
再生した受信クロックでは、伝送路の位相特性、ノード
間における制御クロックの周波数差等により位相制御を
行なうが、制御クロックの分解能できまる制御であるた
めに再生クロックに位相のバラツキ（これをジッタと呼
ぶ）が存在する。
これをそのまま送信クロックとして用いると、ループ
下流に中継するデータのビット列にジッタが発生し、そ
のさらに下流のノードでのデータ受信におけるクロック
再生にジッタを発生させ、場合によっては受信エラーと
なる可能性がある。
下流に中継するデータのビット列にジッタが発生し、そ
のさらに下流のノードでのデータ受信におけるクロック
再生にジッタを発生させ、場合によっては受信エラーと
なる可能性がある。
本願発明は受信クロックの再生で不感帯を設けること
によりジッタを低減することが目的であるが、そのジッ
タを少なくしようとすればするほど大きな不感帯を必要
とする。しかしながらこの不感帯は±1/2ビット時間を
越すことは同期外れとなり、それを超えることが出来な
い（実施例では±1/4ビット時間を例にしている）。そ
のために送信クロックを受信クロックから受信と同様な
手段で更に再生し、そのとき同様に不感帯（±1/2ビッ
ト時間を超えない、）を設けることにより送信データの
ジッタを低減して送信し、受信送信併せて最大１ビット
時間の不感帯を作ることにより、ジッタ吸収の能力を高
めることが可能となり、安定な伝送を行なうことが可能
となる。
によりジッタを低減することが目的であるが、そのジッ
タを少なくしようとすればするほど大きな不感帯を必要
とする。しかしながらこの不感帯は±1/2ビット時間を
越すことは同期外れとなり、それを超えることが出来な
い（実施例では±1/4ビット時間を例にしている）。そ
のために送信クロックを受信クロックから受信と同様な
手段で更に再生し、そのとき同様に不感帯（±1/2ビッ
ト時間を超えない、）を設けることにより送信データの
ジッタを低減して送信し、受信送信併せて最大１ビット
時間の不感帯を作ることにより、ジッタ吸収の能力を高
めることが可能となり、安定な伝送を行なうことが可能
となる。
すなわち、第７図のような構成にすれば、送信側受信
側の双方にそれぞれ最大1/2ビット時間の不感帯を持た
せることができ、受信側だけに持たせる場合にくらべて
ジッタ吸収能力を２倍に高められることになる。
側の双方にそれぞれ最大1/2ビット時間の不感帯を持た
せることができ、受信側だけに持たせる場合にくらべて
ジッタ吸収能力を２倍に高められることになる。
以上のごとく、本発明によれば、各ノードの構成を同
じくしてループ伝送系を構成することができ、かつ多少
の擾乱が発生しても安定した伝送を行なうことができ、
伝送系の経済性，各装置の互換性を向上させ、また伝送
の信頼性を向上させる上で効果がある。
じくしてループ伝送系を構成することができ、かつ多少
の擾乱が発生しても安定した伝送を行なうことができ、
伝送系の経済性，各装置の互換性を向上させ、また伝送
の信頼性を向上させる上で効果がある。
第１図は本発明を実施するループ伝送系の構成を示すブ
ロツク図、第２図はクロツク同期方法の従来例を示す構
成図、第３図は第２図の波形を示した波形図、第４図は
本発明クロツク同期回路の構成を示すブロツク図、第５
図はその特性を示す関係図、第６図はその波形を示す波
形図、第７図は本発明における受信と送信のクロツクを
分離した同期回路のブロツク図、第８図はその波形を示
す波形図、第９図はその特性を示した関係図である。 １（1a〜1c）：伝送制御装置、２……伝送路、３（3A〜
3C）：端末装置、13,14……クロツク同期回路。
ロツク図、第２図はクロツク同期方法の従来例を示す構
成図、第３図は第２図の波形を示した波形図、第４図は
本発明クロツク同期回路の構成を示すブロツク図、第５
図はその特性を示す関係図、第６図はその波形を示す波
形図、第７図は本発明における受信と送信のクロツクを
分離した同期回路のブロツク図、第８図はその波形を示
す波形図、第９図はその特性を示した関係図である。 １（1a〜1c）：伝送制御装置、２……伝送路、３（3A〜
3C）：端末装置、13,14……クロツク同期回路。
Claims (2)
- 【請求項１】それぞれ均一構造を有する複数の伝送制御
装置を伝送線路でループ状に結合したループ伝送路にお
いて、 各伝送制御装置の受信データに同期した受信クロックお
よび中継送信クロックを再生するために、受信データの
変化タイミングを抽出し、 前記受信データの変化タイミングと再生クロックの位相
差を検出し、 該位相差を小さくするよう再生クロック位相を調整する
際に、位相差に対して所定の不感帯を設けて位相制御
し、よって生成した再生クロックを受信クロック並びに
中継送信クロックとして使用してデータの受信並びに中
継送信を行い、 前記受信データが前記伝送ループを一巡したときに、前
記各伝送制御装置における前記不感帯で生じる位相差を
整合させる ことを特徴とする伝送系におけるクロック同期方法。 - 【請求項２】それぞれ均一構造を有する複数の伝送制御
装置を伝送線路でループ状に結合したループ伝送路にお
いて、 各伝送制御装置の受信データに同期した受信クロックお
よび中継送信クロックを再生するために、受信クロック
と中継送信クロックを分離し、 前記中継送信クロックを、受信データに位相同期制御し
た前記受信クロックに対して位相同期制御し、 前記中継送信クロックと受信クロックとの位相差に所定
の不感帯を設けて位相制御し、前記受信データがループ
を一巡したときに、前記各伝送制御装置における前記不
感帯で生じる位相差を整合させる ことを特徴とする伝送系におけるクロック同期方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206224A JP2609582B2 (ja) | 1984-10-03 | 1984-10-03 | 伝送系におけるクロック同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206224A JP2609582B2 (ja) | 1984-10-03 | 1984-10-03 | 伝送系におけるクロック同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184941A JPS6184941A (ja) | 1986-04-30 |
| JP2609582B2 true JP2609582B2 (ja) | 1997-05-14 |
Family
ID=16519816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206224A Expired - Lifetime JP2609582B2 (ja) | 1984-10-03 | 1984-10-03 | 伝送系におけるクロック同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2609582B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1097124C (zh) * | 1995-12-19 | 2002-12-25 | 东丽株式会社 | 纤维制品及其制造方法 |
| US7609797B2 (en) * | 2003-09-04 | 2009-10-27 | Standard Microsystems Corporation | Circuit, system, and method for preventing a communication system absent a dedicated clocking master from producing a clocking frequency outside an acceptable range |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619263A (en) * | 1979-07-26 | 1981-02-23 | Meidensha Electric Mfg Co Ltd | Waveform shaping circuit |
| JPS5713838A (en) * | 1980-06-30 | 1982-01-23 | Hitachi Ltd | Clock pulse reproduction system |
-
1984
- 1984-10-03 JP JP59206224A patent/JP2609582B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6184941A (ja) | 1986-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4973860A (en) | Circuit for synchronizing an asynchronous input signal to a high frequency clock | |
| US4651330A (en) | Multipoint data communications | |
| JP2000354029A (ja) | 同期クロックを発生させるための回路 | |
| US5430773A (en) | Data sampling apparatus, and resultant digital data transmission system | |
| JP3034746B2 (ja) | 位相調節装置と位相調節方法 | |
| JP2609582B2 (ja) | 伝送系におけるクロック同期方法 | |
| JPS594895B2 (ja) | 衛星経由のデジタル伝送の同期方法および装置 | |
| JPH0142177B2 (ja) | ||
| JPS61127243A (ja) | ビツト位相同期回路 | |
| KR100188228B1 (ko) | 이중화된 타이밍 동기시스템의 타이밍 공급회로 | |
| JP2754970B2 (ja) | 移動体衛星通信システムのデータ同期化方式 | |
| US5233608A (en) | Method of and a device for receiving data packet form | |
| JPS63169150A (ja) | デ−タ送信回路 | |
| JPS601952A (ja) | 周波数同期方式 | |
| JPH0653955A (ja) | パラレルビット同期方式 | |
| JPS63149935A (ja) | 同期パルス伝送方式 | |
| JP2004266723A (ja) | ネットワークシステム、データ送受信装置、およびデータ送受信方法 | |
| JP2707803B2 (ja) | 同期切替方式 | |
| JPH0115182B2 (ja) | ||
| JP3001899B2 (ja) | 中継装置 | |
| JPH037170B2 (ja) | ||
| JP2611246B2 (ja) | 無瞬断同期切替装置 | |
| JP2001223683A (ja) | 伝送装置 | |
| JPS61156950A (ja) | 音声パケツト通信方式 | |
| JPS6120181B2 (ja) |