KR0144343B1 - 시간영역신호의 암호화 및 암호 해독 방법 - Google Patents

Abstract

본 발명은 칼라 비디오 정보 신호등과 같은 각 라인이 라인 시간 기준부를 구비한 일련의 활성 정보 라인으로 대체적으로 정렬된 정보 신호를 암호화하고 암호 해독하는 기술에 관한 것이다. 활성 비디오부는 소정의 느리게 변하는 시간 이동 함수를 이용하여 상응하는 라인의 수평 동기화 부분에 대하여 시간 이동된다. 시간 이동 정보는 필드의 수직 블랭킹부에서 각 필드의 초기에 대하여 시간 이동 파형의 순시값을 암호화함으로써 암호 해독측으로 전달된다. 적당한 최대 시간 이동 범위를 제공하기 위해서는, 이전 라인의 활성 비디오의 후단부와 현재 라인의 활성 비디오의 선단부가 폐기된다. 암호 해독하는 동안에 최초 라인 시간과 칼라 버스트 신호가 폐기되고,암호화 전의 최초 양에 의해 활성 비디오부로부터 시간 재배치 되는 새로운 신호가 생성 된다.

Description

시간영역신호의 암호화 및 암호 해독 방법

제1도는 본 발명이 적용된 비디오 형태 정보중 1개의 라인을 나타내는 개략적 도면 ;

제2A-2C도는 3개의 일련의 정보필드에 대해 사인파 시간 이동의 가시적 결과를 나타내는 개략적 도면 ;

제3a-3b도는 스크램블된 신호 및 디스크램블된 신호를 나타내는 개략적 도면;제4도는 스크램블러 유닛의 블럭도 ;

제5도는 제4도의 비디오 입력 프로세서, 비디오 출력 프로세서 및 동기/시간 발진기를 나타내는 더욱 상세한 블럭도 ;

제6도는 제4도의 블럭도로부터 선택된 파형을 나타내는 연속적인 파형도 ;

제7도는 시간 이동 파형을 생성시키는데 사용되는 제어기(34)의 일부를 나타내는 블럭도 ;

제8도는 디스크램블러 유닛을 나타내는 블럭도 ;

제9도는 제6도의 블럭도로부터 선택된 파형을 나타내는 일련의 파형도 ;

제10도는 디스크램블러 파형 합성을 나타내는 블럭도.

본 발명은 1988년 6월 9일에 출원되어 공동 계류중이고 공동 양도된 시간 영역 신호를 암호화하고 암호 해독하는 방법 및 장치의 명칭으로 미국 특허 출원 제 203, 676호에 기술되어 있고 청구된 것과 관련된 것이고, 그 내용은 본 명세서에 참조로 삽입된다.

본 발명은 비디오 정보 신호와 같은 시간영역 전기 신호의 신호처리에 관한 것으로서, 특히 비디오 정보를 허가받지 않고 사용하는 것을 방지하기 위하여 이러한 신호를 암호화 및 암호 해독하는 기술에 관한 것이다.

시간영역 정보신호를 암호화하고 암호 해독하는 많은 기술들이 고안되어 있다. 이러한 기술들의 목적은 신호를 허가받지 않고 사용하는 것을 방지하는 것이다. 비디오 형태 정보 신호의 경우, 대개 오락적 또는 교육적인 가치가 있는 정보 신호를 허가받지 않고 시청하는 것이 방치되어야 한다. 그러한 신호는 여러가지 방법을 이용하여 허가받지 않고 사용되기 쉽다. 예를 들어, 비디오 정보신호가 위성 또는 초단파 링크를 통해 방송되는 경우에, 허가받지 않은 사용자는 그 신호를 가로채어 사용 요금도 지불하지 않고 시청하려고 한다. 이러한 방송 비디오 정보를 허가 받지 않고 사용하는 것을 방지하려는 노력중에는 특정 신호를 스크램블링(scrambling ; 신호를 여러 주파수로 혼합하는 신호처리)는 몇몇 기술들이 성공적으로 사용되어 왔다.

비디오 정보를 한 위치로부터 다른 위치로 운반하는 다른 수단은 비디오 테이프의 매체를 이용하는 것이다. 예를 들어, 이 수단은 영화 스튜디오에서 전세계의 소유주에게 영화 비디오 테이프를 보내는데 통상적으로 사용된다. 만약 비디오 테이프가 운반 도중에 도난 또는 분실된 경우에는, 저작권 침해의 기회가 분명히 존재한다. 이러한 이유로, 비디오 테이프상에 비디오 정보 신호를 녹화하기 전에 상기 신호를 스크램블링하여 디스크램블러(descrambler ; 스크램블링된 혼합된 여러 주파수를 필터링 하여 원신호를 복원하는 장치)와 적절한 코드를 가진 사용자에 의해서만 그 테이프를 이용할 수 있게 하는 것이 바람직 하다. 이러한 스크램블링 시스템은 2가지 중요한 특성을 가져야 한다. 즉 그것은 매우 안전해야 하고 모든 전문가 및 일반인용 비디오 녹화기의 녹화/재생 장치에 호환가능해야 한다.

비디오 정보 신호를 스크램블링 하는 많은 방법들이 공지되어 있다.

동기화 억압 및 동기화 역변환(sync suppression and sync inversion)의 2가지 단순한 기술이 공지되어 있는데, 그 기술의 각각은 기본적인 비디오 정보 신호 처리 기술을 사용함으로써 쉽게 무단 사용할 수 있으나, 어떤 경우에도 녹화되지 않는다. 다른 기술로서는 의사 무작위 비디오 레벨 역변환(pseudo-random video-level inversion)으로 명명된 다른 기술이 있는데, 이 기술은 무단 사용하기는 비교적 어렵지만 녹화/되감기 과정이 선형적이지 않기 때문에 화질이 심각하게 손상되는 단점이 있다. 또 다른 기술로서는 화상이 주사된 래스터(raster)에서의 라인 순서를 뒤 섞는 라인 순서 교환 기술이 공지되어 있는데, 이 것은 라인 셔플링(shuffling) 기술로도 알려져 있다. 한가지 예를 들면, 라인번호 1, 라인번호 2, 라인번호 3 등의 라인들을 연속으로 전송하는 대신에 라인번호 182, 라인번호 99, 라인번호 4 등과 같이 정보를 전송할 수 있다. 이러한 시스템은 매우 안전할 수 있으나(즉, 무단 사용 불가), 재생시 정확한 색채를 얻기 위하여 라인의 인접도에 의존하는 배경 색상 원리(color-under principle)를 사용하는 비디오 테이프 형태에 서는 사용할 수 없다.

또 다른 기술로서는, 무작위적으로 선택된 화상 라인의 일부가 임시적으로 반대 순서로(즉,우에서 좌로)전송되고 그 나머지는 정상적 방식으로(즉, 좌에서 우로)전송되는 의사 무작위 라인 교대가 공지되어 있다. 또 다른 기술로서는, 의사 무작위적으로 선택된 중지점을 가진 라인 세그먼트(line segment)로 명명되어 있고, 각 라인이 무작위적으로 선택된 2개의 세그멘트로 분리되어 처음에 우측 세그멘트가 전송되고 그뒤에 좌측 세그멘트가 전송되는 방식으로 순차적으로 상기 세 그먼트들이 전송된다. 이러한 비디오 정보 신호 스크램블링 방법은 모두 배경 칼라 녹화를 사용하는 어떤 형태에 이용될 때 화상의 좌우측 사이 에서 칼라 오염을 초래한다.

상기 언급한 단점들 이외에, 최종적으로 언급한 3가지의 기술은 또 다른 문제점이 있는데, 그 문제점은 그 처리과정이 대부분의 비디오 녹화장치에 적용되는 드롭아웃(dropout)보상 신호 처리에 호환되지 않다는 것이다. 한편, 원칙적으로 이 3가지 방법은 전문가용 B형 및 C형 1인치 형태등과 같은 배경칼라- 녹화를 이용하지 않는 비디오 정보 신호 처리 형태용으로 사용될 수 있으나, 이러한 용도는 드롭 아웃 감지 및 보정이 디스크램블링 시스템에의해 제어되는 특정 드롭아웃 보상회로를 필요로 한다. 이것은 되감는 장치의 특별한 변형이 필요하게 되고 암호화/암호 해독시스템에 원하지 않는 가격이 상승하고 복잡해진다.

상기 언급한 비디오화 기술중에서 어떠한 것도, (1) 스크램블링 된 비디오가 전문가 또는 일반인의 어떠한 비디오 테이프 형태로 녹화되어 연속적으로 재생될 수 있고 재생시 화질의 손실이 적 게 디스크램블링될 수 있으며; (2)상기 스크램블링 기술은 어떤 허가받지 않는 사용자에 의해 손상될 염려가 거의 없고; (3) 텔레비젼 제조설비, 위성링크 및 케이블 네트위크에서 사용되는 다양한 처리장치를 통과할 때 스크램블링된 비디오 정보가 영향받지 않는 비디오 스크램블링 시스템의 바람직한 요구를 충족시키지 못한다 :

상기 언급한 공동 계류중인 미합중국 특허출원 제203,676호에서는,모든 비디오테이프 형태 및 전송시스템에 호환가능하고 칼라-헤테로다인(color-heterodyne)녹화에서 사용되는 색차 연속-라인 평균-시스템과 스크램블링 알고리즘의 상호작용에 의해 초래되는 화질 손실이 없는 고도로 안전한 비디오 정보신호의 암호화 및 암호 해독기술을 제공하는 방법 및 장치들이 개시되어 있다.

상기 개시된 방법에 따르면, 비디오 정보신호는 라인시간 기준(NTSC 암호화시스템의 수평 동기 )에 대하여 적어도 일부의 라인중 활성 비디오 부분을 개별적으로 시간이동하고 연속적으로 암호 해독 가능하게 하기 위해 수행된 시간 이동의 표시를 제공함으로써 비디오 정보 신호가 암호화된다. 칼라 비디오 정보 신호에 대하여,수평동기 신호부와 칼라 기준 신호부 사이에서 시간이동이 억제 된다. 이와 유사하게, 정보의 필드 또는 프레임의 비활성 비디오부(즉, 수직 블랭킹부)는 시간 이동되지 않는다. 암호화된 신호의 암호 해독은 암호화 처리를 역처리함으로써 이루어진다.

최적의 결과를 위해서, 암호화 방법과 다른 종래의 신호 처리기술(특히 , 비디오 카세트 녹화기 의 칼라-헤테로다인 시스템) 사이의 호환성을 보장하기 위하여, N이 정수일 경우(바람직 하게 0 또는 1)에 인접 라인 사이의 시간 이동의 양이 ±N부반송파(subcarrier)사이클로 제한되는 것이 바람직 하다. 또한, 활성 비디오의 최대의 총 시간이동은, 활성 비디오가 각각의 컬러 버스트(color burst) 또는 각 라인의 수평 동기 기준부를 중첩 하지 않도록 제한된다.

상기 암호화/암호 해독 기술이 고도로 효과적인 한편, 최적의 수행을 위해서는 일부 복잡한 암호 해독측(즉,TV모니터 또는 수신기)에 디지탈 비디오 회로를 필요로 하여, 전체시스템에 대해 많은 비용을 추가시킨다.

본 발명은, 모든 비디오 테이프 형태 및 전송 시스템에 호환가능하고,스크램블링 알고리즘의 상호 반응 및 칼라-헤터로다인 기록에 사용된 색차 연속 라인 평균 시스템에 의하여 초래된 화상 손실이 없으며, 상기 언급한 시스템보다 낮은 비용에서 수행될 수 있는 고도로 안전한 비디오 형태의 비디오 정보 신호의 암호화 및 암호 해독기술을 제공하는 방법 및 장치를 포함한다.

형태 및 전송 시스템에 호환가능하고, 칼라-헤테로다인 녹화에 사용되는 색차 연속 라인 평균 시스템에 의해 초래된 화질의 손실이 없으며, 이전에 기술한 시스템에 비해 대체로 낮은 가격으로 수행 될 수 있는 고도로 안전한 비디오 정보 신호 암호화 및 암호 해독기술을 제공하는 방법 및 장치를 포함한다.

방법에 대해 고찰하면, 본 발명은 라인 시간 기준부를 각각 가지고 있는 활성정보 라인들의 연속으로서 배치된 정보신호의 암호화를 포함하고, 그 방법은 라인 시간 기준부와 관련하여 라인 신호들중 적어도 일부의 개별 시간이동 활성정보부의 기본 단계를 포함하며, 지속적으로 암호 해독을 가능하게 하기 위해서 시간이동 단계에서 수행된 시간 이동 표시를 제공한다. 라인 동기 신호부 및 칼라 기준 신호부를 포함한 비디오 정보 신호에 대하여, 개별 라인의 양쪽의 시간 부분과 관련하여 활성 비디오상에서 시간 이동이 수행된다. 정보의 프레임 필드의 비활성부 즉, 수직 블랭킹 부분은 시간 이동되지 않는다.

수행된 시간 이동의 종류는 사인파형 또는 선형적으로 변화하는 램프 신호 등과 같은 다수의 느리게 변하는 함수들중 임의의 하나를 포함한다. 신호의 변화율은 처리되는 입력신호의 라인비율과 비교할때 비교적 느려야 한다. 비디오 정보 신호에 대하여 오직 약 20Hz의 주파수를 가진 사인파형이 적절한 한편, 선형적으로 변하는 램프신호에 대하여 비교가능한 비율의 완만한 비율이 적절하다. NTSC 비디오신호의 경우에서, 실행된 시간 이동의 절대량은 총 4㎲(각 방향에서 ±2㎲)를 초과하지 않도록 최대값을 제한하는 것이 바람직하다.

각 필드의 초기에 시간 이동 파형 함수의 순시값은 일반적으로 수직 블랭킹 간격 동안에 필드정보를 따라서 이동된다. 예를 들어, 사인파 시간 이동 함수와 관련하여 디스크램블링 회로가 스크램블링 파형 함수를 합성하게 하는 개별적으로 제공된 허용 키와 결합될 때 주어진 필드내에서 파형의 초기 진폭이 정보의 단일 바이트로서 수직 블랭킹 간격동안에 전송된다. 암호 해독은 암호화 과정의 반대이고 수평동기(칼라 버스트)와 해당라인의 활성 비디오부 사이의 초기의 시간관계를 복구시킴으로써 실행된다. 이것은 암호화전에 최초 라인 시간 기준신호부로서 활성 비디오부에 동일한 시간 관계를 유지하는 새로운 라인 시간 기준 신호(수평동기와 칼라 버스트)를 발생시킴으로써 수행된다. 결과적으로 디스크램블링된 신호는 여전히 시간을 근거로한 오차를 포함하지만, 이러한 오차는 텔레비젼 모니터/수신기의 포착범위 또는 정정 범위내에 존재한다.

본 발명은, 종래의 아날로그 회로를 주로 사용하여 경제적으로 제조가능하고 수리가 간편한 디스크램블링 장치를 만들 수 있다.

본 발명의 본질과 장점은 충분히 이해하기 위해서는, 첨부된 도면과 관련된 상세한 설명을 참조하여야 한다.

본 발명의 중요한 원리는 제1도, 제2A-2C도 및 제3a-3b도를 참고하면 이해될 수 있다. 제1도는 수평면 크기를 따라 압축된 라인의 활성 비디오부를 가진 NTSC비디오 정보의 한 라인을 나타낸다. 이 도면에서 나타낸 바와 같이,인접한 라인들의 수평동기 신호들의 선단부 사이를 연장하는 활성 비디오의 한 라인은 활성 비디오가 뒤따르는 칼라 버스트 기준 신호부를 포함한다. 수평동기 펄스의 선단부는 라인의 초기부를 정확히 형성하고 라인 시간 기준부로서 사용된다. 본 발명에 따르면, 한 라인의 활성 비디오부는 다른 라인의 활성 비디오부와 관련하여 소정된 방식으로 시간 이동 된다. 예를 들어, 활성 비디오의 정상적인 위치는 제1도에 도시된다. 암호화하는 동안, 이 위치는 진행 방향(즉,주어진 라인의 수평 동기부에 근접한 방향)이든지 지연방향(즉, 다음 연속라인의 수평 동기부를 향한 방향)으로 시간 이동된다. 각 라인에서 대부분의 활성 비디오를 유지하기 위하여 최대한계가 진행방향과 지연방향으로의 시간이동의 상대적인 양과 총량에 의해 결정된다. 바람직한 실시예에서는, NTSC 비디오에 대하여 이 양은 ±2㎲(총 4㎲)가 된다.

이하에서 충분히 설명되는 바와 같이, 시간 이동이 수행되는 방식은 사전에 결정 되고 대부분은 디스크램블링한 후 신호를 적절히 처리하기 위해서 정보신호의 라인 비율과 관련하여 비교적 느리다. 많은 다른 종류들의 파형함수는 시간 이동의 양과 방향을 제어하는데 사용될 수 있다.

이러한 파형의 예로서는 사인파형, 사각형파, 램프파 및 저주파수 무작위 또는 의사 무작위 잡음 신호가 있다. 당업자는 다른 적절한 시간 이동 함수를 이용할 수 있을 것이다. 시간 이동을 제어 하는데 사용된 시간 변동 파형에서의 실제 최대 비율은 NTSC 신호처리용으로 장치된 수신기와 현재 장착된 텔레비젼 모니터용으로 약20Hz인 것을 실험적으로 결정되어 있다.

제2A-2C도는 느리게 변동하는 사인파 시간 이동이 비디오 정보 신호의 활성 비디오부상에서 수행될 때의 이미지상의 본 발명의 가시적 효과를 개략적 형태로 나타낸다. 이 도면들에서, 사각형의 외각선은(각 라인의 보이지 않은 부분을 포함한) 래스터의 전체 필드를 나타내며, 수직 점선은 각 라인의 보이는 부분의 초기 단계의 정상 위치를 나타낸다. 만곡된 실선은 느리게 변화하는 사인파 시간 이동 파형을 이용하여 3개의 연속적인 필드동안 이미지가 왜곡되는 방식을 나타낸다. 이 왜곡된 상태의 레벨은 화면을 시청하고 싶은 마음을 제거하기에 충분한 것이다. 제2A-2C에 나타낸 시간 이동하는 신호의 진폭이 설명을 목적으로 상당히 과장되었다는 점을 이해하여야 한다.

제3a도 및 제3b도는 스크램블링되거나 암호화된 신호가 수신측에서 암호 해독되거나 디스크램블링되는 방식을 나타낸다. 제3a도를 참조하여, NTSC비디오의 3개의 연속적인 라인은 양을 증가시킴으로써 연속적으로 시간 이동되는 것을 나타내고 있다. 제1도의 블럭도와 같이, 제3a도와 제3b도에서의 각 라인의 활성 비디오부들은 단편적으로만 나타낸다. 최상층 라인은 활성 비디오부 사이를 시간 이동을 하지 않는 라인을 나타내며, 수평 동기부의 초기부 및 활성 비디오부 사이의 시간은 t1으로 표시된다. 다음 라인, 라인(N+l)은 수평 동기부의 초기부와 활성 비디오부 초기부 사이의 시간이 t1보다 큰 t2가 되도록 지연 방향으로 시간 이동을 수행한다. 라인(N+2)은 t2보다 더 큰 t3로 표시된 양으로 지연방향으로 더 시간 이동되게 한다. 이들 3개의 연속적인 라인들은 제2A도에서 개략적으로 나타낸 래스터의 상부 부분으로부터의 라인을 표시할 수 있다. 이것은 각 라인(N, N+l, N+2)의 라인 시간 기준부가 모두 일시적으로 정렬되었다는 것을 주목해야 한다 : 각 라인의 수평동기부의 선단부는 다른 라인들의 수평동기부의 선단부와 정확히 정렬된다. 칼라 버스트부들의 위치에도 동일하게 적용된다. 그러나, 활성 비디오부들은 라인들(N+l, N+2)이 라인(N)에 대하여 의도적으로 어긋나게 정렬하게 하였다.

제3b도는 디스크램블링 또는 암호 해독을 수행한 후에 동일한 3개 라인에 대한 신호를 나타낸다. 이 도면에서 알 수 있는 바와 같이, 상기 3개 라인들의 수평 동기부의 선단부는 더이상 정확히 정렬되어 있지 않고 오히려 다소 어긋나게 정렬되어 있다. 그러나, 수평 동기부의 선단부와 활성 비디오 정보 신호의 초기부 사이의 거리는 모든 3개의 라인들에 대하여 값(t1)으로 동일하다. 이와 유사하게, 3개의 라인들의 칼라 버스트는 더 이상 일시적으로 정렬되지 않고, 수평 동기부와 같이 동일한 방식으로 다소 어긋나게 정렬되어 있다. 상기 3개 라인들의 활성 비디오부의 상대적인 위치는 동일하게 유지 된다.

비록 상기 디스크램블링된 신호가 상대적으로 어긋나게 정렬되어 있다 할지라도, 주어진 라인에서의 시간 오차가 텔레비젼 수신기 또는 모니터 동기화 회로의 포착범위를 초과하지 않는다면 텔레비젼 수신기 또는 모니터에서 각 정보 라인이 처리될 때 수평 동기부의 선단부와 활성 비디오 정보 신호의 초기부 사이의 정확한 시간 간격(t1)은 상기 각 정보 라인이 적절히 표시될 수 있게 한다. 신호를 처음 암호화하는데 사용된 시간 이동 함수나 NTSC 암호 비디오용의 약20Hz보다 큰 비율로 변화하지 않는다는 것을 실험적으로 확인할 수 있다. 다른 최대 주파수 한계가 (PAL 또는 SECAM등과 같은) 다른 텔레비젼 정보 신호 암호화시스템에 적용될 수 있고, 암호화하는 동안 최초 신호에 적용된 시간 이동은 라인비율과 비교하여 비교적 느리게 변화해야 한다는 것이 일반적인 규칙이다. 다시 말해서, 스크램블링/디스크램블링 처리의 결과로서 상기 신호에 유도된 시간 오차는 텔레비젼 수신기 또는 모니터에서의 동기 회로의 포착범위 외부로 벗어나서는 안된다.

제4도는 상기 언급한 암호화를 제공할 수 있는 스크램블러 시스템의 블럭도이다. 이 도면에서 알 수 있는 바와 같이, 앙호화될 입력비디오는 비디오 입력 프로세서(12)의 입력단자에 연결된다. 프로세서(12)는 이득, DC 오프세트 및 대역폭와 관련된 입력 비디오 정보 신호를 표준화하는 기능을 하고, 출력 단자(13)에 나타나는 비디오용의 안정된 저임피던스 버퍼 유닛을 제공한다. 또한, 들어오는 수직 동기부 및 수평 동기부는 프로세서 장치(12)에 의해 입력 비디오로부터 분리되고, 동기/시간 발생기 및 위상 고정 회로 유닛(15)에 입력부로서 공급되고, 제4도에 더욱 상세히 도시된다.

출력단자(13)에 나타나는 프로세서 장치(12)로부터의 출력신호는 휘도성분(Y) 및 색차직각 위상 성분(I,Q)이 디지탈영역내의 병렬처리를 위해 분리되는 안티-에이리어스(anti-aliasi 필터장치(16)와 종래의 NTSC 디코더와에 연결된다. 유닛(16)의 출력부(Y)은 휘도가 클럭 입력 라인(19)에 공급된 입력 샘플 클럭 신호 수단에 의해 사전에 선택된 클럭 비율에 의해 아날로그로부터 디지탈형태로 변환되는 아날로그-디지탈 변환기(18)에 연결된다. 변환 유닛(18)의 출력부는 2중 포트 휘도 메모리 유닛(20)의 입력부에 연결된다. 메모리 유닛(20)은 메모리 싸이클마다 A/D 변환기 (18)로부터 메모리로 워드가 기록되고 메모리 싸이클마다 디지탈-아날로그 변환 유닛(22)으로부터 기억장치(20)로 워드가 판독되는 메모리로서 구성되어 있다. 휘도 메모리 유닛(20)의 저장용량은, 선택된 클럭 비율로 완전한 하나의 휘도 정보라인을 저장하기 위해 필요한 다중비트 특성(바이트)수와 적어도 같아야 한다. 판독/기록제어 신호와 다중비트 어드레스 신호는 메모리 제 어 장치(24)로 부터 휘도 메모리 유닛(20)에 공급된다. 휘도 메모리 유닛(20)의 출력부는 디지 탈-아날로그 변환기(22)의 입력부에 연결되고 클럭 입력라인(23)상에서 장치(15)로부터 공급된 클럭신호에 의한 클럭 비율로 기억장치(20)로부터 출력된 다중비트 디지털 워드가 아날로그 샘플로 변환된다. 변환유닛(22)의 출력부는 휘도 신호가 색차 성분(I,Q)과 결합하고 대역폭 및 DC 오프세트에 관련하여 재표준화되는 NTSC 인코더와 저역 통과 필터 장치(25)의 입력부와 결합된다.

색차 직각 위상 성분(I,Q)은 유닛들(18, 20및 22)과 같은 동일한 형태로 기능하는 유닛들(18', 20' 및 22')의 휘도성분(Y)을 위하여 이미 나타내진 실질적으로 동일한 형태로 처리된다.

동기 시간 유닛(15)은 A/D변환장치(18)용 샘플클럭, 메모리유닛(20)으로부터의 판독/기록 클럭 신호, D/A변환 장치(22)용 클럭 신호를 공급하는데 이용된 입력 클럭 신호를 생성시키는데 사용된다. 장치(15)는 이산 위상 검출기, 다수의 샘플링 게이트, 오차 증폭기 및 수정 클럭 발진기를 포함하는 것이 바람직하다.

상기 언급한 유닛들은 제어장치(34) 및 복수의 제어 레지스터(36)를 통해 키보드 단자와 같은 사용자 인터페이스 장치(32)에 연결된다.

이 제어기(34)는 제7도에서 나타낸 바와 같은 회로를 포함하여 암호화를 수행하는 신호를 시간 이동하는데 사용된 시간 이동 파형을 생성시킨다. 제어기(34)는 동일한 시간 이동 파형을 발생시키기 위하여 디스크램블러에 의해 요구된 정보를 포함하는 암호화된 정보 바이트를 또한 발생시킨다. 이 바이트는 적당한 암호화 기술을 이용하여 암호화되고 그 결과는 수직 블랭킹 간격의 사용하지 않는 라인들중 하나에 삽입된다.

제5도는 제4도의 비디오 입력 프로세서(12), 비디오 출력 프로세서(26) 및 동기/시간 발생기 (15)의 중요부를 나타낸다. 이 도면에서 알 수 있는 바와 같이,입력단자(11)상에 존재하는 비디오는 수평 및 수직 동기부를 검출하는 동기 분리기(31)에 연결된다. 동기 분리기(31)로부터의 수직 동기 펄스 출력부는 수직 펄스 발생기(32)를 트리거 하고, 라인 카운터 와 같은 기능을 하는 525카운터(33)에 의해 분리기의 입력부에 리셋 신호로서 연결된다. 동기 분리기(31)로부터의 수평동기펄스 출력부는 수평 위상 고정 회로(35)를 구동하는데 사용되고,상기 위상 고정 회로(35)는 제 1출력 라인(36)에서 라인 주파수의 2배인 주파수(31.5kHz)를 가진 카운터(33)용 클럭 신호를 생성시킨다. 상기 위상 고정 회로(35)는 정상적 수평 블랭킹 펄스(제6도의 파형6C)보다 큰 2us인 펄스를 라인비율로 발생시키고,이 펄스는 한 쌍의 단안정 다중 진동 회로(40,41)의 출력부에 연결된다. 다중 진동회로(40)는 입력신호의 상승 단부에서 트리거되는 2.0㎲ 폭의 펄스(파형 6D)를 발생시킨다. 다중 진동 회로(41)는 입력신호의 하강 단부에서 트리거되는 2.0㎲ 폭의 펄스(파형 6E)를 발생시킨다. 다중 진동 유닛(40,41)로부터의 출력 신호는 OR게이트(45)를 통과하고, 그 출력부는 AND 게이트(47)에 하나의 입력부로서 연결된다. 논리 상태 검출 유닛(바람직하게는 PROM)(50)로 부터 출력되는 수직동기 게이트 신호가 AND게이트(47)의 다른 입력부로 입력된다. 유닛(50)으로부터 출력된 수직동기 게이트 신호는 9개의 수평 라인들의 주기를 가지고 수직동기 간격동안 AND 게이트(47)의 출력을 억제하는 작용을 하는 AND 게이트(47)용 기능 억제 신호이다.

AND 게이트(47)의 출력부는 블랭킹 스위치(52)에 연결되고 정상 블랭킹 시간의 각 측에서 2㎲에 의한 블랭킹 간격을 연장시키는데 사용된다. 이전 라인의 하강 단부와 현재 라인에서의 활성 비디오의 상승 단부상에서 일부 활성 비디오의 손실을 초래 하지만, 이 손실이 중요한 것은 아니다. 블랭킹 스위치(52)의 출력부(파형 6H)는 제4도를 참조하여 상기 언급한 NTSC디코더(16)의 출력부에 연결되고 버스트 게이트 회로(55)의 입력부에도 연결된다. 버스트 게이트 회로(55)는 단안정 다중 진동 유닛(57)으로부터의 제어 출력 신호(파형 61)에 의해 조작되고,상기 제어 출력 신호는 수평 동기의 하강 단부에서 시작하는 3.5㎲ 폭의 펄스이고, 위상 부반송파 발진기 회로(59)에서 입력되는 비디오 정보 신호의 버스트부의 게이트로 차용된다. 발진기 회로(59)는 정상 적인 부반송파의 8배로 부반송파 신호를 발생시키고, 발진기 회로(59)로부터의 출력은 A/D변환기 (18, 18'), D/A변환기 (22, 22'), 메모리 제어 유닛(24), 라인 카운터(30) 및 동기화된 클럭을 필요로하는 기타 회로용 클럭 신호로서 사용된다. 또한, 발진기(59)의 출력부는 8개의 동조 회로(61)에 의해 분리기의 입력부에 연결되고, 그 출력부는 들어오는 칼라 버스트에 위상 고정된 3.58MHz 부반송파를 공급한다. 이 부반송파(파형 6J)는 NTSC디코더와 인코더 회로(16, 25)에 연결된다.

다중 진동 회로(57)의 출력부는 백 포오치 클램프(back porch clamp) 회로(63)에도 연결되고 칼라 버스트 시간 동안 클램프를 가능하도록 사용된다.

다중 진동 회로(40)의 출력부는 입력신호의 하강 단부에 의해 트리거 되는 단안정 다중 진동 회로(65)에서 활성된 입력으로서 연결되고 정상길이(11㎲ ; 파형6G)의 수평 블랭킹 펄스를 발생시킨다. 다중 진동 회로(65)의 출력부는 OR 게이트를 거쳐 비디오 스위치 회로(66)의 제어입력부에 연결된다. OR 게이트(66)를 거쳐 스위치 회로(68)에 제공된 다른 입력부에 입력되는 것은 논리상타 검출기(50)에 의해 생성된 수직 블랭킹 게이트신호이다. 수직 블랭킹 게이트 신호는 21개의 라인들의 주기를 가지고 각 필드의 수직 블랭킹 간격 동안 생성 되는 활용가능한 신호이다.

비디오 스위치 회로(68)의 용도는 시간이동된 비디오 정보 신호의 2개의 버전, 즉 하나는 비디오 인버터 회로(70)를 통과하고 다른 하나는 상기 비디오 인버터 회로(70)를 바이 패스하는 신호 사이를 교대하기 위한 것이다. NTSC 인코더 유닛(25)(제4도)으로부터의 비디오 정보 신호는 다중 진동 회로(57)의 출력부에 의해 제어되는 백 포오치 클램프 회로(75)의 입력부에 연결된다. 이 백 포오치 클램프 회로(72)의 출력부는 스위치(68)의 2개의 입력 단자에 연결된다 : 비디오는 하이(high)단자(74)에 직접적으로 연결되고 비디오 인버터회로(70)를 통해 로우(low)단자(75)에 연결된다.

스위치(68)(파형 6L, 6N)의 출력부는 비디오중폭기(78)를 통해 연결되고 후속 용도(대표적으로 방송용 또는 녹화용 테이프)를 위해 비디오 출력용으로 이용된다.

상기와 같이, 시간 이동은 휘도와 색차의 직각 위상 성분상의 디지털영역에서 동기식 방식으로 실행된다. 시간 이동이 수행된 후에, 디지털 신호는 아날로그 영역으로 변환되고 인코더 회로(25)에서 재결합된다. 반전 회로(70) 및 스위치(68)에 의하여 시간이동된 비디오 신호가 활성 비디오부 동안에 반전되어 제6도의 파형(6L, 6N)으로 도시된 시간 이동되고 반전된 비디오 스크램블링된 신호를 발생한다. 특히, 파형(6K)은 진행 방향으로 활성 라인 비디오 정보 신호를 시간이동한 결과를 나타낸다. 파형(6L)은 활성 비디오 시간 동안 상기 시간 이동된 신호가 비디오 인버터 회로(70)를 통과한 결과를 나타낸다. 동일한 방식으로, 파형(6M)은 지연방향으로 활성 라인 비디오 정보 신호가 시간 이동된 결과를 나타내는 한편, 파형(6N)은 활성 비디오부를 반전시키기 위하여 상기 시간이동된 신호가 비디오 인버터 회로(70)를 통과한 결과를 나타낸다.

제7도를 참고하여, 시간 이동 파형을 발생시키는에 사용된 제어기(34)부는, 시간 이동 함수를 형성하는데 사용되는 적절한 비교적 낮은 주파수 파형을 발생시킬 수 있는 저주파수 노이즈 신호 발생기(101)를 포함한다. 상기 언급한 바와 같이, 상기 파형은 사인파형, 사각형 펄스 또는 무작위 잡음 파형을 포함한다. 이러한 장치는 이 기술분야에서 널리 공지되어 있으므로 더 이상의 설명은 생략한다. 저주파 잡음 신호 발생기(101)에 의해 생성된 신호는 정보 필드당 한 샘플의 비율로 발생기(101)로부터 출력된 신호의 진폭을 디지털화시키는 아날로그-디지털 변환기(A/D)에 연결된다. 이 샘플링은 제어기 입력 단자(104)상의 신호에 의해 제어된다. 이 제어 신호는 논리 상태 검출기(50)(제5도)로 부터 얻어지고, 바람직한 실시예서는 수직 블랭킹 간격 동안에 생성 되는 라인(21)과 같은 라인들중 하나중에 생성되는 펄스를 포함한다. 아날로그-디지털 변환기 (103)로루터 의 샘플은20Hz 저역 통과 필터(105)를 거쳐 2차 아날로그-디지털 변환기(106)의 입 력부에 공급된다. 아날로그-디지털 변환기는 (제6도의 파형(6B)와 같은) 수평 동기 비율로 생성되는 클럭펄스에 의해 클럭된다. 아날로그-디지털변환기(106)의 출력부는 제어 레지스터(36)를 거쳐 메모리 제어기(24)에 연결되고 각 라인의 활성 비디오부상에서 실행된 시간 이동의 실제 진폭을 제어하는데 사용된다.

아날로그-디지털변환기(103)의 출력부는 라인(21)동안 활용가능한 게이트 회로(108)를 거쳐 시간 이동 바이트 신호용으로 상기 언급한 암호화를 제공하는 암호화기 (110)에 연결된다. 암호화기(110)의 출력은 비디오 증폭기(78)(제5도)를 거쳐 비디오 정보 신호에 추가된다. 따라서,각 필드의 초기에 시간 이동 파형 중폭 정보의 암호화된 바이트는 다른 시간 신호와 스크램블링된 비디오 정보 신호에 따라 각 디스크램블러 장치 에 전송된다.

제8도는 상기 언급한 고정에 의해 암호화된 후에 수신되는 신호를 암호 해독하는데 사용되는 디스크램블러 장치를 나타낸다. 이 디스크 램블러는 제5도에 나타낸 스크램블러와 공통으로 많은 장치를 공유하며, 동일한 참조번호는 동일한 유닛에 적용된다. 제8도에 나타낸 디스크램블러의 용도는 비디오 각 라인의 수평동기 및 칼라 버스트와 그 라인의 활성 비디오부 사이의 원래 시 간관계를 복구하기 위한 것이다.

이제, 이 조작이 제9도에 나타낸 파형도와 관련하여 설명될 것이다.

입력단자(11)에 입력되는 비디오는 동기분리기(31)의 입력부과 백 포오치 클램프 회로(63)의 입 력부에 연결된다. 동기 분리기(31)의 출력부는 수직 펄스 발생기(32)의 입력부와 수평 위상 고정 회로(35)의 입력부에 연결되고, 백포오치 클램프 회로(63)를 구동시키는데 사용되는 3.5㎲ 단안정 다중 진동 회로(57)에도 연결되며, 디스크램블링 파형 합성 회로(80)의 입력부에도 연결된다.

합성 회로(80)로의 2차 입력은 제어기(34)에 의해 암호화된 시간 이동 파형 데이터의 입력 바이트를 암호 해독하는데 사용되는 사용자(즉, 계약자)에 의해 생성되는 허용키이 신호이다. 이 키 이는 안전한 방식으로 즉, 전기적으로, 우편에 의해, 전화 등을 통해 예약자와 개별적으로 통신한다. 정보필드의 초기에 시간 이동 파형의 순시값을 고려한 정보를 포함하는 비디오 입력부 (11)는 합성기(80)로의 다른 입력부이다. 제10도를 참고하여 아래에 더욱 상세히 설명 하는 바와 같이, 합성기 회로(80)는 전압비교기(82)에 입력하기위해 최초 스크램블링 파형을 생성시키고, 이 전압은 시간 이동 파형의 성질에 따라 필드내에서 변화한다. 예를 들어, 사인파 시간 이동 파형이 암호화과정에서 적용될 경우에, 동일한 사인파형은 암호해독과정에서 주어진 필드의 각 라인을 위해 변화하는 기준 전압을 생성 시키도록 요구된다. 다음 필드의 초기에서, 시간 이동 파형 정보의 새로운 바이트는 수신된 비디오의 수직 블랭킹 동안에 제공되고, 이 정보는 활성기 회로(80)에 연결된다.

수평 위상 고정 폐회로(35)는 6.0㎲의 폭을 가진 1차 출력 펄스(파형 9H)를 발생시키지만, 예정된 양(바람직한 실시예에서 1.5㎲)에 의해 수평동기와 관련된 위상으로 진행된다. 이 신호는 출력 리드(37)를 거쳐 1.5㎲ 단안정 다중 진동 회로(83)의 입력부와 램프발생기 회로(85)의 입력부에도 공급된다. 램프 발생기 회로(85)는 선형 비율로 램프 전압(파형91)을 발생시키고, 이 램프 전압은 전압 비교기(82)의 다른 입력부에 연결된다. 발생기(85)에 의한 램프 전압 출격 레벨은 합성 회로(80)로부터의 기준 전압의 레벨과 일치될 때 전압비교기(82)는 9㎲ 단안정 다중 진동 회로(87)와 4.7㎲ 단안정 다중 진동 회로(88)를 초기화하는데 사용되는 출력신호를 발생시킨다. 이 다중 진동 회로(88)는 비디오(파형 9L)에 추가될 새로는 재배치된 수평 동기 펄스를 발생시키고, 이 동기 펄스는 수평 동기 와 버스트 발생기(89)의 1개의 입력부에 연결된다. 다중 진동 회로(88)의 출력부는 0.9㎲의 단안정 다중 진동 회로(90)의 입력부에 연결되고, 이 회로(90)의 출력(파형 9M)은 단안정 다중 진동 회로(92)의 입력부에 공급된다. 이 회로(92)의 출력(파형 9N)은 발진기 회로(59)로부터 수평동기 및 버스트 혼합 회로(89)의 다른 입력부로 부반송파의 버스트 신호를 제어하는 버스트 발생기 회로(94)의 입력부에 공급된다. 상기 라인의 활성 정보 부분와 관련하여 적절히 재설정된 수평 동기 및 칼라 버스트를 포함하는 혼합회로(89)의 출력은 비디오 스위치 회로(68)의 입력 단자(74)에 공급된다.

다중 진동 회로(83)의 출력(파형 9J)은 정상 수평 블랭킹 간격을 형성하는 11㎲폭의 펄스(파형9K)를 발생시키는 단안정 다중 진동 회로의 입력부에 공급된다. 이 신호는 다중 진동 회로(87)의 출력에 따라서 OR게이트(66)를 통해 AND 게이트(95)의 1차 입력부로 보내진다. AND 게이트(95)로의 다른 입력부에 입력되는 것은, AND게이트(95)가 각 필드내의 수직동기의 9개의 라인들 동안에 비디오 스위치(68)에 제어 신호를 보낼수 없게하는 논리상태 검출기(50)에 의해 생성되는 수직 동기 게이트 신호이다. 따라서, 비디오 스위치(68)는 다중진동 회로(65또는 87)로부터의 출력 펄스 신호가 활성(파형 9KC, 9R)할 때는 정상적으로 폐쇠된 단자(75)로부터 단자(74)로 언제든지 스위치 될 수 있다. 스위치(68')가 단자(74)에 연결될 때는, 수평 동기 및 버스트 혼합회로(89)의 출력부가 비디오 출력 증폭기(78)에 연결된다. 반면에, 비디오 스위치(68')로부터의 활성 비디오 신호 출력부는 비디오 출력 증폭기(78)에 연결된다.

비디오 스위치(68')는 2개의 비디오 입력부 즉, 백포오치 플램프(63)를 통과하는 직접 비디오(파형 9P) 또는 인버터(70)에 의해 제공된 반전된 버젼(파형 9Q)을 제공한다. 스위치(68')의 상태는 논리 상태 검출기(50)으로부터의 수직 블랭킹 게이트 신호 출력에의해 제어된다. 이 신호가 활성될 때마다, 스위치(68')는 단자(74)에 연결되고 직접 비디오를 통과한다. 다른 모든 시간에는, 인버터 회로(70)로부터의 반전된 버젼이 단자(75)를 거쳐 스위치(68')의 출력부에 공급된다.

조작상에서, 입력되는 수평동기 및 칼라 버스트는 제8도의 디스크램블러 회로에 의해 폐기 되고, 새로운 수평 동기 및 칼라 버스트가 입력라인의 활성 비디오부에 관련하여 원래 시간관계로 생성된다. 혼합 회로(89)에 의해 제공된 새로운 동기 및 버스트가 재구성된 비디오 정보신호의 새로운 동기 및 칼라 버스터로서 단자(74)를 거쳐 스위치(68)을 통해 연결된다. 활성 비디오 시간동안, 입력 비디오는 인버터(70)에 의해 반전되고 전체 라인을 재구성하는 비디오 출력 증폭기 (78)에 연결된다. 필드의 수직 블랭킹부의 최후의 12개 라인들 동안, 활성 비디오부 라인이 제1 및 제2 비디오 스위치 회로(68', 68)를 직접적으로 통과한다. 주어진 필드의 수직 동기 게이트부 동안에 , 합성된 수평 동기 및 버스트가 들어오는 비디오 정보 신호에 추가되는 것을 방지하도록 AND 게이트(95)는 무력화된다.

제10도는 디스크램블링 파형 합성(80)를 포함하는 서브유닛를 나타낸다. 이 도면에 알 수 있는 바와 같이, 입력 비디오는 그 필드의 초기에서 시간 이동 파형의 진폭을 지정하는 필드 라인(21)의 정보를 검출하는 데이타 추출기(112)의 입력부에 연결된다. 이 데이타가 암호화된 형태이기 때문에, 상기 데이타는 예약자/사용자에 의해 적절한 방법으로 즉, 키이보드로 제공된 허용 키이에 따라서 암호 해독기(114)의 입력부에 연결된다. 암호 해독된 디지털 증폭값은 암호 해독기(114)로부터 20Hz 저역 통과 필터의 입력부에 연결되어 느리게 변화하는 시간 이동 파형을 복제 하거나 복구한다. 20Hz저역 통과 필터(116)의 출력은 기준 파형 전압으로서 전압비교기(82)에 공급된다.

이제 명백해진 바와 같이, 본 발명은 비디오 정보 신호를 암호화 및 암호 해독하는 안전하고 완벽한 기술을 제공하고,그것은 모든 비디오 테이프 형태 및 전송 시스템에 아주 적절하고 적어도 충분히 화상 은폐 함으로써 프로그램을 시청 하고 싶은 마음을 제거 한다. 또한, 디스크램블러의 거의 모든 회로 및 부품들은 종래의 규격 회로 및 구성 요소이기 때문에, 스크램블러의 제조 및 복구 비용이 비교적 적게든다.

상기에서 본 발명의 바람직한 실시예의 설명을 충분하고 완벽하게 제공하였지만,당업자는 각종 변형, 대안구조 및 유사물을 만들 수 있다. 예를 들어, 진행 및 지연시간 이동의 최대한계 ±2㎲로 지정되고 그밖의 값이 선택될 수 있다. 일반적으로 보다 더 활성적인 정보를 이용하는 상기 결합된 최대 진행 및 지연 시간 이동의 최대진폭이 이전 라인의 선미부와 시간 이동 라인의 선단부로부터 손실된다. 이러한 이유로, 상기 묘사와 설명은 첨부된 청구범위에 의하여 한정 되는 본발명 의 범위를 제한하는 것으로 간주할 수 없다.

Claims (5)

1. 정보 신호의 사용을 허용하기 위하여 먼저 암호화된 정보신호를 암호 해독하고,상기 해독된 정보 신호는 활성 정보가 일련의 라인으로 정렬되는 최초의 정보 신호의 암호화된 버전을 포함하고,각 라인은 라인 시간 기준부를 가지고,상기 암호화된 신호는 소정된 방법으로 라인 시간 기준부에 대하여 최초의 정보 신호의 적어도 일부 라인을 시간 이동함으로써 생성되는 암호 해독 방법에 있어서, (a) 주어진 라인상에서 실행된 시간 이동 표시를 제공하는 단계 : (b)새로운 라인 시간 기준부를 발생하고 상기 새로운 라인 시간 기준부 및 상기 정보 라인을 결합함으로써 라인 시간 기준부 및 정보 라인 사이의 최초 시간 관계를 복구하는 단계를 포함하는 것을 특징으로 하는 정보 신호의 암호 해독 방법.
2. 제 1항에 있어서, 상기 암호화된 정보 신호는 암호 해독 과정 동안에 시간 이동되지 않는 라인 동기부를 포함하는 비디오 정보 신호이고 ; 상기 복구 단계 (b)는 상기 수신된 라인 동기부를 삭제하고 새로운 라인 동기부를 삽입하는 단계를 포함하는 것을 특징으로 하는 정보 신호의 암호 해독 방법,
3. 제1항에 있어서, 상기 암호화된 정보 신호는 암호 해독 과정 동안에 시간 이동되지 않는 칼라 기준 신호부를 포함하는 비디오 정보 신호이고 ; 상기 복구 단계(b)는 상기 수신된 칼라기준 신호부를 삭제하고 새로운 칼라기준 신호부를 발생하고, 상기 새로운 칼라 기준 신호부를 정보 라인과 결합 하는 단계를 포함하는 것을 특징으로 하는 정보 신호의 암호 해독 방법.
4. 제 1항에 있어서, 상기 암호화된 정보 신호는 암호 해독 과정 동안에 시간 이동되지 않는 복수의 비활성 비디오 라인을 포함하는 비디오 정보 신호이고 ; 상기 복구 단계 (b)는 상기 비활성 비디오 라인이 교란되지 않게 하는 단계를 포함하는 것을 특징으로 하는 정보 신호의 암호 해독 방법.
5. 정보 신호의 사용을 허용하기 위하여 먼저 암호화된 정보신호를 암호 해독하고, 상기 해독된 정보 신호는 활성 정보가 일련의 라인으로 정렬되는 최초의 정보 신호의 암호화된 버전을 포함하고, 각 라인은 라인 시간 기준부를 가지고,상기 암호화된 신호는 소정된 방법으로 라인·시간 기준부에 대하여 최초의 정보 신호의 적어도 일부 라인을 시간 이동함으로써 생성되는 암호 해독 장치에 있어서, 주어진 라인상에서 실행된 시간 이동 표시를 제공하는 수단 ; 상기 라인 시간 기준부와 상기 정보 라인 사이의 최초의 시간 관계를 복구하는 수단을 포함하고, 상기 복구 수단은 새로운 라인 시간 기준부를 생성하는 수단과, 상기 새로운 라인 시간 기준부를 상기정보 라인과 결합시키는 수단을 포함하는 것을 특징으로 하는 암호 해독 장치.

Images