JPH05121731A - 強誘電体層を有する半導体素子 - Google Patents
強誘電体層を有する半導体素子Info
- Publication number
- JPH05121731A JPH05121731A JP3306561A JP30656191A JPH05121731A JP H05121731 A JPH05121731 A JP H05121731A JP 3306561 A JP3306561 A JP 3306561A JP 30656191 A JP30656191 A JP 30656191A JP H05121731 A JPH05121731 A JP H05121731A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ferroelectric
- semiconductor substrate
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 150000001875 compounds Chemical class 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 39
- 239000012212 insulator Substances 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 229910005900 GeTe Inorganic materials 0.000 claims description 6
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical group [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 claims description 6
- 229910004261 CaF 2 Inorganic materials 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 13
- 239000013078 crystal Substances 0.000 abstract description 9
- 229910005642 SnTe Inorganic materials 0.000 abstract description 2
- -1 GeFe Chemical class 0.000 abstract 1
- 230000005294 ferromagnetic effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 17
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 酸化物を用いることなく、結晶化温度が低い
ので高温処理を必要とせず、しかも結晶構造が簡単な強
誘電体を用いたＭＦＳ型半導体素子を提供する。 【構成】 ＭＦＳ型半導体素子の強誘電体層３の材質と
してＧｅＴｅ，ＳｎＴｅやＰｂxＧｅＴｅ1-x（0.01≦ｘ
≦1.00）等のＩＶ−ＶＩ化合物を用いるものである。な
お、強誘電体層５Ａと半導体基板１および（または）電
極４との間にバッファ層５Ｂを設けるのが好ましい。
ので高温処理を必要とせず、しかも結晶構造が簡単な強
誘電体を用いたＭＦＳ型半導体素子を提供する。 【構成】 ＭＦＳ型半導体素子の強誘電体層３の材質と
してＧｅＴｅ，ＳｎＴｅやＰｂxＧｅＴｅ1-x（0.01≦ｘ
≦1.00）等のＩＶ−ＶＩ化合物を用いるものである。な
お、強誘電体層５Ａと半導体基板１および（または）電
極４との間にバッファ層５Ｂを設けるのが好ましい。
Description
【０００１】
【産業上の利用分野】本発明はＭＦＳ型半導体素子に関
する。
する。
【０００２】
【従来の技術】従来よりＭＳＦ型半導体素子の強誘電体
層に、主として酸化物強誘電体が用いられている。
層に、主として酸化物強誘電体が用いられている。
【０００３】しかしながら、酸化物強誘電体をシリコン
基板上に直接形成すると次のような問題が生ずる。
基板上に直接形成すると次のような問題が生ずる。
【０００４】強誘電体と半導体基板の界面にＳｉＯ2
などの不要な膜が生成される。しかるに、強誘電体を分
極反転させるには、上部電極と半導体基板との間に電圧
を印加して、強誘電体に電界を発生さる必要がある。と
ころで、強誘電体と半導体基板間に不要な膜が成膜する
と、層積コンデンサ構造となるため強誘電体に充分な電
界を発生させるには印加電圧を大きくしなければならな
い。また、不要な膜が生成することによりトラップ準位
が増加し、その界面や膜中に電子等がトラップされ、所
望の特性が得られない。
などの不要な膜が生成される。しかるに、強誘電体を分
極反転させるには、上部電極と半導体基板との間に電圧
を印加して、強誘電体に電界を発生さる必要がある。と
ころで、強誘電体と半導体基板間に不要な膜が成膜する
と、層積コンデンサ構造となるため強誘電体に充分な電
界を発生させるには印加電圧を大きくしなければならな
い。また、不要な膜が生成することによりトラップ準位
が増加し、その界面や膜中に電子等がトラップされ、所
望の特性が得られない。
【０００５】高温処理を必要とする。酸化物強誘電体
の結晶化温度は一般的に高く、例えばＰＺＴでは約６０
０℃以上の熱を与えないと結晶化しない。これは、Ｐｂ
等の半導体基板への拡散、Ｓｉプロセスの整合性を考え
る場合、大きな問題となる。
の結晶化温度は一般的に高く、例えばＰＺＴでは約６０
０℃以上の熱を与えないと結晶化しない。これは、Ｐｂ
等の半導体基板への拡散、Ｓｉプロセスの整合性を考え
る場合、大きな問題となる。
【０００６】結晶構造が複雑でありそれに伴う問題を
有する。酸化物強誘電体は３元素以上の混晶系にする必
要があり、結晶構造が複雑なため、成膜、加工の困難
さ、分極反転による結晶性の劣化などの問題がある。
有する。酸化物強誘電体は３元素以上の混晶系にする必
要があり、結晶構造が複雑なため、成膜、加工の困難
さ、分極反転による結晶性の劣化などの問題がある。
【０００７】かかる問題点を解決すべく、強誘電体層に
フッ化物（ＢａＭｇＦ4）を用いることが提案されてい
るが、この場合前記を解決できる可能性はあるが、前
記およびは解決できない。
フッ化物（ＢａＭｇＦ4）を用いることが提案されてい
るが、この場合前記を解決できる可能性はあるが、前
記およびは解決できない。
【０００８】
【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたものであって、酸化物を用い
ることなく、結晶化温度が低いため高温処理を必要とせ
ず、しかも結晶構造が簡単な強誘電体を用いたＭＦＳ型
半導体素子を提供することを目的とする。
術の問題点に鑑みなされたものであって、酸化物を用い
ることなく、結晶化温度が低いため高温処理を必要とせ
ず、しかも結晶構造が簡単な強誘電体を用いたＭＦＳ型
半導体素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体素子は、
半導体基板と、該半導体基板の表層部に所定の間隔をお
いて形成された不純物拡散層と、前記半導体基板上で前
記不純物拡散層間に橋架された絶縁体層と、該絶縁体層
上に積層された電極とからなる半導体素子であって、前
記絶縁体層が、ＩＶーＶＩ化合物の強誘電体からなるこ
とを特徴としている。
半導体基板と、該半導体基板の表層部に所定の間隔をお
いて形成された不純物拡散層と、前記半導体基板上で前
記不純物拡散層間に橋架された絶縁体層と、該絶縁体層
上に積層された電極とからなる半導体素子であって、前
記絶縁体層が、ＩＶーＶＩ化合物の強誘電体からなるこ
とを特徴としている。
【００１０】また、本発明においては、前記絶縁体層
が、ＩＶーＶＩ化合物の強誘電体からなる主層と該主層
の片面または両面に形成された最密充填構造を有する絶
縁性フッ化物からなる従層とからなるのが好ましい。
が、ＩＶーＶＩ化合物の強誘電体からなる主層と該主層
の片面または両面に形成された最密充填構造を有する絶
縁性フッ化物からなる従層とからなるのが好ましい。
【００１１】さらに、前記ＩＶーＶＩ化合物が、ＧｅＴ
ｅ、ＳｎＴｅまたはＰｂxＧｅＴｅ1-x（0.01≦ｘ≦1.0
0）であり、前記最密充填構造が、ホタル石型構造であ
るのが好ましい。
ｅ、ＳｎＴｅまたはＰｂxＧｅＴｅ1-x（0.01≦ｘ≦1.0
0）であり、前記最密充填構造が、ホタル石型構造であ
るのが好ましい。
【００１２】さらにまた、前記ホタル石型構造を有する
絶縁性フッ化物が、ＣａＦ2またはＳｒＦ2であるのが好
ましい。
絶縁性フッ化物が、ＣａＦ2またはＳｒＦ2であるのが好
ましい。
【００１３】
【作用】本発明においては、強誘電体としてＩＶーＶＩ
化合物を用いているので、非酸化雰囲気で成膜ができ
る。さらに、結晶構造が簡単でしかも結晶化温度が低い
ので、高温処理を必要としない。
化合物を用いているので、非酸化雰囲気で成膜ができ
る。さらに、結晶構造が簡単でしかも結晶化温度が低い
ので、高温処理を必要としない。
【００１４】
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、もとより本発明はかかる実施
例のみに限定されるものではない。
例に基づいて説明するが、もとより本発明はかかる実施
例のみに限定されるものではない。
【００１５】図１は本発明の第１実施例の断面図、図２
は本発明の第２実施例の断面図である。図において、１
は半導体基板、２は不純物拡散層、３および５は絶縁体
層、４は電極を示す。
は本発明の第２実施例の断面図である。図において、１
は半導体基板、２は不純物拡散層、３および５は絶縁体
層、４は電極を示す。
【００１６】半導体基板１、不純物拡散層２、電極４
は、従来よりＭＦＳ型半導体素子に用いられているもの
と同様であるので、その構成の詳細な説明は省略する。
は、従来よりＭＦＳ型半導体素子に用いられているもの
と同様であるので、その構成の詳細な説明は省略する。
【００１７】図１に示す第１実施例においては、絶縁体
層３は一層から構成されている。この絶縁体層３の材質
としては、ＩＶーＶＩ化合物の中で強誘電性を示すもの
を用いる。ここで、ＩＶーＶＩ化合物を用いるのは、非
酸素雰囲気で成膜ができること、結晶化温度が約２３０
℃と低いこと、および結晶構造が簡単なことによる。こ
のＩＶーＶＩ化合物の具体例としては、ＧｅＴｅ、Ｓｎ
Ｔｅ、ＰｂxＧｅＴｅ1-x（0.01≦ｘ≦1.00）などを挙げ
ることができる。また、形成される絶縁体層３の膜厚
は、使用する材質や半導体素子の使用目的を考慮して適
宜決定される。その具体例を挙げれば、反転電圧の低
減、デバイス構造の平坦化を考えると10〜50nm程度の薄
い膜が好ましいが、強誘電体内に流れるリ-ク電流等を
考えると500nm程度まででも動作に大きく影響すること
はない。
層３は一層から構成されている。この絶縁体層３の材質
としては、ＩＶーＶＩ化合物の中で強誘電性を示すもの
を用いる。ここで、ＩＶーＶＩ化合物を用いるのは、非
酸素雰囲気で成膜ができること、結晶化温度が約２３０
℃と低いこと、および結晶構造が簡単なことによる。こ
のＩＶーＶＩ化合物の具体例としては、ＧｅＴｅ、Ｓｎ
Ｔｅ、ＰｂxＧｅＴｅ1-x（0.01≦ｘ≦1.00）などを挙げ
ることができる。また、形成される絶縁体層３の膜厚
は、使用する材質や半導体素子の使用目的を考慮して適
宜決定される。その具体例を挙げれば、反転電圧の低
減、デバイス構造の平坦化を考えると10〜50nm程度の薄
い膜が好ましいが、強誘電体内に流れるリ-ク電流等を
考えると500nm程度まででも動作に大きく影響すること
はない。
【００１８】図２に示す第２実施例においては、絶縁体
層５は、主層５Ａと従層（バッファ層）５Ｂとから構成
されている。図２に示す例においては、従層５Ｂは、半
導体基板１側に形成されているが、この位置はここに限
定されるものではなく、電極４側に形成してもよく、ま
た半導体基板１および電極４側の両面に形成しても良
い。このように従層５Ｂを設けるのは、主層５Ａの構成
元素と半導体基板１や電極４に拡散するのを防止するた
め、および主層５Ａと半導体基板１もしくは電極４間に
おける電子等の移動を防止するためである。かかる観点
から、従層５Ｂの材質としては、最密充填構造を有しし
かも導電率の小さなものが用いられる。その具体例とし
ては、最密充填構造を有する絶縁性フッ化物を挙げるこ
とができる。また、最密充填構造の具体例としてはホタ
ル石構造を挙げることができる。ホタル石構造を有する
絶縁性フッ化物としては、ＣａＦ2（導電率：２．５／
１０14・ｏｈｍ・ｃｍ）やＳｒＦ2を挙げることができ
る。主層５Ａおよび従層５Ｂの膜厚は、前記従層５Ｂの
目的、半導体素子の使用目的などを考慮して適宜決定さ
れる。その具体例としては、十分バリア効果が表れる膜
厚であれば動作電圧低減を考えると５nm以下の薄い膜で
ある方が好ましいが、よりバリア性、結晶性を確実にす
るとすれば、５０ｎｍ程度まで厚くしても動作に大きな
影響を与えない。
層５は、主層５Ａと従層（バッファ層）５Ｂとから構成
されている。図２に示す例においては、従層５Ｂは、半
導体基板１側に形成されているが、この位置はここに限
定されるものではなく、電極４側に形成してもよく、ま
た半導体基板１および電極４側の両面に形成しても良
い。このように従層５Ｂを設けるのは、主層５Ａの構成
元素と半導体基板１や電極４に拡散するのを防止するた
め、および主層５Ａと半導体基板１もしくは電極４間に
おける電子等の移動を防止するためである。かかる観点
から、従層５Ｂの材質としては、最密充填構造を有しし
かも導電率の小さなものが用いられる。その具体例とし
ては、最密充填構造を有する絶縁性フッ化物を挙げるこ
とができる。また、最密充填構造の具体例としてはホタ
ル石構造を挙げることができる。ホタル石構造を有する
絶縁性フッ化物としては、ＣａＦ2（導電率：２．５／
１０14・ｏｈｍ・ｃｍ）やＳｒＦ2を挙げることができ
る。主層５Ａおよび従層５Ｂの膜厚は、前記従層５Ｂの
目的、半導体素子の使用目的などを考慮して適宜決定さ
れる。その具体例としては、十分バリア効果が表れる膜
厚であれば動作電圧低減を考えると５nm以下の薄い膜で
ある方が好ましいが、よりバリア性、結晶性を確実にす
るとすれば、５０ｎｍ程度まで厚くしても動作に大きな
影響を与えない。
【００１９】半導体基板１への絶縁体層３、５の成膜に
は、従来より半導体装置の成膜に用いられている各種の
成膜法、例えばＥＢ蒸着やスパッタリングなどを好適に
用いることができる。また、結晶性を向上させるため
に、成膜に際しては格子定数のミスマッチを小さくする
よう各部の材質を選定するのが好ましい。例えば、半導
体基板１としてＳｉ（１００）（格子間距離：５．４４
オングストローム）を用いた場合は、強誘電体からなる
絶縁体層３、５ＡとしてはＧｅＴｅ（１１１）（格子間
距離：５．９８オングストローム）を、従層５Ｂとして
はＣａＦ2（格子間距離：５．４６オングストローム）
やＳｒＦ2（格子間距離：５．７９９オングストロー
ム）を用いることができる。
は、従来より半導体装置の成膜に用いられている各種の
成膜法、例えばＥＢ蒸着やスパッタリングなどを好適に
用いることができる。また、結晶性を向上させるため
に、成膜に際しては格子定数のミスマッチを小さくする
よう各部の材質を選定するのが好ましい。例えば、半導
体基板１としてＳｉ（１００）（格子間距離：５．４４
オングストローム）を用いた場合は、強誘電体からなる
絶縁体層３、５ＡとしてはＧｅＴｅ（１１１）（格子間
距離：５．９８オングストローム）を、従層５Ｂとして
はＣａＦ2（格子間距離：５．４６オングストローム）
やＳｒＦ2（格子間距離：５．７９９オングストロー
ム）を用いることができる。
【００２０】なお、結晶性の良い膜や単結晶膜を成膜す
る場合には、ＣＶＤ，ＭＢＥ、ＩＣＢ、ＡＬＥなどの成
膜法を用いるのが好ましい。
る場合には、ＣＶＤ，ＭＢＥ、ＩＣＢ、ＡＬＥなどの成
膜法を用いるのが好ましい。
【００２１】
【発明の効果】以上説明したように、本発明によれば強
誘電体として酸化物強誘電体を用いていないので、非酸
素雰囲気において成膜することができ、かつ不要な膜が
半導体基板に形成されることもない。また、結晶化温度
が約２３０℃と低いので、高温処理を必要としない。さ
らに結晶構造が簡単なのでプロセスを単純化することが
できる。
誘電体として酸化物強誘電体を用いていないので、非酸
素雰囲気において成膜することができ、かつ不要な膜が
半導体基板に形成されることもない。また、結晶化温度
が約２３０℃と低いので、高温処理を必要としない。さ
らに結晶構造が簡単なのでプロセスを単純化することが
できる。
【図１】本発明の第１実施例の断面図である。
【図２】本発明の第２実施例の断面図である。
１ 半導体基板 ２ 不純物拡散層 ３ 強誘電体からなる絶縁体層 ４ 電極 ５ 絶縁体層 ５Ａ 強誘電体からなる主層 ５Ｂ 従層（バッファ層）
Claims (5)
- 【請求項１】 半導体基板と、該半導体基板の表層部に
所定の間隔をおいて形成された不純物拡散層と、前記半
導体基板上で前記不純物層間に橋架された絶縁体層と、
該絶縁体層上に積層された電極とからなる半導体素子で
あって、 前記絶縁体層が、ＩＶーＶＩ化合物の強誘電体からなる
ことを特徴とする半導体素子。 - 【請求項２】 前記絶縁体層が、ＩＶーＶＩ化合物の強
誘電体からなる主層と該主層の片面または両面に形成さ
れた最密充填構造を有する絶縁性フッ化物からなる従層
とからなることを特徴とする半導体素子。 - 【請求項３】 前記ＩＶーＶＩ化合物が、ＧｅＴｅ、Ｓ
ｎＴｅまたはＰｂxＧｅＴｅ1-x（0.01≦ｘ≦1.00）であ
ることを特徴とする請求項１または２記載の半導体素
子。 - 【請求項４】 前記最密充填構造がホタル石型構造であ
ることを特徴とする請求項２または３記載の半導体素
子。 - 【請求項５】 前記ホタル石型構造を有する絶縁性フッ
化物が、ＣａＦ2またはＳｒＦ2であることを特徴とする
請求項４記載の半導体素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30656191A JP3374216B2 (ja) | 1991-10-26 | 1991-10-26 | 強誘電体層を有する半導体素子 |
| US07/964,212 US5436490A (en) | 1991-10-26 | 1992-10-20 | Semiconductor device having ferroelectrics layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30656191A JP3374216B2 (ja) | 1991-10-26 | 1991-10-26 | 強誘電体層を有する半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121731A true JPH05121731A (ja) | 1993-05-18 |
| JP3374216B2 JP3374216B2 (ja) | 2003-02-04 |
Family
ID=17958537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30656191A Expired - Fee Related JP3374216B2 (ja) | 1991-10-26 | 1991-10-26 | 強誘電体層を有する半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5436490A (ja) |
| JP (1) | JP3374216B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MD174Z (ro) * | 2009-05-19 | 2010-10-31 | Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы | Material semiconductor |
| MD323Z (ro) * | 2009-12-29 | 2011-08-31 | Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы | Microfir termoelectric în izolaţie de sticlă |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523964A (en) * | 1994-04-07 | 1996-06-04 | Symetrix Corporation | Ferroelectric non-volatile memory unit |
| KR100218275B1 (ko) * | 1997-05-09 | 1999-09-01 | 윤종용 | 벌크형 1트랜지스터 구조의 강유전체 메모리소자 |
| KR100436056B1 (ko) | 1997-12-30 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 커패시터의 확산장벽막 형성방법 |
| US6262461B1 (en) * | 1998-06-22 | 2001-07-17 | Motorola, Inc. | Method and apparatus for creating a voltage threshold in a FET |
| JP2000183295A (ja) * | 1998-12-16 | 2000-06-30 | Matsushita Electronics Industry Corp | 半導体記憶装置及びその製造方法 |
| KR100626912B1 (ko) | 2004-04-23 | 2006-09-20 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법 |
| CN107025971B (zh) * | 2017-05-11 | 2019-02-01 | 电子科技大学 | 具有室温铁磁性的稀磁半导体材料及其制备方法和用途 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL202404A (ja) * | 1955-02-18 | |||
| US2791761A (en) * | 1955-02-18 | 1957-05-07 | Bell Telephone Labor Inc | Electrical switching and storage |
| JPS624370A (ja) * | 1985-07-01 | 1987-01-10 | Sharp Corp | 半導体素子 |
| JPS62119521A (ja) * | 1985-11-19 | 1987-05-30 | Canon Inc | 光学変調装置 |
| JP2708194B2 (ja) * | 1988-09-30 | 1998-02-04 | 株式会社東芝 | 半導体装置の駆動方法 |
| JPH02183569A (ja) * | 1989-01-10 | 1990-07-18 | Seiko Epson Corp | 強誘電体記憶装置 |
| JPH03227052A (ja) * | 1990-01-31 | 1991-10-08 | Mitsubishi Materials Corp | 高誘電体薄膜を形成した単結晶ウエハ |
| AU7479291A (en) * | 1990-02-26 | 1991-09-18 | Symetrix Corporation | Electronic devices and methods of constructing and utilizing same |
| JP3092140B2 (ja) * | 1990-06-01 | 2000-09-25 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US5119154A (en) * | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
| US5189594A (en) * | 1991-09-20 | 1993-02-23 | Rohm Co., Ltd. | Capacitor in a semiconductor integrated circuit and non-volatile memory using same |
| US5191510A (en) * | 1992-04-29 | 1993-03-02 | Ramtron International Corporation | Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices |
-
1991
- 1991-10-26 JP JP30656191A patent/JP3374216B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-20 US US07/964,212 patent/US5436490A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MD174Z (ro) * | 2009-05-19 | 2010-10-31 | Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы | Material semiconductor |
| MD323Z (ro) * | 2009-12-29 | 2011-08-31 | Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы | Microfir termoelectric în izolaţie de sticlă |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3374216B2 (ja) | 2003-02-04 |
| US5436490A (en) | 1995-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251625B2 (ja) | 電界効果トランジスタ | |
| JP2008219046A (ja) | 薄膜トランジスターの製造方法 | |
| US6458636B1 (en) | Method for forming polycrystalline silicon layer and method for fabricating thin film transistor | |
| JP4120938B2 (ja) | 高誘電率絶縁膜を有する半導体装置とその製造方法 | |
| JP3374216B2 (ja) | 強誘電体層を有する半導体素子 | |
| JPH11186523A (ja) | 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途 | |
| JPH0936263A (ja) | 浮遊ゲート型不揮発性半導体記憶装置 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH1168057A (ja) | 誘電体素子 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JP3105378B2 (ja) | 結晶性薄膜の成形法 | |
| JPH0769788A (ja) | 酸化物超電導体薄膜の形成方法 | |
| JP2002083937A (ja) | 強誘電体膜、半導体装置及びこれらの製造方法 | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JP3116048B2 (ja) | 強誘電体層を有する半導体素子及びその製法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0823073A (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| JP2531222Y2 (ja) | 焦電型センサ | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| JPH07245409A (ja) | 半導体装置 | |
| JPH1197630A (ja) | 強誘電体薄膜の製造方法及び強誘電体メモリ素子 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0571193B2 (ja) | ||
| JPH05243567A (ja) | Ｍｉｓ型トランジスタ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001024 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |