JPH0487442A - データ伝送用位相制御方式 - Google Patents
データ伝送用位相制御方式Info
- Publication number
- JPH0487442A JPH0487442A JP2202701A JP20270190A JPH0487442A JP H0487442 A JPH0487442 A JP H0487442A JP 2202701 A JP2202701 A JP 2202701A JP 20270190 A JP20270190 A JP 20270190A JP H0487442 A JPH0487442 A JP H0487442A
- Authority
- JP
- Japan
- Prior art keywords
- fixed pattern
- circuit
- elastic store
- phase control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 238000003780 insertion Methods 0.000 claims description 5
- 230000037431 insertion Effects 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送用位相制御方式に関し、特にエラス
ティック・ストアを使用するデータ伝送用位相制御方式
に関する。
ティック・ストアを使用するデータ伝送用位相制御方式
に関する。
従来のこの種のデータ伝送用位相制御方式は、第2図に
示すように、入力クロック信号によりエラスティック・
ストア2へ書き込まれた入力データ信号を、マスターク
ロック信号により出力データ信号として読み出している
。すなわち、入力データ信号は、これと同期して並列に
送られてくる入力クロック信号のパルスタイミングで、
エラスティック・ストア2に書き込まれていく。入力デ
ータ信号の位相は、接続される前段の回路からの距離等
により、ある範囲内で変動するが、この変動範囲は予想
可能である。エラスティック・ストア2の書き込み信号
をマスタークロック信号で読み出していくことにより、
出力データ信号の位相わ、入力データ信号の位相変動に
よらず、一定にできる。この結果、次段の信号処理回路
4へ与えるデータ信号の位相制御が実現される。
示すように、入力クロック信号によりエラスティック・
ストア2へ書き込まれた入力データ信号を、マスターク
ロック信号により出力データ信号として読み出している
。すなわち、入力データ信号は、これと同期して並列に
送られてくる入力クロック信号のパルスタイミングで、
エラスティック・ストア2に書き込まれていく。入力デ
ータ信号の位相は、接続される前段の回路からの距離等
により、ある範囲内で変動するが、この変動範囲は予想
可能である。エラスティック・ストア2の書き込み信号
をマスタークロック信号で読み出していくことにより、
出力データ信号の位相わ、入力データ信号の位相変動に
よらず、一定にできる。この結果、次段の信号処理回路
4へ与えるデータ信号の位相制御が実現される。
この従来のデータ伝送用位相制御方式では、次段の信号
処理回路へのクロック信号として、入力クロ・ンク信号
とは別のマスタークロツタ信号を使っており、入力クロ
ック信号が断になってもエラスティック・ストア2のデ
ータをマスタークロック信号によって読み出し続けるの
で、信号処理回路では入力断を検出できないという問題
点がある。
処理回路へのクロック信号として、入力クロ・ンク信号
とは別のマスタークロツタ信号を使っており、入力クロ
ック信号が断になってもエラスティック・ストア2のデ
ータをマスタークロック信号によって読み出し続けるの
で、信号処理回路では入力断を検出できないという問題
点がある。
本発明の方式は、入力データ信号を入力クロック信号の
タイミングで書き込み出力用クロック信号のタイミング
で読み出すエラスティック・ストアと、該エラスティッ
ク・ストアの前段に接続され前記入力データ信号の空き
信号期間内に固定パターンをもつデータを前記入力タロ
ツク信号のタイミングで挿入する固定パターン挿入回路
と、前記エラスティック・ストアの後段に接続されこれ
からの読み出し信号中の前記固定パターンデータの有無
を検出する固定パターン検出回路とを備えている。
タイミングで書き込み出力用クロック信号のタイミング
で読み出すエラスティック・ストアと、該エラスティッ
ク・ストアの前段に接続され前記入力データ信号の空き
信号期間内に固定パターンをもつデータを前記入力タロ
ツク信号のタイミングで挿入する固定パターン挿入回路
と、前記エラスティック・ストアの後段に接続されこれ
からの読み出し信号中の前記固定パターンデータの有無
を検出する固定パターン検出回路とを備えている。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の回路図である。エラスティ
ック・ストア2の前段に固定パターン挿入回路を接続し
て、入力データ信号の空き信号期間内に固定パターンを
もつデータを挿入させる。
ック・ストア2の前段に固定パターン挿入回路を接続し
て、入力データ信号の空き信号期間内に固定パターンを
もつデータを挿入させる。
エラスティック・ストア2の後段では、固定パターン検
出回路3により、固定パターン挿入回路1にて挿入され
た固定パターンがエラスティック・ストア2で正しく書
き込み・読み出しされたことの検証を行なう。もし入力
クロック信号が断になると、エラスティック・ストア2
への固定パターンの書き込みも停止し、固定パターン検
出回路3で正しい固定パターンが受信されなくなるので
、異常の検出が可能になる6 〔発明の効果〕 以上説明したように本発明は、位相制御回路の前段で、
挿入した固定パターンが位相制御回路を誤りなく通過し
たか否かを検出することにより、位相制御回路の前段の
断障害を後段の回路で検出できるという効果を有する。
出回路3により、固定パターン挿入回路1にて挿入され
た固定パターンがエラスティック・ストア2で正しく書
き込み・読み出しされたことの検証を行なう。もし入力
クロック信号が断になると、エラスティック・ストア2
への固定パターンの書き込みも停止し、固定パターン検
出回路3で正しい固定パターンが受信されなくなるので
、異常の検出が可能になる6 〔発明の効果〕 以上説明したように本発明は、位相制御回路の前段で、
挿入した固定パターンが位相制御回路を誤りなく通過し
たか否かを検出することにより、位相制御回路の前段の
断障害を後段の回路で検出できるという効果を有する。
第1図は本発明の一実施例の回路図、第2図は従来方式
の回路図である。 1・・・固定パターン挿入回路、2・・・エラスティッ
ク・ストア、3・・・固定パターン検出回路、4・・・
信号処理回路。 第1図
の回路図である。 1・・・固定パターン挿入回路、2・・・エラスティッ
ク・ストア、3・・・固定パターン検出回路、4・・・
信号処理回路。 第1図
Claims (1)
- 入力データ信号を入力クロック信号のタイミングで書き
込み出力用クロック信号のタイミングで読み出すエラス
ティック・ストアと、該エラスティック・ストアの前段
に接続され前記入力データ信号の空き信号期間内に固定
パターンをもつデータを前記入力クロック信号のタイミ
ングで挿入する固定パターン挿入回路と、前記エラステ
ィック・ストアの後段に接続されこれからの読み出し信
号中の前記固定パターンデータの有無を検出する固定パ
ターン検出回路とを備えていることを特徴とするデータ
伝送用位相制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2202701A JPH0487442A (ja) | 1990-07-31 | 1990-07-31 | データ伝送用位相制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2202701A JPH0487442A (ja) | 1990-07-31 | 1990-07-31 | データ伝送用位相制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0487442A true JPH0487442A (ja) | 1992-03-19 |
Family
ID=16461727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2202701A Pending JPH0487442A (ja) | 1990-07-31 | 1990-07-31 | データ伝送用位相制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0487442A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63172357A (ja) * | 1987-01-12 | 1988-07-16 | Nec Corp | 自己診断回路 |
-
1990
- 1990-07-31 JP JP2202701A patent/JPH0487442A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63172357A (ja) * | 1987-01-12 | 1988-07-16 | Nec Corp | 自己診断回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910001514A (ko) | 마이크로 프로세서 리세트 회로 및 방법과 컴퓨터 시스템 | |
JPS63273942A (ja) | 論理演算装置 | |
JPH0331928A (ja) | フレーム変換回路 | |
US6195769B1 (en) | Failsafe asynchronous data transfer corruption indicator | |
JPH0487442A (ja) | データ伝送用位相制御方式 | |
US7827455B1 (en) | System and method for detecting glitches on a high-speed interface | |
KR100274200B1 (ko) | 두얼포트램의데이터액세스장치 | |
JPH071604B2 (ja) | スキユ−補正回路 | |
JPH05265613A (ja) | データ転送回路 | |
JPH04239355A (ja) | 電子ディスク装置 | |
JP2581042B2 (ja) | スキユ−補正回路 | |
JPS6324503Y2 (ja) | ||
JP2734613B2 (ja) | 障害情報収集方式 | |
JPH05257871A (ja) | データバス制御方式 | |
JPH086870A (ja) | データ転送装置 | |
JPH0289300A (ja) | 半導体メモリ素子 | |
JPS636642A (ja) | カ−ド実装状態検出装置 | |
JPH0460846A (ja) | フォールト・トレラント・コンピュータ | |
JPH0374732A (ja) | コンピュータシステム | |
JPS6214544A (ja) | 同期式直列伝送デ−タ入力回路 | |
JP2002082843A (ja) | バースト転送制御回路及びバースト転送制御方法 | |
JPH02247754A (ja) | メモリシステムの断線検出処理装置 | |
JPS6329305B2 (ja) | ||
JPH04137943A (ja) | データ伝送方式 | |
JPH06326619A (ja) | エラーフラグ出力回路 |