JPH05265613A - データ転送回路 - Google Patents
データ転送回路Info
- Publication number
- JPH05265613A JPH05265613A JP6260492A JP6260492A JPH05265613A JP H05265613 A JPH05265613 A JP H05265613A JP 6260492 A JP6260492 A JP 6260492A JP 6260492 A JP6260492 A JP 6260492A JP H05265613 A JPH05265613 A JP H05265613A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- timing
- detection
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 プリント板間のデータ転送回路に関し、制御
部の処理を減少させ、信号線数を削減することを目的と
する。 【構成】 一方のプリント板に、発生したデータの読み
出しアドレスを検出するアドレス検出部２と、検出され
た読み出しアドレスからデータの読み出しタイミングを
生成する読み出しタイミング生成部３および生成された
読み出しタイミングに基づいてデータを検出するデータ
検出部４を有し、他方のプリント板に、前記読み出しア
ドレスと同一のアドレスを検出するアドレス検出部６
と、その検出したアドレスより検出タイミングを生成す
る検出タイミング生成部７と、その検出タイミングに基
づいて前記データ検出部４から送信されたデータを検出
するデータ検出部８およびその検出されたデータを出力
するデータ出力部９を有することを特徴とする。
部の処理を減少させ、信号線数を削減することを目的と
する。 【構成】 一方のプリント板に、発生したデータの読み
出しアドレスを検出するアドレス検出部２と、検出され
た読み出しアドレスからデータの読み出しタイミングを
生成する読み出しタイミング生成部３および生成された
読み出しタイミングに基づいてデータを検出するデータ
検出部４を有し、他方のプリント板に、前記読み出しア
ドレスと同一のアドレスを検出するアドレス検出部６
と、その検出したアドレスより検出タイミングを生成す
る検出タイミング生成部７と、その検出タイミングに基
づいて前記データ検出部４から送信されたデータを検出
するデータ検出部８およびその検出されたデータを出力
するデータ出力部９を有することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、プリント板間のデータ
転送回路に関する。データ転送時においてデータの転
送、表示を行うためには、一般に接続ケーブルが用いら
れているが、ケーブルの信号線数が増えるにつれてケー
ブルがコネクタ内に収納しきれなくなる状態が生じてい
る。このような場合、ケーブルの信号線の数を削減して
転送する必要がある。また、多種の信号を転送し、表示
する場合において、信号を処理する制御部での処理は、
転送する信号の数が増えるにつれて増加する。このた
め、多くの信号をより短い時間で転送するには、制御部
での処理を減らす必要もあった。
転送回路に関する。データ転送時においてデータの転
送、表示を行うためには、一般に接続ケーブルが用いら
れているが、ケーブルの信号線数が増えるにつれてケー
ブルがコネクタ内に収納しきれなくなる状態が生じてい
る。このような場合、ケーブルの信号線の数を削減して
転送する必要がある。また、多種の信号を転送し、表示
する場合において、信号を処理する制御部での処理は、
転送する信号の数が増えるにつれて増加する。このた
め、多くの信号をより短い時間で転送するには、制御部
での処理を減らす必要もあった。
【０００２】
【従来の技術】従来のデータ転送回路においては、図４
に示すように、データがデータ検出部１３内に存在する
とき、制御部１０から出力されたデータの読み出しアド
レスがアドレス検出部１１にて検出され（図中の読み出
しアドレス（ａ）参照）、検出タイミング生成部１２で
検出タイミングが生成される。そしてそのタイミングに
よりデータ検出部１３で検出されたデータは、プリント
板Ｐｔ２の制御部１０へ送信される（図中のデータ
（ｂ）参照）。
に示すように、データがデータ検出部１３内に存在する
とき、制御部１０から出力されたデータの読み出しアド
レスがアドレス検出部１１にて検出され（図中の読み出
しアドレス（ａ）参照）、検出タイミング生成部１２で
検出タイミングが生成される。そしてそのタイミングに
よりデータ検出部１３で検出されたデータは、プリント
板Ｐｔ２の制御部１０へ送信される（図中のデータ
（ｂ）参照）。
【０００３】そして制御部１０より送信されたデータの
書き込みアドレスは、アドレス検出部１４にて検出さ
れ、検出タイミング生成部１５でその検出タイミングが
生成される（図中の書き込みアドレス（ｃ）参照）。次
いでそのタイミングでデータ検出部１６にてプリント板
Ｐｔ１から転送されてきたデータ（制御部１０内に格納
されている）をデータ表示部１７へ出力していた（図中
のデータ（ｄ）参照）。図５は上記の処理を示すフロー
チャートである。
書き込みアドレスは、アドレス検出部１４にて検出さ
れ、検出タイミング生成部１５でその検出タイミングが
生成される（図中の書き込みアドレス（ｃ）参照）。次
いでそのタイミングでデータ検出部１６にてプリント板
Ｐｔ１から転送されてきたデータ（制御部１０内に格納
されている）をデータ表示部１７へ出力していた（図中
のデータ（ｄ）参照）。図５は上記の処理を示すフロー
チャートである。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
データ転送回路では、制御部１０は、データの読み出し
アドレス，書き込みアドレスをそれぞれアドレス検出部
へ異なるタイミングで送信し、プリント板Ｐｔ１でのデ
ータを検出し、転送するといった処理が必要となるた
め、制御部１０での処理が多くなり転送時間が増えると
いう問題があった。さらに、信号の数が増加するに伴
い、接続ケーブルの信号線数が増加し、それにより、コ
ネクタ内にケーブルを収容することが不可能となる問題
も生じていた。
データ転送回路では、制御部１０は、データの読み出し
アドレス，書き込みアドレスをそれぞれアドレス検出部
へ異なるタイミングで送信し、プリント板Ｐｔ１でのデ
ータを検出し、転送するといった処理が必要となるた
め、制御部１０での処理が多くなり転送時間が増えると
いう問題があった。さらに、信号の数が増加するに伴
い、接続ケーブルの信号線数が増加し、それにより、コ
ネクタ内にケーブルを収容することが不可能となる問題
も生じていた。
【０００５】本発明は以上の事情を考慮してなされたも
ので、データ転送においてケーブルの信号線数を削減す
るとともに、制御部での処理を減少させることによりデ
ータの転送時間を短縮させるようにしたデータ転送回路
を提供するものである。
ので、データ転送においてケーブルの信号線数を削減す
るとともに、制御部での処理を減少させることによりデ
ータの転送時間を短縮させるようにしたデータ転送回路
を提供するものである。
【０００６】
【課題を解決するための手段】図１は本発明の原理を説
明するためのブロック図である。同図において本発明の
データ転送回路は、マイクロプロセッサを用いた制御部
１を介し、プリント板間でデータ転送を行うデータ転送
回路において、一方のプリント板に、発生したデータの
読み出しアドレスを検出するアドレス検出部２と、検出
された読み出しアドレスからデータの読み出しタイミン
グを生成する読み出しタイミング生成部３および生成さ
れた読み出しタイミングに基づいてデータを検出するデ
ータ検出部４を有し、他方のプリント板に、前記読み出
しアドレスと同一のアドレスを検出するアドレス検出部
６と、その検出したアドレスより検出タイミングを生成
する検出タイミング生成部７と、その検出タイミングに
基づいて前記データ検出部４から送信されたデータを検
出するデータ検出部８およびその検出されたデータを出
力するデータ出力部９を有することを特徴とする。
明するためのブロック図である。同図において本発明の
データ転送回路は、マイクロプロセッサを用いた制御部
１を介し、プリント板間でデータ転送を行うデータ転送
回路において、一方のプリント板に、発生したデータの
読み出しアドレスを検出するアドレス検出部２と、検出
された読み出しアドレスからデータの読み出しタイミン
グを生成する読み出しタイミング生成部３および生成さ
れた読み出しタイミングに基づいてデータを検出するデ
ータ検出部４を有し、他方のプリント板に、前記読み出
しアドレスと同一のアドレスを検出するアドレス検出部
６と、その検出したアドレスより検出タイミングを生成
する検出タイミング生成部７と、その検出タイミングに
基づいて前記データ検出部４から送信されたデータを検
出するデータ検出部８およびその検出されたデータを出
力するデータ出力部９を有することを特徴とする。
【０００７】すなわち、発生したデータの読み出しアド
レスと同一のアドレスをアドレス検出部６より検出し、
検出タイミング生成部７にてその検出したアドレスより
検出タイミングを作成する。そして、プリント板Ｐｔ１
において、データの読み出しアドレスで生成された読み
出しタイミングを用いてデータ検出部４はデータを検出
すると同時に、上記の検出タイミングにて、プリント板
Ｐｔ２のデータ検出部８はプリント板Ｐｔ１から送信さ
れたデータを検出してデータ出力部９に送信する構成で
ある。
レスと同一のアドレスをアドレス検出部６より検出し、
検出タイミング生成部７にてその検出したアドレスより
検出タイミングを作成する。そして、プリント板Ｐｔ１
において、データの読み出しアドレスで生成された読み
出しタイミングを用いてデータ検出部４はデータを検出
すると同時に、上記の検出タイミングにて、プリント板
Ｐｔ２のデータ検出部８はプリント板Ｐｔ１から送信さ
れたデータを検出してデータ出力部９に送信する構成で
ある。
【０００８】
【作用】本発明にしたがえば、データの読み出しアドレ
スによるタイミング、すなわち、アドレス検出部２で読
み出しアドレスを検出し、読み出しタイミング生成部３
により作成されたタイミングと同一のタイミングを、プ
リント板Ｐｔ２の検出タイミング作成回路５にて作成す
ることにより、これら２つのタイミングでデータ転送が
行われるため、データ出力に用いられる接続ケーブルが
不要となってケーブルの信号線数の削減が可能となり、
さらに、制御部１での処理を減少させることができる。
スによるタイミング、すなわち、アドレス検出部２で読
み出しアドレスを検出し、読み出しタイミング生成部３
により作成されたタイミングと同一のタイミングを、プ
リント板Ｐｔ２の検出タイミング作成回路５にて作成す
ることにより、これら２つのタイミングでデータ転送が
行われるため、データ出力に用いられる接続ケーブルが
不要となってケーブルの信号線数の削減が可能となり、
さらに、制御部１での処理を減少させることができる。
【０００９】
【実施例】以下、図に示す実施例に基づいて本発明を詳
述する。なお、これによって本発明は限定されるもので
はない。図２は本発明の一実施例を示すアラーム転送回
路の構成図である。同図において、５はアドレス検出部
６および検出タイミング生成部７からなる検出タイミン
グ作成回路である。すなわち、発生したデータの読み出
しアドレスと同一のアドレスをそのアドレス検出部６よ
り検出し、検出タイミング生成部７にてその検出したア
ドレスより検出タイミングを作成する。そして、プリン
ト板Ｐｔ１においてデータの読み出しアドレスで生成さ
れた読み出しタイミングを用いてアラーム検出部１０は
アラーム信号を検出すると同時に、上記の検出タイミン
グにてプリント板Ｐｔ２のアラーム検出部１０は、プリ
ント板Ｐｔ１にて発生し送信されたアラーム信号を検出
し、ＬＥＤ点灯部１１にて点灯させる構成である。
述する。なお、これによって本発明は限定されるもので
はない。図２は本発明の一実施例を示すアラーム転送回
路の構成図である。同図において、５はアドレス検出部
６および検出タイミング生成部７からなる検出タイミン
グ作成回路である。すなわち、発生したデータの読み出
しアドレスと同一のアドレスをそのアドレス検出部６よ
り検出し、検出タイミング生成部７にてその検出したア
ドレスより検出タイミングを作成する。そして、プリン
ト板Ｐｔ１においてデータの読み出しアドレスで生成さ
れた読み出しタイミングを用いてアラーム検出部１０は
アラーム信号を検出すると同時に、上記の検出タイミン
グにてプリント板Ｐｔ２のアラーム検出部１０は、プリ
ント板Ｐｔ１にて発生し送信されたアラーム信号を検出
し、ＬＥＤ点灯部１１にて点灯させる構成である。
【００１０】このような構成においてこの実施例の動作
を図３に示すフローチャートにしたがって以下に説明す
る。プリント板Ｐｔ１においてアラーム（データ）が発
生すると（ステップ30）、アラーム検出部４にて検出さ
れる（ステップ31）。制御部１よりその読み出しアドレ
スを出力し（ステップ32）、プリント板Ｐｔ１のアドレ
ス検出部２にてそのアドレスを検出し、読み出しタイミ
ング生成部３において読み出しタイミングを生成する
（ステップ33）。次いで、その読み出しタイミングに基
づいてアラーム検出部４で検出したアラーム信号をプリ
ント板Ｐｔ２へ送信する。
を図３に示すフローチャートにしたがって以下に説明す
る。プリント板Ｐｔ１においてアラーム（データ）が発
生すると（ステップ30）、アラーム検出部４にて検出さ
れる（ステップ31）。制御部１よりその読み出しアドレ
スを出力し（ステップ32）、プリント板Ｐｔ１のアドレ
ス検出部２にてそのアドレスを検出し、読み出しタイミ
ング生成部３において読み出しタイミングを生成する
（ステップ33）。次いで、その読み出しタイミングに基
づいてアラーム検出部４で検出したアラーム信号をプリ
ント板Ｐｔ２へ送信する。
【００１１】一方、上記と時を同じくしてプリント板Ｐ
ｔ２においても、アドレス検出部６でその同一の読み出
しアドレスを検出し、検出タイミング作成回路５にて、
検出タイミングが作成される（ステップ33）。その検出
タイミングに基づいて、上述したアラーム検出部４から
送信されたアラーム信号を、制御部１に入力されるのと
同時に、アラーム検出部１０にて検出し（ステップ3
4）、ＬＥＤ点灯部１１のＬＥＤを点灯させる（ステッ
プ35）よう動作する。
ｔ２においても、アドレス検出部６でその同一の読み出
しアドレスを検出し、検出タイミング作成回路５にて、
検出タイミングが作成される（ステップ33）。その検出
タイミングに基づいて、上述したアラーム検出部４から
送信されたアラーム信号を、制御部１に入力されるのと
同時に、アラーム検出部１０にて検出し（ステップ3
4）、ＬＥＤ点灯部１１のＬＥＤを点灯させる（ステッ
プ35）よう動作する。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
データ転送における制御部の処理を少なくすることがで
き、また、２枚のプリント板間の接続ケーブルの信号線
数を削減することができる。それにより、データの転送
時間の短縮が可能となり、係るデータ転送回路の性能向
上に寄与するところが大きい。
データ転送における制御部の処理を少なくすることがで
き、また、２枚のプリント板間の接続ケーブルの信号線
数を削減することができる。それにより、データの転送
時間の短縮が可能となり、係るデータ転送回路の性能向
上に寄与するところが大きい。
【図１】本発明の原理を示す説明図である。
【図２】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図３】実施例の動作を示すフローチャートである。
【図４】従来例の構成を示すブロック図である。
【図５】従来例の動作を示すフローチャートである。
１ 制御部 ２ アドレス検出部 ３ 読み出しタイミング生成部 ４ データ検出部 ５ 検出タイミング作成回路 ６ アドレス検出部 ７ 検出タイミング生成部 ８ データ検出部 ９ データ出力部
Claims (1)
- 【請求項１】 マイクロプロセッサを用いた制御部(１)
を介し、プリント板間でデータ転送を行うデータ転送回
路において、 一方のプリント板に、発生したデータの読み出しアドレ
スを検出するアドレス検出部(２)と、検出された読み出
しアドレスからデータの読み出しタイミングを生成する
読み出しタイミング生成部(３)および生成された読み出
しタイミングに基づいてデータを検出するデータ検出部
(４)を有し、 他方のプリント板に、前記読み出しアドレスと同一のア
ドレスを検出するアドレス検出部(６)と、その検出した
アドレスより検出タイミングを生成する検出タイミング
生成部(７)と、その検出タイミングに基づいて前記デー
タ検出部(４)から送信されたデータを検出するデータ検
出部(８)およびその検出されたデータを出力するデータ
出力部(９)を有することを特徴とするデータ転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260492A JPH05265613A (ja) | 1992-03-18 | 1992-03-18 | データ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260492A JPH05265613A (ja) | 1992-03-18 | 1992-03-18 | データ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05265613A true JPH05265613A (ja) | 1993-10-15 |
Family
ID=13205097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260492A Withdrawn JPH05265613A (ja) | 1992-03-18 | 1992-03-18 | データ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05265613A (ja) |
-
1992
- 1992-03-18 JP JP6260492A patent/JPH05265613A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910001514A (ko) | 마이크로 프로세서 리세트 회로 및 방법과 컴퓨터 시스템 | |
| JPH05265613A (ja) | データ転送回路 | |
| JPH01133494A (ja) | ビデオハードコピー装置の自動調整方法 | |
| JP2002366505A (ja) | 実装位置検出方法及び装置 | |
| KR100274200B1 (ko) | 두얼포트램의데이터액세스장치 | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JPH0487442A (ja) | データ伝送用位相制御方式 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JPH0374732A (ja) | コンピュータシステム | |
| JP2658887B2 (ja) | プリンタコントローラ | |
| JPS636642A (ja) | カ−ド実装状態検出装置 | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JPH0546487A (ja) | フアイル盤誤実装検出装置 | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPH071604B2 (ja) | スキユ−補正回路 | |
| JPH023220B2 (ja) | ||
| JPS6017532A (ja) | デイスプレイ・システム | |
| JP2000293278A (ja) | ノイズ検出回路 | |
| JPH04350745A (ja) | 記憶判定回路 | |
| KR970058098A (ko) | 전자교환기에서의 보드 실탈장 감지장치 | |
| JPS61259360A (ja) | 自己ストローブ信号生成回路 | |
| JPH07212245A (ja) | データ転送回路 | |
| JPH05257871A (ja) | データバス制御方式 | |
| JPH11282650A (ja) | Ｆｉｆｏメモリのハザード防止回路 | |
| JPH01233642A (ja) | メモリプリント板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |