JPS6017532A - デイスプレイ・システム - Google Patents
デイスプレイ・システムInfo
- Publication number
- JPS6017532A JPS6017532A JP58124520A JP12452083A JPS6017532A JP S6017532 A JPS6017532 A JP S6017532A JP 58124520 A JP58124520 A JP 58124520A JP 12452083 A JP12452083 A JP 12452083A JP S6017532 A JPS6017532 A JP S6017532A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- keyboard
- video
- video signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Low-Molecular Organic Synthesis Reactions Using Catalysts (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は中央処理装置（以下ＣＰＵと称す）より出力さ
れる表示データ信号とキーボードより出力されるキーボ
ード信号の夫々がデイスプレ制御部を介してビデオ信号
とされ、デイスプレイに表示されるシステムに係り、特
にビデオ信号の空き時間帯域にキーボード信号を重畳す
る手段を設けたデイスプレイ・システムに関する。
れる表示データ信号とキーボードより出力されるキーボ
ード信号の夫々がデイスプレ制御部を介してビデオ信号
とされ、デイスプレイに表示されるシステムに係り、特
にビデオ信号の空き時間帯域にキーボード信号を重畳す
る手段を設けたデイスプレイ・システムに関する。
（ｂ）従来技術と問題点
従来、デイスプレイ制御部より出力されるビデオ信号と
キーボードより出力されるキーポード信号は夫々別のケ
ーブルを用いて接続されている。
キーボードより出力されるキーポード信号は夫々別のケ
ーブルを用いて接続されている。
以下、従来のデイスプレイ・システムを図を用いて説明
する。第１図は従来のテイスプレイ・システムの一実施
例構成図を示す。
する。第１図は従来のテイスプレイ・システムの一実施
例構成図を示す。
図中、１はＣＰＵ、２は画像制御部、３はインタフェイ
ス、４は画像処理回路、５はメモリ、６は画像信号発生
回路、７，９はビデオＡＭＰ、８，１１はケーブル、１
０はデイスプレイ、１２は増幅器、１３はキーボードを
示す。
ス、４は画像処理回路、５はメモリ、６は画像信号発生
回路、７，９はビデオＡＭＰ、８，１１はケーブル、１
０はデイスプレイ、１２は増幅器、１３はキーボードを
示す。
第１図において、ＣＰＵ１より出力される表示データ信
号は画像制御部２のインタフェイス３を経て画像処理回
路４に入力され、書き込みの位置座標が決められ、その
位置座標のアドレスでメモリ５に書込まれる。メモリ５
より読み出された信号は画像信号発生回路６にてデイス
プレイ画像に対応したビデオ信号に整形される。整形さ
れたビデオ信号はビデオＡＭＰ７より出力されケーブル
８−ビデオＡＭＰ９を経てデイスプレイ１０に表示ささ
れる。
号は画像制御部２のインタフェイス３を経て画像処理回
路４に入力され、書き込みの位置座標が決められ、その
位置座標のアドレスでメモリ５に書込まれる。メモリ５
より読み出された信号は画像信号発生回路６にてデイス
プレイ画像に対応したビデオ信号に整形される。整形さ
れたビデオ信号はビデオＡＭＰ７より出力されケーブル
８−ビデオＡＭＰ９を経てデイスプレイ１０に表示ささ
れる。
一方、キーボード１３よりデイスプレイ１０に表示する
場合は、キーボード１３の所定のキーを押して所定の符
号を増幅器１２ケーブル１１、インタフェイス３を介し
て画像処理回路４に入力し、表示位置の指定を行ない、
その指定された位置のアト１／スでメモリ５に引込徒ハ
、そして胱出される。メモリ５より読出された信号は前
記の如く次の画像処理回路６にてビデオ信号に変換され
る。
場合は、キーボード１３の所定のキーを押して所定の符
号を増幅器１２ケーブル１１、インタフェイス３を介し
て画像処理回路４に入力し、表示位置の指定を行ない、
その指定された位置のアト１／スでメモリ５に引込徒ハ
、そして胱出される。メモリ５より読出された信号は前
記の如く次の画像処理回路６にてビデオ信号に変換され
る。
変換された、キーボードの文字、符号はビデオＡＭＰ７
、ケーブル８、ビデオＡＭＰ９を経てデイスプレイ１０
に表示される。
、ケーブル８、ビデオＡＭＰ９を経てデイスプレイ１０
に表示される。
上記のシステムにおいて、キーボド１３の出力信号を伝
送するケーブル１１とデイスプレイ１０に入力するビデ
オ信号の伝送用のケーブル８とが存在するため、配線上
のわずらわしさがある。またこのケーブル８，１１が長
距離化するとケーブルコストがデイスプレイ・システム
をコスト高にする欠点が生ずる。
送するケーブル１１とデイスプレイ１０に入力するビデ
オ信号の伝送用のケーブル８とが存在するため、配線上
のわずらわしさがある。またこのケーブル８，１１が長
距離化するとケーブルコストがデイスプレイ・システム
をコスト高にする欠点が生ずる。
（ｃ）発明の目的
本発明は上記欠点を解決するために、ビデオ信号の空き
時間帯域にキーボド信号を重畳することによりキーボー
ド信号伝送用のケーブルを節約した新規なデイスプレイ
・システムを提供することを目的とする。
時間帯域にキーボド信号を重畳することによりキーボー
ド信号伝送用のケーブルを節約した新規なデイスプレイ
・システムを提供することを目的とする。
（ｄ）発明の構成
本発明は前記目的を達成するために、制御部より出力さ
れるビデオ信号とキーボート信号を画像制御部に入力す
るデイスプレイ・システムにおいで、前記ビデオ信号の
空き時間帯域に該キーボード信号を重畳する手段を設け
たことを特薇とする。
れるビデオ信号とキーボート信号を画像制御部に入力す
るデイスプレイ・システムにおいで、前記ビデオ信号の
空き時間帯域に該キーボード信号を重畳する手段を設け
たことを特薇とする。
（ｅ）発明の実施例
本発明はビデオ信号が伝送されるケーブルにビデオ信号
にキーボード信号を実装したデイスプレイに関するもの
で、これによりキーボード信号のケーブルを省略するも
のである。
にキーボード信号を実装したデイスプレイに関するもの
で、これによりキーボード信号のケーブルを省略するも
のである。
以下、本発明のデイスプレイ・システウの一実施例を図
に従つて説明する。第２図は本発明のデイスプレイ・シ
ステムの一実施例構成図を示す。
に従つて説明する。第２図は本発明のデイスプレイ・シ
ステムの一実施例構成図を示す。
同図において、第１図と同一番号、符号は同一部材を示
す。
す。
第２図において、１４，１７はタイミング回路、１５，
１８はシフト回路、１６はキーボード波形整形回路、１
９はキーボード信号検出回路を示す。
１８はシフト回路、１６はキーボード波形整形回路、１
９はキーボード信号検出回路を示す。
第３図は、第２図の動作説明するためのタイムチャート
を示す。
を示す。
第２図において、第１図と同様にＣＰＵ１によつて出力
される表示データはインタフェイス３−画像処理回路４
−メモリ５−画像信号発生回路６−ビデオＡＭＰ（アン
プ）７を経て第３図（１）に示すビデオ信号となり、更
にケーブル８−ビデオアンプ９を経てデイスプレイ１０
およびタイミング回路１４に入力され、タイミング回路
１４では前記ビデオ信号（１）より同期信号（２）が抽
出される。この同期信号はΔｔシフト回路１５にてΔｔ
時間シフトされキーボード波形整形回路１６に入力され
る。
される表示データはインタフェイス３−画像処理回路４
−メモリ５−画像信号発生回路６−ビデオＡＭＰ（アン
プ）７を経て第３図（１）に示すビデオ信号となり、更
にケーブル８−ビデオアンプ９を経てデイスプレイ１０
およびタイミング回路１４に入力され、タイミング回路
１４では前記ビデオ信号（１）より同期信号（２）が抽
出される。この同期信号はΔｔシフト回路１５にてΔｔ
時間シフトされキーボード波形整形回路１６に入力され
る。
このΔｔ時間の時間はビデオ信号（１）のバックボーラ
帯域になっていて、この帯波に後記キーボード波形（５
）が重畳され、ビデオ信号に影響を与えない。
帯域になっていて、この帯波に後記キーボード波形（５
）が重畳され、ビデオ信号に影響を与えない。
キーボード１３より出力されるキーボード信号（４）は
先頭にスタートビットを有し、後部にストップビットを
有していて、前記同期信号（２）に同期している。
先頭にスタートビットを有し、後部にストップビットを
有していて、前記同期信号（２）に同期している。
キーボード信号（４）はキーボード波形整形回路１６に
て波形（３）により第３図（５）に示すキーボード波形
に整形される。このキーボード波形（５）は増幅器（以
下ＡＭＰと称す）１２より出力されケーブル８の伝送路
上で第３図（６）に示す如く、ビデオ信号（１）にキー
ボード波形（５）が重畳された波形になる。この重畳さ
れた汲形はキーボード信号検出回路１９に入力される。
て波形（３）により第３図（５）に示すキーボード波形
に整形される。このキーボード波形（５）は増幅器（以
下ＡＭＰと称す）１２より出力されケーブル８の伝送路
上で第３図（６）に示す如く、ビデオ信号（１）にキー
ボード波形（５）が重畳された波形になる。この重畳さ
れた汲形はキーボード信号検出回路１９に入力される。
一方、タイミング回路１７にてビデオ信号（１）または
（６）より同期信号（２）′を検出する。この同期信号
（２）′は前記同様Δｔシフト回路１８にてΔｔ時間シ
フトされ、第３図（３）′に示す波形になる。この波形
（３）′がキーボード信号検出回路１９に入力し、先き
に入力された波形（６）より第５図に示すキーボード信
号（７）を検出する。検出されたキーボード信号はイン
タフェイス３に入力され、第１図と同一経路の画像処理
回路４−メモリ５−画像信号発生回路６−ビデオＡＭＰ
７−ケーブル８−ビデオＡＭＡ９を経てデイスプレイに
表示される。
（６）より同期信号（２）′を検出する。この同期信号
（２）′は前記同様Δｔシフト回路１８にてΔｔ時間シ
フトされ、第３図（３）′に示す波形になる。この波形
（３）′がキーボード信号検出回路１９に入力し、先き
に入力された波形（６）より第５図に示すキーボード信
号（７）を検出する。検出されたキーボード信号はイン
タフェイス３に入力され、第１図と同一経路の画像処理
回路４−メモリ５−画像信号発生回路６−ビデオＡＭＰ
７−ケーブル８−ビデオＡＭＡ９を経てデイスプレイに
表示される。
（ｆ）発明の効果
以上説明した如く、本発明によれば、ビデオ信号にキー
ボード波形を重畳することによりビデオ信号のケーブル
の伝送路にキーボード信号を伝送することが出来、これ
によりキーボード信号のケーブル省略することできる利
点を有する。
ボード波形を重畳することによりビデオ信号のケーブル
の伝送路にキーボード信号を伝送することが出来、これ
によりキーボード信号のケーブル省略することできる利
点を有する。
第１図は従来のデイスプレイ・システム、第２図は本発
明の実施例、第３図は第２図の動作説明用のタイムチャ
ートを示す。 図中、１はＣＰＵ、２はデイスプレイ制御部、３はイン
タフェース、４は画像処理回路、５はメモリ、６は画像
信号発生回路、７，９はビデオＡＭＰ、８，１１はケー
ブル、１０はデイスプレイ、１２はＡＭＰ、１３はキー
ボード、１４，１７はタイミング回路、１５，１８はΔ
ｔシフト回路、１６はキーボード波形整形回路、１９は
キーボード信号検出回路を示す。
明の実施例、第３図は第２図の動作説明用のタイムチャ
ートを示す。 図中、１はＣＰＵ、２はデイスプレイ制御部、３はイン
タフェース、４は画像処理回路、５はメモリ、６は画像
信号発生回路、７，９はビデオＡＭＰ、８，１１はケー
ブル、１０はデイスプレイ、１２はＡＭＰ、１３はキー
ボード、１４，１７はタイミング回路、１５，１８はΔ
ｔシフト回路、１６はキーボード波形整形回路、１９は
キーボード信号検出回路を示す。
Claims (1)
- 制御部より出力されるビデオ信号と、キーボード信号を
デイスプレイ制御部に入力するデイスプレイ・システム
において、前記ビデオ信号の水平同期信号をクロックと
してキーボード信号をキーボードより出力する手段を設
け、前記ビデオ信号周波数の空き時間帯域にキーボード
信号を重畳する手段を設けたことを％徴とするデイスプ
レイ・システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124520A JPS6017532A (ja) | 1983-07-08 | 1983-07-08 | デイスプレイ・システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124520A JPS6017532A (ja) | 1983-07-08 | 1983-07-08 | デイスプレイ・システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6017532A true JPS6017532A (ja) | 1985-01-29 |
Family
ID=14887511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58124520A Pending JPS6017532A (ja) | 1983-07-08 | 1983-07-08 | デイスプレイ・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0717347U (ja) * | 1993-08-27 | 1995-03-28 | 鹿島建設株式会社 | スプリンクラーヘッド |
-
1983
- 1983-07-08 JP JP58124520A patent/JPS6017532A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0717347U (ja) * | 1993-08-27 | 1995-03-28 | 鹿島建設株式会社 | スプリンクラーヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4188588B2 (ja) | 画面上の画像フレームを更新する方法及び表示システム | |
| KR870002718A (ko) | 비데오 표시 시스템 | |
| JPH0410111B2 (ja) | ||
| JPS6017532A (ja) | デイスプレイ・システム | |
| JPH01133494A (ja) | ビデオハードコピー装置の自動調整方法 | |
| KR850000859A (ko) | 정보신호의 전송 방식 | |
| JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
| US5243321A (en) | Display control apparatus enabling clear display of operation performance of an arithmetic processor | |
| US11892871B2 (en) | Clock synchronization system and operation method thereof capable of synchronizing operation time of internal circuits | |
| JPH0348979U (ja) | ||
| US5948039A (en) | Vehicular navigation display system | |
| JP2973431B2 (ja) | 磁気記録再生装置 | |
| KR970057734A (ko) | 문자표시장치 | |
| JPH0292083A (ja) | 文字多重放送受信機 | |
| JP2661192B2 (ja) | 文字放送受信機 | |
| JPH0379714B2 (ja) | ||
| JPH06118930A (ja) | 表示制御装置および方式 | |
| JPS60180381A (ja) | 信号処理装置 | |
| JPH0214715B2 (ja) | ||
| JPH1074079A (ja) | デジタルオーバーレイ装置およびデジタルオーバーレイ回路 | |
| JPH06224894A (ja) | 同期引込方式とその装置 | |
| JPS61166276A (ja) | 映像信号処理装置 | |
| KR890003167A (ko) | 델타변조 방식의 프레임 동기 신호 검출회로 | |
| JPH02202280A (ja) | デジタルビデオ信号処理回路 | |
| JPH03250872A (ja) | スーパーインポーズ装置 |