JPH0410111B2 - - Google Patents
Info
- Publication number
- JPH0410111B2 JPH0410111B2 JP57058094A JP5809482A JPH0410111B2 JP H0410111 B2 JPH0410111 B2 JP H0410111B2 JP 57058094 A JP57058094 A JP 57058094A JP 5809482 A JP5809482 A JP 5809482A JP H0410111 B2 JPH0410111 B2 JP H0410111B2
- Authority
- JP
- Japan
- Prior art keywords
- screen data
- buffer memory
- central processing
- processing unit
- general
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 89
- 239000000872 buffer Substances 0.000 claims description 70
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 238000003786 synthesis reaction Methods 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 3
- 238000013500 data storage Methods 0.000 description 28
- 239000012536 storage buffer Substances 0.000 description 26
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000000605 extraction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
- Processing Or Creating Images (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
発明の対象
この発明は、端末制御装置に関し、特に中央処
理装置から端末装置に対する画面データの書込み
（出力）に於ける端末制御装置の改良に関するも
のである。
理装置から端末装置に対する画面データの書込み
（出力）に於ける端末制御装置の改良に関するも
のである。
従来技術
従来、デイスプレイ装置や印字装置等の端末装
置宛の画面データ出力は、中央処理装置の画面デ
ータをともなつた書込み命令を端末制御装置が受
信し、画面データを端末装置内のバツフアメモリ
に対応する画面データ編集用バツフアメモリ上で
画面データ編集回路により編集し、この編集した
画面データを端末装置に送信することにより行な
われていた。
置宛の画面データ出力は、中央処理装置の画面デ
ータをともなつた書込み命令を端末制御装置が受
信し、画面データを端末装置内のバツフアメモリ
に対応する画面データ編集用バツフアメモリ上で
画面データ編集回路により編集し、この編集した
画面データを端末装置に送信することにより行な
われていた。
上記端末制御装置内の処理に於いて、画面デー
タの編集処理は、画面データが複雑な程時間を費
すため端末装置側からみた応答時間は遅くなつて
いた。特に、複雑な初期画面等の同一画面データ
を繰り返し出力した場合、端末制御装置は同一画
面データに対して同じ編集処理を繰り返すことに
なり性能的に問題であつた。また、同一画面デー
タを中央処理装置が端末制御装置に対して繰り返
し送信するため、特に回線等を使用した場合、回
線使用の無駄を生じ回線使用量等のコスト面で不
利となつていた。
タの編集処理は、画面データが複雑な程時間を費
すため端末装置側からみた応答時間は遅くなつて
いた。特に、複雑な初期画面等の同一画面データ
を繰り返し出力した場合、端末制御装置は同一画
面データに対して同じ編集処理を繰り返すことに
なり性能的に問題であつた。また、同一画面デー
タを中央処理装置が端末制御装置に対して繰り返
し送信するため、特に回線等を使用した場合、回
線使用の無駄を生じ回線使用量等のコスト面で不
利となつていた。
発明の目的
この発明の目的とするところは上記の如き従来
の問題点を除去するものであり、汎用的画面デー
タの処理に関し処理性能を向上させ、また、中央
処理装置と端末制御装置間の転送データ量を低減
し、回線使用量等のコスト面で有利にさせるとい
う効果を有する端末制御装置を提供することにあ
る。
の問題点を除去するものであり、汎用的画面デー
タの処理に関し処理性能を向上させ、また、中央
処理装置と端末制御装置間の転送データ量を低減
し、回線使用量等のコスト面で有利にさせるとい
う効果を有する端末制御装置を提供することにあ
る。
発明の総括的説明
この発明の特徴とするところは、端末装置内の
バツフアメモリに対応する端末制御装置内の画面
データ編集用バツフアメモリの他に、中央処理装
置からの汎用的画面データを格納する汎用画面デ
ータ格納用バツフアメモリを設け、また、端末制
御装置内のバツフアメモリ上の画面データどうし
を合成する手段を設け、予め中央処理装置からの
汎用的画面データを編集、格納しておき、中央処
理装置からの指示で出力（合成出力）することで
ある。
バツフアメモリに対応する端末制御装置内の画面
データ編集用バツフアメモリの他に、中央処理装
置からの汎用的画面データを格納する汎用画面デ
ータ格納用バツフアメモリを設け、また、端末制
御装置内のバツフアメモリ上の画面データどうし
を合成する手段を設け、予め中央処理装置からの
汎用的画面データを編集、格納しておき、中央処
理装置からの指示で出力（合成出力）することで
ある。
本発明の特徴を以下にまとめる。
(1) 予め初期画面等の汎用画面データと、格納す
る汎用画面データ格納用バツフアメモリの番号
を中央処理装置より受信し、汎用画面データを
編集処理後指定された汎用画面データ格納用バ
ツフアメモリに格納する。
る汎用画面データ格納用バツフアメモリの番号
を中央処理装置より受信し、汎用画面データを
編集処理後指定された汎用画面データ格納用バ
ツフアメモリに格納する。
(2) 中央処理装置からの指示により、該汎用画面
データ格納用バツフアメモリ上の画面データを
端末装置に送信する。
データ格納用バツフアメモリ上の画面データを
端末装置に送信する。
(3) 中央処理装置からの指示により、複数の汎用
画面データ格納用バツフアメモリ上の画面デー
タどうしを合成し端末装置に送信する。
画面データ格納用バツフアメモリ上の画面デー
タどうしを合成し端末装置に送信する。
(4) 中央処理装置からの画面データと、１乃至は
複数の汎用画面データ格納用バツフアメモリ上
の汎用画面データを合成し端末装置に送信す
る。
複数の汎用画面データ格納用バツフアメモリ上
の汎用画面データを合成し端末装置に送信す
る。
発明の実施例
次に本発明の実施例を図面を用いて詳細に説明
する。
する。
第１図は、本発明の一実施例である端末制御装
置の回路構成例である。端末制御装置２は、中央
処理装置１と端末装置１１の間に位置する。端末
制御装置２は、中央処理装置１側に送受信回路３
を有し、また端末装置１１側にも送受信回路４を
有す。これら２つの送受信回路の間に、端末装置
１１内のバツフアメモリ１２に対応する画面デー
タ編集用バツフアメモリ５を有し、送受信回路３
ならびに送受信回路４に接続される。また、画面
データ編集用バツフアメモリ５は画面データ編集
回路６に接続される。複数の汎用画面データ格納
用バツフアメモリ７，８，９は、上記画面データ
編集用バツフアメモリ５に直接接続される。ま
た、これとは別に複数の汎用画面データ格納用バ
ツフアメモリ７，８，９は、画面データ合成回路
１０を介して画面データ編集用バツフアメモリ５
に接続される。
置の回路構成例である。端末制御装置２は、中央
処理装置１と端末装置１１の間に位置する。端末
制御装置２は、中央処理装置１側に送受信回路３
を有し、また端末装置１１側にも送受信回路４を
有す。これら２つの送受信回路の間に、端末装置
１１内のバツフアメモリ１２に対応する画面デー
タ編集用バツフアメモリ５を有し、送受信回路３
ならびに送受信回路４に接続される。また、画面
データ編集用バツフアメモリ５は画面データ編集
回路６に接続される。複数の汎用画面データ格納
用バツフアメモリ７，８，９は、上記画面データ
編集用バツフアメモリ５に直接接続される。ま
た、これとは別に複数の汎用画面データ格納用バ
ツフアメモリ７，８，９は、画面データ合成回路
１０を介して画面データ編集用バツフアメモリ５
に接続される。
第２図は、本発明の一実施例である端末制御装
置が中央処理装置より受信するデータストリーム
例である。格納データストリームは、格納命令２
０と格納する汎用画面データ格納用バツフアメモ
リ番号（例えばａ、ｂ、…ｎ）２１と格納する画
面データ２２から構成される。抽出データストリ
ームは、抽出命令２３と、端末装置に送信する画
面データが格納されている汎用画面データ格納用
バツフアメモリ番号２４から構成される。合成デ
ータストリームは、合成命令２５と、合成する画
面データが格納されている汎用画面データ格納用
バツフアメモリ番号２６と、中央処理装置１から
端末装置１１に対する画面データ２７から構成さ
れる。
置が中央処理装置より受信するデータストリーム
例である。格納データストリームは、格納命令２
０と格納する汎用画面データ格納用バツフアメモ
リ番号（例えばａ、ｂ、…ｎ）２１と格納する画
面データ２２から構成される。抽出データストリ
ームは、抽出命令２３と、端末装置に送信する画
面データが格納されている汎用画面データ格納用
バツフアメモリ番号２４から構成される。合成デ
ータストリームは、合成命令２５と、合成する画
面データが格納されている汎用画面データ格納用
バツフアメモリ番号２６と、中央処理装置１から
端末装置１１に対する画面データ２７から構成さ
れる。
次に上記一実施例の動作について詳細に説明す
る。
る。
(1) 格納：中央処理装置１は、端末装置１１宛の
初期画面等の汎用性の高い画面データを端末制
御装置２内の汎用画面データ格納用バツフアメ
モリ７，８，９に格納する。中央処理装置１か
ら格納データストリーム（格納命令２０、汎用
画面データ格納用バツフアメモリ番号２１、画
面データ２２）を送受信回路３を介して受信し
た端末制御装置２は、画面データ２２を一時的
に画面データ編集用バツフアメモリ５に格納す
る。この画面データ２２は、画面データ編集回
路６により画面データ編集処理を受け、編集後
の画面データは汎用画面データ格納用バツフア
メモリ番号２１で指定される汎用画面データ格
納用バツフアメモリに格納される。例えば、汎
用画面データ格納用バツフアメモリ番号２１が
ａであれば、汎用画面データ格納用バツフアメ
モリは７である。なお、格納命令２０を受信し
た端末制御装置２は、端末装置１１に対して何
ら画面データを送出しない。
初期画面等の汎用性の高い画面データを端末制
御装置２内の汎用画面データ格納用バツフアメ
モリ７，８，９に格納する。中央処理装置１か
ら格納データストリーム（格納命令２０、汎用
画面データ格納用バツフアメモリ番号２１、画
面データ２２）を送受信回路３を介して受信し
た端末制御装置２は、画面データ２２を一時的
に画面データ編集用バツフアメモリ５に格納す
る。この画面データ２２は、画面データ編集回
路６により画面データ編集処理を受け、編集後
の画面データは汎用画面データ格納用バツフア
メモリ番号２１で指定される汎用画面データ格
納用バツフアメモリに格納される。例えば、汎
用画面データ格納用バツフアメモリ番号２１が
ａであれば、汎用画面データ格納用バツフアメ
モリは７である。なお、格納命令２０を受信し
た端末制御装置２は、端末装置１１に対して何
ら画面データを送出しない。
(2) 抽出：中央処理装置１から抽出データストリ
ーム（抽出命令２３、汎用画面データ格納用バ
ツフアメモリ番号２４）を受信した端末制御装
置２は、汎用画面データ格納用バツフアメモリ
番号２４で指定された汎用画面データ格納用バ
ツフアメモリ７，８，９上の画面データを抽出
し、画面データ編集用バツフアメモリ５と送受
信回路４を介して端末装置１１内のバツフアメ
モリ１２に送出する。
ーム（抽出命令２３、汎用画面データ格納用バ
ツフアメモリ番号２４）を受信した端末制御装
置２は、汎用画面データ格納用バツフアメモリ
番号２４で指定された汎用画面データ格納用バ
ツフアメモリ７，８，９上の画面データを抽出
し、画面データ編集用バツフアメモリ５と送受
信回路４を介して端末装置１１内のバツフアメ
モリ１２に送出する。
(3) 合成：中央処理装置１から合成データストリ
ーム（合成命令２５、汎用画面データ格納用バ
ツフアメモリ番号２６、画面データ２７）を送
受信回路３を介して受信した端末制御装置２
は、画面データ２７を一時的に画面データ編集
用バツフアメモリ５に格納する。この画面デー
タ２７は、画面データ編集回路６により画面デ
ータ編集処理を受ける。編集後、画面データ合
成回路１０は、汎用画面データ格納用バツフア
メモリ番号２６で指定される汎用画面データ格
納用バツフアメモリ７，８，９上の画面データ
を抽出し、画面データ編集用バツフアメモリ５
上の画面データと合成し送受信回路４を介して
端末装置１１内のバツフアメモリ１２に送出す
る。なお、合成データストリームに於いて、複
数の汎用画面データ格納用バツフアメモリ番号
を指定すると、画面データ合成回路１０は画面
データ編集用バツフアメモリ５上の画面データ
と指定された汎用画面データ格納用バツフアメ
モリ７，８，９上の画面データを順次合成す
る。また、合成データストリームに於いて、複
数の汎用画面データ格納用バツフアメモリ番号
のみ指定し、画面データ２７を指定しないと、
画面データ合成回路１０は、指定された汎用画
面データ格納用バツフアメモリ７，８，９上の
画面データのみを画面データ編集用バツフアメ
モリ５上で順次合成し、端末装置１１内のバツ
フアメモリ１２に送出する。
ーム（合成命令２５、汎用画面データ格納用バ
ツフアメモリ番号２６、画面データ２７）を送
受信回路３を介して受信した端末制御装置２
は、画面データ２７を一時的に画面データ編集
用バツフアメモリ５に格納する。この画面デー
タ２７は、画面データ編集回路６により画面デ
ータ編集処理を受ける。編集後、画面データ合
成回路１０は、汎用画面データ格納用バツフア
メモリ番号２６で指定される汎用画面データ格
納用バツフアメモリ７，８，９上の画面データ
を抽出し、画面データ編集用バツフアメモリ５
上の画面データと合成し送受信回路４を介して
端末装置１１内のバツフアメモリ１２に送出す
る。なお、合成データストリームに於いて、複
数の汎用画面データ格納用バツフアメモリ番号
を指定すると、画面データ合成回路１０は画面
データ編集用バツフアメモリ５上の画面データ
と指定された汎用画面データ格納用バツフアメ
モリ７，８，９上の画面データを順次合成す
る。また、合成データストリームに於いて、複
数の汎用画面データ格納用バツフアメモリ番号
のみ指定し、画面データ２７を指定しないと、
画面データ合成回路１０は、指定された汎用画
面データ格納用バツフアメモリ７，８，９上の
画面データのみを画面データ編集用バツフアメ
モリ５上で順次合成し、端末装置１１内のバツ
フアメモリ１２に送出する。
なお、上記端末制御装置２に於いて、格納・抽
出・合成の各処理の切分けは、必ずしも命令（格
納命令２０、抽出命令２３、合成命令２５）によ
らなくてもかまわず、共通の命令（例えば書込み
命令）にともなうデータストリームで切分けても
良い。
出・合成の各処理の切分けは、必ずしも命令（格
納命令２０、抽出命令２３、合成命令２５）によ
らなくてもかまわず、共通の命令（例えば書込み
命令）にともなうデータストリームで切分けても
良い。
第３図は、上述の端末制御装置の処理手順を示
す。第３図の処理手順は、格納・抽出・合成の各
動作を、第２図に示す如く命令により切分ける場
合のものである。また、合成データストリームに
於ける汎用画面データ格納用バツフアメモリ７，
８，９の指定が一つの時のものである。第３図
で、Ａは画面データ編集用バツフアメモリ５を、
Ｂ（Ｎ）はバツフアメモリ番号がＮである汎用画
面データ格納用バツフアメモリを示す。また、
〔 〕はそのバツフアメモリ上の内容、即ち画面
データを示す。
す。第３図の処理手順は、格納・抽出・合成の各
動作を、第２図に示す如く命令により切分ける場
合のものである。また、合成データストリームに
於ける汎用画面データ格納用バツフアメモリ７，
８，９の指定が一つの時のものである。第３図
で、Ａは画面データ編集用バツフアメモリ５を、
Ｂ（Ｎ）はバツフアメモリ番号がＮである汎用画
面データ格納用バツフアメモリを示す。また、
〔 〕はそのバツフアメモリ上の内容、即ち画面
データを示す。
次に、画面データ合成回路１０による画面デー
タ編集用バツフアメモリ５上の画面データと、汎
用画面データ格納用バツフアメモリ（例えば７）
上の画面データとの合成方法について更に詳しく
説明する。
タ編集用バツフアメモリ５上の画面データと、汎
用画面データ格納用バツフアメモリ（例えば７）
上の画面データとの合成方法について更に詳しく
説明する。
第４図は、画面データの合成例を示すもので、
同一符号のものは前記実施例（第１図）と同一の
ものを示す。汎用画面データ格納用バツフアメモ
リ７に予め格納されている画面データ４１（編集
処理済）と、画面データ編集用バツフアメモリ５
上の中央処理装置からの画面データ４２（画面デ
ータ編集回路６により編集処理済）とを画面デー
タ合成回路１０により合成した場合、合成後の画
面データ４３は、端末装置１１に送出され表示さ
れる。
同一符号のものは前記実施例（第１図）と同一の
ものを示す。汎用画面データ格納用バツフアメモ
リ７に予め格納されている画面データ４１（編集
処理済）と、画面データ編集用バツフアメモリ５
上の中央処理装置からの画面データ４２（画面デ
ータ編集回路６により編集処理済）とを画面デー
タ合成回路１０により合成した場合、合成後の画
面データ４３は、端末装置１１に送出され表示さ
れる。
画面データの合成に関しては、端末装置１１が
フイールドアトリビユート（フイールド属性）を
もつ場合と、キヤラクタアトリビユート（文字属
性）をもつ場合とで端末制御装置２の構成が一部
異なる。以下、フイールドアトリビユート処理、
キヤラクタアトリビユート処理の順に説明する。
フイールドアトリビユート（フイールド属性）を
もつ場合と、キヤラクタアトリビユート（文字属
性）をもつ場合とで端末制御装置２の構成が一部
異なる。以下、フイールドアトリビユート処理、
キヤラクタアトリビユート処理の順に説明する。
第５図は、フイールドアトリビユートをもつ画
面データの合成例である。フイールドとは連続し
た文字のグループとして定義され、プログラム及
び端末装置で取扱うデータの最小単位である。１
フイールドは、先頭にフイールドの性格を決定す
るDFC（フイールド定義文字）と引続く何文字か
のフイールドデータで構成される。また、フイー
ルドはDFCから次のDFCの直前までであり、
DFCは端末装置上１文字分（無表示）を占める。
第５図に於いて、(a)は画面データ編集用バツフア
メモリ５に格納されている中央処理装置１からの
画面データの一部分、(b)は汎用画面データ格納用
バツフアメモリ（例えば７）に格納されている画
面データの一部分である。また、(c)は上記(a)と(b)
を合成後の画面データであり、画面データ編集用
バツフアメモリ５に格納される。画面データの合
成の際、フイールドとDFCの重なりが生じるた
めにどちらか一方の画面データに優先権を与える
必要がある。第５図は、(a)が優先画面データの場
合の例である。第１図の画面データ合成回路１０
は、DFC５１により定義されるフイールドと未
定義フイールド５９を合成する。この場合、定義
フイールドは未定義フイールドに優先するため、
DFC５１とこれに引続く文字５２が合成後の画
面データとなる。次に、(b)に於いてDFC５５と
これに引続く文字５６が現れると、画面データ合
成回路１０は、DFC５５とこれに引続く文字５
６を合成後の画面データとする。しかし、再び(a)
に於いて、DFC５３とこれに定義されるフイー
ルドが現れると、DFC５５を合成後の画面デー
タとする。また、画面データ合成回路１０は、
DFC５４とDFC５８を同時に検出すると、(a)の
DFC５４とこれにより定義されるフイールドを
優先する。
面データの合成例である。フイールドとは連続し
た文字のグループとして定義され、プログラム及
び端末装置で取扱うデータの最小単位である。１
フイールドは、先頭にフイールドの性格を決定す
るDFC（フイールド定義文字）と引続く何文字か
のフイールドデータで構成される。また、フイー
ルドはDFCから次のDFCの直前までであり、
DFCは端末装置上１文字分（無表示）を占める。
第５図に於いて、(a)は画面データ編集用バツフア
メモリ５に格納されている中央処理装置１からの
画面データの一部分、(b)は汎用画面データ格納用
バツフアメモリ（例えば７）に格納されている画
面データの一部分である。また、(c)は上記(a)と(b)
を合成後の画面データであり、画面データ編集用
バツフアメモリ５に格納される。画面データの合
成の際、フイールドとDFCの重なりが生じるた
めにどちらか一方の画面データに優先権を与える
必要がある。第５図は、(a)が優先画面データの場
合の例である。第１図の画面データ合成回路１０
は、DFC５１により定義されるフイールドと未
定義フイールド５９を合成する。この場合、定義
フイールドは未定義フイールドに優先するため、
DFC５１とこれに引続く文字５２が合成後の画
面データとなる。次に、(b)に於いてDFC５５と
これに引続く文字５６が現れると、画面データ合
成回路１０は、DFC５５とこれに引続く文字５
６を合成後の画面データとする。しかし、再び(a)
に於いて、DFC５３とこれに定義されるフイー
ルドが現れると、DFC５５を合成後の画面デー
タとする。また、画面データ合成回路１０は、
DFC５４とDFC５８を同時に検出すると、(a)の
DFC５４とこれにより定義されるフイールドを
優先する。
第６図は、本発明の一実施例である端末制御装
置のうち画面データ合成回路１０のブロツク図で
ある。優先画面データが格納されるバツフアメモ
リ６６と非優先画面データが格納されるバツフア
メモリ６７は、アドレスデコーダ６５とアドレス
バス６４を介してアドレス制御回路６３に接続さ
れる。アドレス制御回路６３には、外部からリセ
ツト信号６１とクロツク６２が供給される。ま
た、リセツト信号６１とクロツク６２は、転送指
示回路７２にも供給される。DFC検出用デコー
ダ７１は、データバス７０を介してバツフアメモ
リ６６，６７と接続される。また、DFC検出信
号７４を介して転送指示回路７２に接続される。
データ転送回路６８は、転送バス６９を介してバ
ツフアメモリ６６，６７と接続され、転送指示回
路７２とは転送指示信号７３により接続される。
置のうち画面データ合成回路１０のブロツク図で
ある。優先画面データが格納されるバツフアメモ
リ６６と非優先画面データが格納されるバツフア
メモリ６７は、アドレスデコーダ６５とアドレス
バス６４を介してアドレス制御回路６３に接続さ
れる。アドレス制御回路６３には、外部からリセ
ツト信号６１とクロツク６２が供給される。ま
た、リセツト信号６１とクロツク６２は、転送指
示回路７２にも供給される。DFC検出用デコー
ダ７１は、データバス７０を介してバツフアメモ
リ６６，６７と接続される。また、DFC検出信
号７４を介して転送指示回路７２に接続される。
データ転送回路６８は、転送バス６９を介してバ
ツフアメモリ６６，６７と接続され、転送指示回
路７２とは転送指示信号７３により接続される。
次に上記一実施例の動作について説明する。
アドレス制御回路６３は、リセツト信号６１に
よりバツフアメモリ６６，６７のアドレスを画面
の先頭（メモリの先頭）とし、以後クロツク６２
によりアドレスを１文字分（DFCも１文字とし
て扱う）カウントアツプする。DFC検出用デコ
ーダ７１は、DFCを検出するとDFC検出信号７
４により転送指示回路７２に検出を報告する。転
送指示回路７２は、リセツト信号６１により初期
状態となり、以後クロツク６２に同期し２つの
DFC検出信号７４により転送指示信号７３を介
してデータ転送回路６８を起動する。起動条件は
バツフアメモリ６７に於いてDFCを検出した場
合で、バツフアメモリ６６に於いてDFCを検出
するまでクロツク６２に同期して起動を繰返す。
第５図の画面データ例では、DFC５５から文字
５６ａまでの画面データと、DFC５７から文字
５６ｂまでの画面データに対して、転送指示回路
７２はデータ転送回路６８を起動する。データ転
送回路６８は、起動指示を受けるとバツフアメモ
リ６７から１文字分のデータをバツフアメモリ６
６に転送する。なお、前記の転送バス６９はデー
タバス７０と共通としてもかまわない。
よりバツフアメモリ６６，６７のアドレスを画面
の先頭（メモリの先頭）とし、以後クロツク６２
によりアドレスを１文字分（DFCも１文字とし
て扱う）カウントアツプする。DFC検出用デコ
ーダ７１は、DFCを検出するとDFC検出信号７
４により転送指示回路７２に検出を報告する。転
送指示回路７２は、リセツト信号６１により初期
状態となり、以後クロツク６２に同期し２つの
DFC検出信号７４により転送指示信号７３を介
してデータ転送回路６８を起動する。起動条件は
バツフアメモリ６７に於いてDFCを検出した場
合で、バツフアメモリ６６に於いてDFCを検出
するまでクロツク６２に同期して起動を繰返す。
第５図の画面データ例では、DFC５５から文字
５６ａまでの画面データと、DFC５７から文字
５６ｂまでの画面データに対して、転送指示回路
７２はデータ転送回路６８を起動する。データ転
送回路６８は、起動指示を受けるとバツフアメモ
リ６７から１文字分のデータをバツフアメモリ６
６に転送する。なお、前記の転送バス６９はデー
タバス７０と共通としてもかまわない。
第７図は、キヤラクタアトリビユート処理を行
なう端末制御装置のうち画面データ合成回路１０
のブロツク図で、同一符号のものは前記実施例と
同一のものを示す。キヤラクタアトリビユート処
理を行なう端末装置と端末制御装置内のバツフア
メモリ（第１図に於いて、バツフアメモリ１２、
画面データ編集用バツフアメモリ５、汎用画面デ
ータ格納用バツフアメモリ７，８，９）は、文字
を格納するキヤラクタバツフアと対応する文字の
属性を格納するアトリビユートバツフアから構成
される。（１文字に対するキヤラクタバツフアの
ビツト数とアトリビユートバツフアのビツト数は
必ずしも一致しなくともよい。） 第７図に於いて、文字はキヤラクタバツフア６
７ａよりキヤラクタバツフア６６ａにデータ転送
回路６８ａにより転送される。また、属性はアト
リビユートバツフア６７ｂよりアトリビユートバ
ツフア６６ｂにデータ転送回路６８ｂにより転送
される。転送の可否は、アトリビユートバツフア
６６ｂ，６７ｂの内容をアトリビユートデコーダ
７５がデコードし転送指示回路７２の判断により
行なわれる。このため、アトリビユート間の優先
順位（画面データの合成を行なうか否か）は、ア
トリビユートデコーダ７５と転送指示回路７２に
より任意に設定できる。
なう端末制御装置のうち画面データ合成回路１０
のブロツク図で、同一符号のものは前記実施例と
同一のものを示す。キヤラクタアトリビユート処
理を行なう端末装置と端末制御装置内のバツフア
メモリ（第１図に於いて、バツフアメモリ１２、
画面データ編集用バツフアメモリ５、汎用画面デ
ータ格納用バツフアメモリ７，８，９）は、文字
を格納するキヤラクタバツフアと対応する文字の
属性を格納するアトリビユートバツフアから構成
される。（１文字に対するキヤラクタバツフアの
ビツト数とアトリビユートバツフアのビツト数は
必ずしも一致しなくともよい。） 第７図に於いて、文字はキヤラクタバツフア６
７ａよりキヤラクタバツフア６６ａにデータ転送
回路６８ａにより転送される。また、属性はアト
リビユートバツフア６７ｂよりアトリビユートバ
ツフア６６ｂにデータ転送回路６８ｂにより転送
される。転送の可否は、アトリビユートバツフア
６６ｂ，６７ｂの内容をアトリビユートデコーダ
７５がデコードし転送指示回路７２の判断により
行なわれる。このため、アトリビユート間の優先
順位（画面データの合成を行なうか否か）は、ア
トリビユートデコーダ７５と転送指示回路７２に
より任意に設定できる。
第８図は、キヤラクタアトリビユートをもつ画
面データの合成例である。(a)は画面データ編集用
バツフアメモリ５（６６ａ，６６ｂ）に格納され
ている画面データの一部分、(b)は汎用画面データ
格納用バツフアメモリ６７ａ，６７ｂに格納され
ている画面データの一部分である。また、(c)は上
記(a)と(b)を合成後の画面データであり、画面デー
タ編集用バツフアメモリ５（６６ａ，６６ｂ）に
格納される。図は、アトリビユートが３種類
（０、１、２）の場合の簡単なもので、数字が大
きい方が優先権がある。また、同一アトリビユー
トに対しては、画面データ編集用バツフアメモリ
５（６６ａ，６６ｂ）の内容が優先する。
面データの合成例である。(a)は画面データ編集用
バツフアメモリ５（６６ａ，６６ｂ）に格納され
ている画面データの一部分、(b)は汎用画面データ
格納用バツフアメモリ６７ａ，６７ｂに格納され
ている画面データの一部分である。また、(c)は上
記(a)と(b)を合成後の画面データであり、画面デー
タ編集用バツフアメモリ５（６６ａ，６６ｂ）に
格納される。図は、アトリビユートが３種類
（０、１、２）の場合の簡単なもので、数字が大
きい方が優先権がある。また、同一アトリビユー
トに対しては、画面データ編集用バツフアメモリ
５（６６ａ，６６ｂ）の内容が優先する。
発明の効果
以上述べた如き構成であるから本発明にあつて
は、次の如き効果が得られる。
は、次の如き効果が得られる。
１ 予め端末装置宛の汎用的画面データに対して
編集・格納をしておくので、該画面データに対
して再編集する必要がない。このため、端末制
御装置の処理時間が短縮し、端末装置側からみ
た場合応答時間が早くなる。オンライン処理の
初期画面表示等に有効で、画面が複雑な程効果
が大きい。
編集・格納をしておくので、該画面データに対
して再編集する必要がない。このため、端末制
御装置の処理時間が短縮し、端末装置側からみ
た場合応答時間が早くなる。オンライン処理の
初期画面表示等に有効で、画面が複雑な程効果
が大きい。
２ 予め表示画面の汎用的部分のみを切出し、編
集・格納しておけるので、その画面データに対
しては再編集する必要がなく端末制御装置の処
理時間が短縮し性能が向上する。
集・格納しておけるので、その画面データに対
しては再編集する必要がなく端末制御装置の処
理時間が短縮し性能が向上する。
３ 中央処理装置と端末制御装置間のデータ転送
量が低減し性能が向上する。また、回線等を使
用した場合、回線使用の無駄がなくなりコスト
面で有利となる。
量が低減し性能が向上する。また、回線等を使
用した場合、回線使用の無駄がなくなりコスト
面で有利となる。
第１図は本発明の一実施例を示す端末制御装置
のブロツク図、第２図は本発明の一実施例である
端末制御装置が中央処理装置より受信するデータ
ストリーム例を示す図、第３図は本発明の一実施
例である端末制御装置の処理手順を示す図、第４
図は画面データの合成例を示す図、第５図はフイ
ールドアトリビユートをもつ画面データの合成例
を示す図である。また、第６図は本発明の一実施
例である端末制御装置のうち画面データ（フイー
ルドアトリビユート）合成回路のブロツク図、第
７図は画面データ（キヤラクタアトリビユート）
合成回路のブロツク図、第８図はキヤラクタアト
リビユートをもつ画面データの合成例を示す図で
ある。 １……中央処理装置、２……端末制御装置、
３，４……送受信回路、５……画面データ編集用
バツフアメモリ、６……画面データ編集回路、
７，８，９……汎用画面データ格納用バツフアメ
モリ、１０……画面データ合成回路、１１……端
末装置、１２……バツフアメモリ、２０……格納
命令、２３……抽出命令、２５……合成命令、２
１，２４，２６……汎用画面データ格納用バツフ
アメモリ番号、２２，２７……画面データ、４
１，４２，４３……画面データ、５１，５３，５
４，５５，５７，５８……DFC、５２，５６…
…文字、５９……未定義フイールド、６１……リ
セツト信号、６２……クロツク、６３……アドレ
ス制御回路、６４……アドレスバス、６５……ア
ドレスデコーダ、６６，６７……バツフアメモ
リ、６８，６８ａ，６８ｂ……データ転送回路、
６９，６９ａ，６９ｂ……転送バス、７０……デ
ータバス、７１……DFC検出用デコーダ、７２
……転送指示回路、７３……転送指示信号、７４
……DFC検出信号、７５……アトリビユートデ
コーダ、７６……アトリビユート検出信号、６６
ａ，６７ａ……キヤラクタバツフア、６６ｂ，６
７ｂ……アトリビユートバツフア。
のブロツク図、第２図は本発明の一実施例である
端末制御装置が中央処理装置より受信するデータ
ストリーム例を示す図、第３図は本発明の一実施
例である端末制御装置の処理手順を示す図、第４
図は画面データの合成例を示す図、第５図はフイ
ールドアトリビユートをもつ画面データの合成例
を示す図である。また、第６図は本発明の一実施
例である端末制御装置のうち画面データ（フイー
ルドアトリビユート）合成回路のブロツク図、第
７図は画面データ（キヤラクタアトリビユート）
合成回路のブロツク図、第８図はキヤラクタアト
リビユートをもつ画面データの合成例を示す図で
ある。 １……中央処理装置、２……端末制御装置、
３，４……送受信回路、５……画面データ編集用
バツフアメモリ、６……画面データ編集回路、
７，８，９……汎用画面データ格納用バツフアメ
モリ、１０……画面データ合成回路、１１……端
末装置、１２……バツフアメモリ、２０……格納
命令、２３……抽出命令、２５……合成命令、２
１，２４，２６……汎用画面データ格納用バツフ
アメモリ番号、２２，２７……画面データ、４
１，４２，４３……画面データ、５１，５３，５
４，５５，５７，５８……DFC、５２，５６…
…文字、５９……未定義フイールド、６１……リ
セツト信号、６２……クロツク、６３……アドレ
ス制御回路、６４……アドレスバス、６５……ア
ドレスデコーダ、６６，６７……バツフアメモ
リ、６８，６８ａ，６８ｂ……データ転送回路、
６９，６９ａ，６９ｂ……転送バス、７０……デ
ータバス、７１……DFC検出用デコーダ、７２
……転送指示回路、７３……転送指示信号、７４
……DFC検出信号、７５……アトリビユートデ
コーダ、７６……アトリビユート検出信号、６６
ａ，６７ａ……キヤラクタバツフア、６６ｂ，６
７ｂ……アトリビユートバツフア。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置から端末装置に対する画面デー
タの書込みと読出しを制御する端末制御装置にお
いて、中央処理装置からの１乃至複数の画面デー
タを記憶手段に格納しておき、中央処理装置から
の指示により前記記憶手段に格納されている１の
画面データを出力したり、あるいは前記記憶手段
に格納されている複数の画面データを合成して出
力したり、あるいは中央処理装置からの画面デー
タであつて前記記憶手段に格納されていないもの
と前記記憶手段に格納されている画面データを合
成して出力することを特徴とする端末制御装置。 ２ 中央処理装置から端末装置に対する画面デー
タの書込みと読出しを制御する端末制御装置にお
いて、中央処理装置と画面データの送受信を行な
う送受信回路と、端末装置と画面データの送受信
を行なう送受信回路と、これら２つの送受信回路
の間にあり端末装置内のバツフアメモリに対応す
る画面データ編集用バツフアメモリと、汎用的画
面データを格納する１個乃至は複数個の汎用画面
データ格納用バツフアメモリと、これらバツフア
メモリ上の画面データを編集する画面データ編集
回路と、複数個のバツフアメモリ上の画面データ
を合成する画面データ合成回路とを具備し、中央
処理装置から１種乃至は複数種の画面データを予
め前記汎用画面データ格納用バツフアメモリに格
納しておき、中央処理装置からの指示により端末
装置に出力したり、或は中央処理装置からの画面
データと汎用画面データ格納用バツフアメモリ上
の画面データを合成し、端末装置に出力すること
を特徴とする端末制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058094A JPS58176767A (ja) | 1982-04-09 | 1982-04-09 | 端末制御装置 |
| US06/476,853 US4910704A (en) | 1982-04-09 | 1983-03-18 | Terminal controller with buffer memories storing edited screen data and control method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058094A JPS58176767A (ja) | 1982-04-09 | 1982-04-09 | 端末制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58176767A JPS58176767A (ja) | 1983-10-17 |
| JPH0410111B2 true JPH0410111B2 (ja) | 1992-02-24 |
Family
ID=13074357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57058094A Granted JPS58176767A (ja) | 1982-04-09 | 1982-04-09 | 端末制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4910704A (ja) |
| JP (1) | JPS58176767A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254320A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 図法変換プロセツサ内蔵端末機 |
| JPS61156472A (ja) * | 1984-12-28 | 1986-07-16 | Nitsuko Ltd | 情報処理システム |
| JPS63257059A (ja) * | 1987-04-15 | 1988-10-24 | Hitachi Ltd | デ−タ表示方式 |
| JPH02202627A (ja) * | 1989-02-01 | 1990-08-10 | Daishinku Co | 表示画像編集システム |
| JP2799059B2 (ja) * | 1990-09-13 | 1998-09-17 | 株式会社日立製作所 | 画面通信システム |
| TW198107B (ja) * | 1991-02-28 | 1993-01-11 | Ibm | |
| WO1993002427A1 (en) * | 1991-07-24 | 1993-02-04 | Hughes Aircraft Company | Time-division multiplexed image generation |
| US5282271A (en) * | 1991-10-30 | 1994-01-25 | I-Cube Design Systems, Inc. | I/O buffering system to a programmable switching apparatus |
| US5315711A (en) * | 1991-11-01 | 1994-05-24 | Unisys Corporation | Method and apparatus for remotely and centrally controlling a plurality of host processors |
| US5313584A (en) * | 1991-11-25 | 1994-05-17 | Unisys Corporation | Multiple I/O processor system |
| US5396597A (en) * | 1992-04-03 | 1995-03-07 | International Business Machines Corporation | System for transferring data between processors via dual buffers within system memory with first and second processors accessing system memory directly and indirectly |
| JPH0671542U (ja) * | 1993-03-11 | 1994-10-07 | 不二グレート工業株式会社 | マンホール蓋 |
| US5862341A (en) * | 1996-07-03 | 1999-01-19 | Net Manage, Inc. | Screen identification method |
| US6549218B1 (en) | 1999-03-31 | 2003-04-15 | Microsoft Corporation | Dynamic effects for computer display windows |
| US20020143823A1 (en) * | 2001-01-19 | 2002-10-03 | Stevens Mark A. | Conversion system for translating structured documents into multiple target formats |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4016545A (en) * | 1975-07-31 | 1977-04-05 | Harris Corporation | Plural memory controller apparatus |
| GB2030741B (en) * | 1978-10-02 | 1982-11-17 | Ibm | Data processing terminal with addressable characterising store |
| JPS58176745A (ja) * | 1982-04-09 | 1983-10-17 | Hitachi Ltd | 情報出力システム |
| US4536856A (en) * | 1982-06-07 | 1985-08-20 | Sord Computer Systems, Inc. | Method of and apparatus for controlling the display of video signal information |
-
1982
- 1982-04-09 JP JP57058094A patent/JPS58176767A/ja active Granted
-
1983
- 1983-03-18 US US06/476,853 patent/US4910704A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4910704A (en) | 1990-03-20 |
| JPS58176767A (ja) | 1983-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0410111B2 (ja) | ||
| RU2134447C1 (ru) | Устройство пересылки данных и видеоигровое устройство, в котором оно используется | |
| KR890015114A (ko) | 그래픽디스플레이 시스템에 있어서의 그래픽디스플레이장치 | |
| US5258843A (en) | Method and apparatus for overlaying displayable information | |
| US4839826A (en) | Affine conversion apparatus using a raster generator to reduce cycle time | |
| US5124694A (en) | Display system for Chinese characters | |
| US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
| US20040164988A1 (en) | On-screen display unit | |
| US4884196A (en) | System for providing data for an external circuit and related method | |
| US4707690A (en) | Video display control method and apparatus having video data storage | |
| JPS54157434A (en) | Memory system for digital color picture information | |
| US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
| KR0167169B1 (ko) | 데이타 송수신장치 | |
| KR900010193Y1 (ko) | 레이저 무선수신기의 성능 확충제어기 | |
| JPH0430775B2 (ja) | ||
| JPS61133456A (ja) | マイクロプロセツサの出力信号伝送装置 | |
| JP3082313B2 (ja) | パケットスイッチ | |
| JPS60245045A (ja) | バツフアメモリ回路 | |
| JPH04101589A (ja) | 文字多重放送におけるデータパケット生成方式 | |
| JPH05257463A (ja) | 情報処理装置 | |
| JPS6454489A (en) | Bit map display circuit | |
| JPH0963289A (ja) | 読み出し専用ｉｃメモリの制御回路 | |
| JPH04315234A (ja) | メモリシステム | |
| JPS6218181A (ja) | メモリアクセス回路 | |
| JPS60132480A (ja) | 静止画信号受信装置 |