KR900010193Y1 - 레이저 무선수신기의 성능 확충제어기 - Google Patents

레이저 무선수신기의 성능 확충제어기 Download PDF

Info

Publication number
KR900010193Y1
KR900010193Y1 KR2019870001607U KR870001607U KR900010193Y1 KR 900010193 Y1 KR900010193 Y1 KR 900010193Y1 KR 2019870001607 U KR2019870001607 U KR 2019870001607U KR 870001607 U KR870001607 U KR 870001607U KR 900010193 Y1 KR900010193 Y1 KR 900010193Y1
Authority
KR
South Korea
Prior art keywords
data
cpu
laser
memory
radio receiver
Prior art date
Application number
KR2019870001607U
Other languages
English (en)
Other versions
KR880016940U (ko
Inventor
후앙 쿠오안
리우 중-룽
Original Assignee
인더스트리얼 테크날러지 리서치 인스티튜트
모리스 창
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인더스트리얼 테크날러지 리서치 인스티튜트, 모리스 창 filed Critical 인더스트리얼 테크날러지 리서치 인스티튜트
Priority to KR2019870001607U priority Critical patent/KR900010193Y1/ko
Publication of KR880016940U publication Critical patent/KR880016940U/ko
Application granted granted Critical
Publication of KR900010193Y1 publication Critical patent/KR900010193Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • G06F1/105Distribution of clock signals, e.g. skew in which the distribution is at least partially optical

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

레이저 무선수신기의 성능 확충제어기
제1도는 본 고안의 시스템의 연결표시도.
제2도는 본 고안의 회로 블록도.
제3도는 본 고안의 직접 기억 액세스 회로의 블록도.
제4도는 제2도의 세부회로도이다.
* 도면의 주요부분에 대한 보호의 설명
1 : 마이크로프로세서 3 : 레이저 무선수신기 연결선 단자
4 : 메인 컴퓨터 연결선 단자 5 : 텔레비젼 연결선단자
6 : 외부 컴퓨터 7 : 레이저무선 수신기
8 : 텔레비젼 9 : 병렬입출력 인터페이스
10 : CPU 12 : 직접기억 액세스회로
13 : 메모리 14 : 판독메모리
15 : 타이밍 및 어드레스 선택신호 발생기
16 : CD 제어기 17 : 직병렬변환기
본 고안은 레이저 무선수신기(radio)의 CD-ROM(Compact Disk-Read Only Memory : 컴팩트 디스크 롬)의 레이저 무선수신기의 성능을 단순한 음악 방송으로부터 예를 들면 CD-ROM 전용기의 성능을 가지고 있는 것과 같이 확충시키는 것이다.
그 구성에는 하나의 마이콤이 주축이 되는 제어처리기를 포함하며, 각각 인터페이스와 외부의 레이저 무선수신기, 텔레비젼 및 컴퓨터액 연결시켜 필요에 따라서 CD-ROM 디스크 위에 기재되어 있는 도형, 음성, 문자 혼합자료를 판독하며 표시할 수 있는 성능을 발휘할 수 있도록 한 것이다.
본 고안의 특징으로 하는 것은 그 제어기 속의 마이콤 처리기의 기계코오드가 발생하는 직접 기억 액세서(DMA : direct memory access) 성능의 회로를 이용해서 그 구조를 간소화하며, 또한 시스템의 신뢰성을 향상할 수 있도록 한 것이다.
현재 일반 가정용 레이저 무선수신기, 텔레비젼 및 홈 컴퓨터(home computer)는 전부 단순한 성능 밖에 없는 제품이어서 소비자에게 특정한 시청효과만을 제공하며, 그 밖의 용도로 이용할 수 없게 되어 있다.
다른 면에서 대량의 음성 또는 문자 자료를 저장할 수 있는 컴팩트 디스크는 이미 그 응용층을 확대하면서, 특히 저렴하고 다만 판독할 수 있는 것뿐인 메모리 한쪽편의 CD-ROM을 제작해서 유효한 메모리 매체로 하고 있다.
단, CD-ROM 자료의 해독에 사용되는 장치는 전용기에 속하며, 그것도 완벽한 성능을 가지고는 있으나, 가격이 너무나도 고가이므로, 결코 일반 대중이 부담할 수 있는 못되고 대부분 전문적인 경우에 사용되며, 아직 대중적으로 보급될 수 있는 제품은 아니다.
더구나 일반적인 레이저 무선수신기는 이것 또한 CD-ROM의 문자 자료를 판독하는 성능이 없어서, 그와 같은 상태에서 만일 일종의 제어처리기를 고안해서 이미 있는 홈컴퓨터, 텔레비젼 및 레이저 무선수신기를 일괄해서 CD-ROM 기기의 성능을 발휘할 수 있게 된다면 반드시 그 실용가치가 있다는 점에서 의심의 여지가 없는 것이다.
본 고안의 목적은 전술한 바와 같은 문제를 해결해서 레이저 무선 수신기의 성능 확충기와 같은 것을 개발하여 가정용 레이저 무선수신기, 컴퓨터 및 텔레비젼에 연결해서 발성, 영상의 종합제어 성능을 발휘할 수 있게 하는데 있다.
그 구성 및 특징에 대해서 도면을 참조로 하면서 상세하게 설명하기로 한다.
제1도 및 제2도에서, 본 고안의 레이저 무선수신기의 CD-ROM 성능 확충 제어기의 마이크로프로세서(1)는 전원스위치(2), 레이저 무선수신기 연결선 단자(3), 메인 컴퓨터 연결선 단자(4), 텔레비젼 연결선 단자(5)등을 가지고 있으며, 전술한 단자에 의해서 외부 컴퓨터(6), 레이저 무선수신기(7) 및 텔레비젼(8)이 연결되어 있다.
마이크로프로세서(1)의 내부에는 병렬 입출력 인터페이스(9), 마이콤 처리기(CPU)(10), 컬러 그림회로(11), 직접기억 액세스 회로(12), 기체에 저장된 것을 꺼내는 RAM인 메모리(13), 판독메모리(14), 타이밍 및 어드레스 선택신호 발생기(15), CD 제어기(16), 직ㆍ병렬 변환기(17)등이 포함되어 있다.
그 작업공정은 다음과 같다.
가. 병렬 입출력 인터페이스(9)는 외부 컴퓨터(6)의 명령을 CPU(10)로 전송해서 당해명령의 관련동작을 하며, 또한, 병렬 입출력 인터페이스(9)에 의해서 레이저 무선수신기(7)를 제어해서 레이저 디스크위에 기재되어 있는 도형, 음성, 문자등의 위수 자료를 판독한다.
나. 직접 기억 액세스 회로(12)는 그 판독한 CD 디스크 위수 자료를 메모리(13)의 속에 기억시킨다.
다. CPU(10)는 적당한 시기에 기체에 저장된 것을 꺼내어 메모리(13)속의 자료를 판독해서, 병렬 입출력 인터페이스(9)에 의해서 외부에 접속된 컴퓨터(6)로 전송하여, CD-ROM 자료색인 조회등의 성능을 나타내게 한다.
라. 직접 기억 액세스 회로(12)는 레이저 디스크의 도형 자료를 판독해서 기체에 저장된 것을 꺼내는 메모리(13)에 저장하며, 그렇게 한 다음 CPU(10)에 의해서 이 자료를 처리하며, 또한 컬러 그림회로(11)를 경유해서 텔레비젼(8)의 영상막에 나타나게 한다.
본 고안의 특징은 특히 그중에서 직접 기억 액세스 회로의 구성에 있다.
보통때, 자료를 외부로 부터 메모리에 기억시키는 방식은 두가지가 있다.
하나는 CPU에 의해서 소프트 웨어로 제어하고, 또 하나는 직접 기억으로 저장하는 것이다.
그중, 전자는 고속자료의 전송을 요구하는 본 고안에서 말하게되면, 그 효용을 발휘할 수 없게 된다.
또한 후자는 일반적으로 직접 기억장치는 반드시 디지틀을 사용해서 어드레스선을 발생하지 않으면 안되므로 그 회로는 복잡하게 되어 시스템의 신뢰성이 저하되며 또한 본 고안에 적용할 수 없는 것이다.
제3도를 참조해서 보면, 본 고안은 독특한 CPU(10) 특유의 기계코드(16 바이너리의 10 또는 11)을 이용해서 CD 자료를 꺼내려고 할때에, 타이밍 신호 발생기(15)로 CD레코오드판의 동조 신호에 의해서 E.Q. 신호 제어기(19)를 제어해서 CD 레코오드판 자료와 동조하는 시각펄스 E.Q.를 발생시키며, CPU(10)의 사용에 제공된다.
이때에 스위치(22)는 오프(OFF)로 하고, 스위치(20)는 접속되어서, 마이콤 처리기로 하여금 CD 레코오드판의 자료와 동조되는 어드레스 신호를 발생시키고, 동시에 스위치(21)는 접속되어 CD이 자료로 하여금 직접 기체에 저장된 것을 꺼내는 메모리(13)속에 저장할 수 있도록 되어 있다.
자료의 저장이 끝나게 되면 스위치(22)는 접속되며, 스위치(20) 및 (21)이 오프로 되어, CPU(10)는 재차 기체에 저장된 것을 꺼내는 메모리를 제어해서 CD 레코오드판의 자료를 판독하므로 본 고안은 간단한 구성으로서 직접 기억된 것을 꺼내는 회로를 완성하여 시스템의 신뢰성을 향상시킬 수 있다.
제4도는 제2도의 세부 회로도이다.
마이크로회로 U3는 어드레스 출력라인(A0-A15) 과 데이타 입력/출력 라인(D0-D7)을 가진 CPU(10)이다.
바람직하기로는 마이크로프로세서로 모토롤라 6809E를 사용하는 것이 좋다.
마이크로회로 U4는 어드레스 입력라인(A0-A14)과 데이타 입력/출력 라인(D0-D7)을 가진 메모리(13)이다.
CPU(10)의 어드레스 출력라인(A0-A15)은 메모리(13)의 어드레스 입력라인 (A0-A14)과 ROM (도시하지 않음)에 연결되어 있다.
마이크로회로 U5는 스위치(22)이다.
CPU(10)의 데이타 입력/출력 라인(D0-D7)은 스위치(22)를 통해 메모리(13)의 데이타 입력/출력 라인(D0-D7)과 ROM의 데이타 라인에 연결되어 있다.
이러한 배치상태에서, 스위치(22)가 개방되면 CPU(10)의 데이타라인(D0-D7)은 메모리(13)과 ROM으로 부터 분리되어진다.
마이크로회로 U6는 입력(D0-D7)과 출력(Q0-Q7)을 가진 래치이고, 이 마이크로회로는 가상 코맨드 발생기(18)의 역할을 한다.
입력(D0-D7)은 가상 코맨드의 바이너리 값을 부가시키게 연결되어 있어, 그리고 출력(Q0-Q7)은 CPU(10)의 입력/출력 라인(D0-D7)에 연결되어 있다.
정상적인 작동동안 스위치(22)는 폐쇄되고 가상 코맨트 발생기(18)는 작동되지 않는다.
전형적인 머신 코드 사이클 동안 CPU(10)는 어드레스 라인A[0…15]에 어드레스를 설정시키고 ROM은 이전에 기억된 소프트웨어 코맨드를 스위치(22)를 경유시켜 CPU(10)에 되돌려 보낸다.
직접기억액세스 작동동안 스위치(22)는 개방되고 가상 코맨드 발생기(18)는 작동한다.
CPU는 어드레스 라인A[0…15]에다 어드레스를 설정시키지만 스위치(22)는 CPU의 데이타 입력/출력 라인(D0-D7)을 메모리(13)과 ROM으로 부터 분리시킨다.
그 대신에 가상 코맨드 발생기(18)는 CPU(10)의 데이타 라인(D0-D7)에다 가상 코맨드를 공급시킨다.
가상 코맨드는 6809E 코맨드세트로 부터 나오는 SYNC 또는 PREBYTE이다.
마이크로회로(19)는 직렬 입력(A)과 병력 출력(QA-QH)을 가진 시프트 레지스터이고, 이 마이크로 회로는 직ㆍ병렬 변환기(17)의 기능을 행한다.
U21은 입력(D0-D7)과 출력(Q0-Q7)을 가진 레지스터이고, 이 마이크로회로는 스위치(21)의 역할을 한다.
스위치(21)의 데이타 출력은 데이타버스 D[0…7]에 연결되고, 상기 데이타버스에는 또 메모리(13)와 ROM의 데이타 라인이 연결되어 있다.
직접 기억 액세스가 아닌 동작 동안 스위치(21)는 데이타 버스 D[0…7]로부터 직ㆍ병렬 변환기(17)를 분리시킨다.
직접 기억 액세스 작동동안 직ㆍ병렬 변환기(17)는 컴팩트 디스크(도시하지 않음)로 부터 직렬 데이타를 받아 그것을 출력(QA-QH)에서 병렬형태로 변환시킨다.
제4도는 CD와 DMA 회로 사이에서의 데이타 이전의 타이밍을 나타낸다.
인터페이스는 3개의 신호라인 즉 DMA-CK*, SRL-IN, LATCH를 포함하고 있다.
DMA-CK*는 시프트 레지스터(U9)의 클럭 입력에 연결된 클럭신호이다.
SRL-IN은 데이타이고, 데이타 전송은 DMA-CK*와 동기되어 진다.
LATCH는 데이타의 8비트가 전송된 후에 변이되는 타이밍 신호이고, 이것은 래치(VRO)의 클럭 입력에 연결되어 있다.
직렬데이타의 8비트가 변환될때 스위치(21)는 8비트 래치시키고 그리고 그들을 데이타 버스D[0…7]에 제공한다.
데이타버스D[0…7]에서 메모리(13)가 데이타를 기억시킬 수 있다.
제4도의 마이크로 회로 U7는 첫번째 입력(1A-4A), 두번째 입력(1B-4B) 및 출력(1Y-4Y)을 가진 멀티플렉서(24)이다.
3개의 출력(2Y-4Y)은 각각 메모리(13)의 칩선택, 라이트 이네이블 및 출력이네이블 입력라인에 연결된다.
A 입력의 3개(2A-4A)는 각각 CPU(10)로 부터 나오는 칩선택, 라이트 이네이블 및 리드/라이트 출력 라인에 연결된다.
B 입력의 3개(2B-4B)는 타이밍 및 어드레스 선택신호 발생기(도시하지 않음)에 연결된다.
직접 기억 액세스가 아닌 작동동안 멀티플렉서는 종래의 방식으로 메모리(RAM)에다 CPU 출력을 연결시키게 세트된다.
직접 기억 액세스 작동동안 멀티플렉서는 타이밍 및 어드레스 선택신호 발생기가 메모리(13)를 제어하게 변환한다.
마이크로회로는 U2A는 D 플립플롭이다.
마이크로회로 U1A와 U1B는 AND 게이트이고, 마이크로회로 U1C는 OR 게이트이다.
4개의 마이크로회로는 함께 CPU(10)의 클럭 입력(E)(Q)에 대한 동기회로로 작동한다.
직접 기억 액세스가 아닌 작동동안 MRDY 입력라인은 하이이고, 내장된 오실레이터로부터 나오는 클럭(E)(Q)는 CPU(10)의 클럭 입력 라인(E)(Q)에 게이트된다.
직접 기억 액세스 작동동안 MRDY 신호라인은 로우로 되고 CPU(10)는 외부 클럭(Q*)으로 부터 나오는 클럭신호에 동기되어 진다.
클럭신호(Q*)는 레이저 무선수신기로부터 나오는 DMA-CK*신호로 부터 유도되고 레이저 무선수신기로 부터 나오는 직렬 데이타와 동기된다.
컴팩트 디스크에서 부터 메모리(13)로 데이타를 직접 부가시키는 것과 같은 그러한 직접 기억 액세스를 수행하기 위해 하기와 같은 것을 행한다.
처음에 CPU(10)는 ROM에 기억된 프로그램 명령을 수행한다.
직접 기억 액세스가 행해질때 ROM의 프로그램은 외부 데이타가 기억될 메모리(13)에 있는 첫번째 어드레스 장소에 대응하는 어드레스로 브랜치된다.
이러한 어드레스는 그것이 인터랍트를 수신할때 까지 마이크로 프로세서를 그 어드레스에 잔존하게 하는 마이크로프로세서 코맨드 세트로부터 나오는 SYNC 코맨드를 포함한다.
마이크로프로세서가 인터랍트를 대기하고 있는 동안 스위치(22)는 개방되어 CPU(10)의 데이타라인 D[0…7]을 데이타버스 D[0…7]로부터 분리되게하고 그리고 멀티플렉서 U7은 메모리(13)의 제어라인을 타이밍 및 어드레스 선택신호 발생기(15)에 연결시킨다.
MRDY 신호 라인은 하이상태에서 로우상태로 변이되어 CPU(10)가 컴팩트 디스크로 부터 나오는 직렬신호와 동기적으로 작동되게 한다.
컴팩트 디스크는 FSEC 라인에서 인터랍트 신호를 발생시켜 직ㆍ병렬 변환기(17)에다 직렬데이타를 전달한다.
스위치(21)는 데이타버스 D[0…7]에다 직렬데이타의 첫번째 8비트를 래치시키고 그리고 타이밍 및 어드레스 선택신호발생기(15)는 메모리(13)가 데이타버스 D[0…7]에 있는 데이타를 기억시키게 하는 제어신호를 발생시킨다.
가상 코맨드 발생기(18)는 또 6809 코맨드세트의 "prebyte" 코맨드인 가상 코맨드를 부가시킨다.
데이타의 8비트가 메모리(13)에 부가된 후 외부 클럭 신호(Q*)는 CPU(10)를 새로은 기계사이클로 전진시킨다.
CPU가 "prebyte"코맨드를 실행하여 어드레스버스 A[0…15]에서 어드레스를 증분시키고 새로운 코맨드를 페치시킨다.
메모리로부터 새로운 프로그램 명령을 판독하는 대신에 그것은 가상 코맨드 발생기(18)로부터 가상코맨드를 판독한다.
상기한 다른 회로 소자와 함께 타이밍 및 신호어드레스 발생기는 컴팩트 디스크 플레이어로 부터 나오는 데이타의 8비트의 다른 세트를 메모리(13)로 부가시킨다.
메모리(RAM)에 있는 모든 메모리 장소가 채워지고 어드레스 ROM 위치까지 증분할때까지 주기는 반복되어진다.
가상 코맨드 발생기(18)는 작동하지 않게 되고 스위치(22)는 개방되어 CPU가 데이타버스 D[0…7]에 연결되게 된다.
스위치(21)가 개방되면 직ㆍ병렬 변환기(17)는 분리되고 신호 MRDY는 내장된 오실레이터로 CPU의 타이밍을 복귀시키는 하이상태로 변이되게 된다.
첫번째 ROM 위치는 "RTI" 코맨드를 유지시킨다(인터랍트로 부터 복귀).
그러므로 CPU는 ROM에서 부터 프로그램 명령을 실행하기 위해 복귀되어 진다.
본 고안은 메모리에서 부터 외부 데이타 목적지까지 데이타를 이동시키는데도 사용될 수 있다.
메모리속의 데이타를 판독하는 것과 유사한 방법으로 제4도의 스위치(22)를 사용하여 가상 코맨드 발생기(18)가 가상 코맨드를 공급시키는 동안 마이크로프로세서인 CPU(10)를 데이타버스 D[0…7]로부터 분리시킬수도 있다.
마이크로프로세서인 CPU(10)는 일련의 어드레스를 통해 메모리(13)에 대한 어드레스라인 A[0…15]를 증분시킨다.
레이저 무선수신기로 부터 들어오는 데이타를 판독하는 것과 달리 타이밍 및 신호어드레스 발생기는 신호를 발생시켜 메모리(13)가 데이타를 라이트하지 않고 리드하게 한다.
그러나 래치(21)가 계속 데이타버스 D[0…7]로부터 직ㆍ병렬 변환기(17)를 분리시키고 그리고 두번째 스위치(28)는 폐쇄되어서 데이타버스 D[0…7]를 외부 컴퓨터와 같은 그러한 데이타 목적지를 연결시킨다.
상기한 회로는 특히 모토롤라 6809 프로세서용으로 적합하다.
마이크로 프로세서의 6800 패밀리에 관한 일반적인 정보는 R. J. Tocci와 L. P. Laskowski, Prentiss-Hall, New Jersey, 1986의 Microprocessors and Microcomputers the 6800 Family에 상세히 기술되어 있다.
상기의 책에는 게이트, 멀티플렉서, 플립플롭, 클럭, 레지스터, 메모리 디바이스, 프로그래밍 및 인터페이싱의 작동에 관한 일반적인 정보도 포함되어 있다.
앞에서 설명한 것을 종합해서 보게되면, 본 고안의 레이저 무선수신기용 CD-ROM 성능 확충 제어기는 텔레비젼인터페이스, 외부컴퓨터 인터페이스 및 레이저 무선 수신기 인터페이스를 구비하고, 그 내부의 마이크로 처리기의 제어에 의해서 레이저 디스크의 음성, 도형, 문서등의 위수 자료를 처리, 전송해서 CD-ROM 음성ㆍ문자를 표시하는 종합성능을 발휘할 수 있게 되어 레이저 무선수신기, 텔레비젼 및 홈 컴퓨터를 통합시켜 시청 메청지 시스템으로 할 수 있으므로 실로 고도의 실용가치를 가지고 있는 고안이다.

Claims (3)

  1. 외부 컴퓨터(6)의 인터페이스, 텔레비젼(8)의 인터페이스 및 레이저 무선 수신기(7)의 인터페이스에 전기적으로 연결된 마이크로 프로세서(1)를 구성하고 있고, 마이크로 프로세서(1)는 레이저 무선 수신기(7)가 CD-ROM의 음성, 도형 및 문서의 데이타를 판독하게 제어하여 외부 컴퓨터(6)나 텔레비젼(8)에 도형이나 문자가 나타나게 하기 위해 데이타를 외부 컴퓨터(6)나 텔레비젼(8)으로 전달시키게 되어 있으며, 상기 마이크로 프로세서(1)는 CPU(10), 병렬 입출력 인터페이스(9), 메모리(13) 및 직접 기억 액세스 회로(12)를 구성하고 있고, 외부 컴퓨터(6)의 명령은 병렬 입출력 인터페이스(9)를 통해 CPU(10)에 전달되어 대응하는 작동과 함께 컴기 명령을 수행하고 또 병렬 입출력 인터페이스(9)를 통해 전달 되어서 레이저 무선 수신기(7)에서 음성이나 문서의 데이타를 레이저 무선 수신기(7)가 판독하게 제어하며, 레이저 무선 수신기(7)의 데이타는 직접 기억 액세스 회로(12)를 통해 메모리(13)에 기억되고 CPU(10)에 의해 판독되며 병렬 입출력 인터페이스(9)를 통해 외부 컴퓨터(6)에 전달되어서 레이저 무선 수신기(7)에 있는 데이타 인덱서의 조사작동을 수행할 수 있게 구성되어 있는 것을 특징으로 하는 레이저 무선 수신기 성능 확충 제어기.
  2. 제1항에 있어서, 직접 기억 액세스 회로(12)는 타이밍 및 어드레스 선택 신호 발생기(15)를 제어하기 위해 CPU(10)의 가상 머신 코드를 사용하며, 레이저 무선 수신기(7)로 부터 나오는 동기 신호에 따라 CPU(10)에 대해 클럭 펄스를 발생시키고, 그리고 메모리(13)로 부터 판독되든지 메모리(13)에 기억되는 레이저 무선 수신기(7)의 데이타에 대해 스위치(20)(21)(22)를 동시에 제어하는 것으로 되어 있는 것을 특징으로 하는 레이저 무선 수신기 성능 확충 제어기.
  3. 제2항에 있어서, CPU(10)는 모토롤라 MC 6809E 마이크로 프로세서로 구성되어 있는 것을 특징으로 하는 레이저 무선 수신기 성능 확충 제어기.
KR2019870001607U 1987-02-14 1987-02-14 레이저 무선수신기의 성능 확충제어기 KR900010193Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870001607U KR900010193Y1 (ko) 1987-02-14 1987-02-14 레이저 무선수신기의 성능 확충제어기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870001607U KR900010193Y1 (ko) 1987-02-14 1987-02-14 레이저 무선수신기의 성능 확충제어기

Publications (2)

Publication Number Publication Date
KR880016940U KR880016940U (ko) 1988-10-08
KR900010193Y1 true KR900010193Y1 (ko) 1990-11-03

Family

ID=19259662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870001607U KR900010193Y1 (ko) 1987-02-14 1987-02-14 레이저 무선수신기의 성능 확충제어기

Country Status (1)

Country Link
KR (1) KR900010193Y1 (ko)

Also Published As

Publication number Publication date
KR880016940U (ko) 1988-10-08

Similar Documents

Publication Publication Date Title
US5832248A (en) Semiconductor integrated circuit having CPU and multiplier
EP0135879B1 (en) Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system
GB2021823A (en) Data transfer system
JPH0410111B2 (ko)
JPH0769791B2 (ja) マイクロプロセッサ
KR940011594B1 (ko) 공유 제어 기억부를 가진 멀티프로세서 제어기 및 그 동기화 방법
US4958304A (en) Computer with interface for fast and slow memory circuits
KR900010193Y1 (ko) 레이저 무선수신기의 성능 확충제어기
JPS6010333B2 (ja) アドレシング制御装置
KR850003592A (ko) 비데오 표시 시스템 및 프로그램 가능 비데오 표시 발생기
US5124694A (en) Display system for Chinese characters
US4747039A (en) Apparatus and method for utilizing an auxiliary data memory unit in a data processing system having separate program and data memory units
US6721832B2 (en) Data processing system and bus control method for stream data transfer
JPH079280Y2 (ja) スタック回路
KR900003730A (ko) 단일 슬레이브 포로세서를 사용한 유효한 컴퓨터 터미날 시스템
JP2586134B2 (ja) Cpu外部バスアクセス方法
JPH0215425Y2 (ko)
JPH0115900B2 (ko)
JPS5545246A (en) Information receiving unit
JPH10240678A (ja) 拡張入出力バス
KR0132343Y1 (ko) 모니터 식별정보 제어장치
JPH08161258A (ja) データ処理装置
JP3063945B2 (ja) 時分割スイッチ制御方式
JPH11134283A (ja) 情報処理装置
EP0278133A1 (en) Features expander for CD player connected with microcomputer and TV set

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20001104

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee