JPH04101589A - 文字多重放送におけるデータパケット生成方式 - Google Patents
文字多重放送におけるデータパケット生成方式Info
- Publication number
- JPH04101589A JPH04101589A JP21920390A JP21920390A JPH04101589A JP H04101589 A JPH04101589 A JP H04101589A JP 21920390 A JP21920390 A JP 21920390A JP 21920390 A JP21920390 A JP 21920390A JP H04101589 A JPH04101589 A JP H04101589A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- data
- byte
- order
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字多重放送におけるデータパケット生成方式
に関し、特にテレビジョン文字多重放送におけるデータ
パケット生成において、プレフィックスの後にデータブ
ロックを付加する処理の高速化を図った文字多重放送に
おけるデータパケット生成方式に関する。
に関し、特にテレビジョン文字多重放送におけるデータ
パケット生成において、プレフィックスの後にデータブ
ロックを付加する処理の高速化を図った文字多重放送に
おけるデータパケット生成方式に関する。
テレビジョン放送における文字多重放送では。
送出すべきデータを所定の符号構成、送出順にパケット
化して送出している。
化して送出している。
第4図は、パケットデータの符号構成ならびに送出順序
を示す図である。第4図は、テレビジョン文字多重放送
における郵政省告示(告示第803号)によって指定さ
れた内容を示す。
を示す図である。第4図は、テレビジョン文字多重放送
における郵政省告示(告示第803号)によって指定さ
れた内容を示す。
テレビジョン文字多重放送におけるデータパケットは1
バイト8ビットを単位として構成され。
バイト8ビットを単位として構成され。
受信側パケット受信同期に利用するビ・ソト同期符号(
a)と、バイト同期のためのバイト同期符号(b)と、
サービス内容を識別するサービス識別符号およびパケッ
トの正しい転送を確保するためのパケット制御符号を含
むプレフィックス(C)と、データ本体としてのデータ
プロ・ツク(d)およびチェック符号(e)から成り、
これらのうち、プレフィックス(C)と、データプロ・
ツク(d)およびチェック符号が狭義のパケットデータ
である。また+ b8は最上位ビット、blは最下位
ビットである。
a)と、バイト同期のためのバイト同期符号(b)と、
サービス内容を識別するサービス識別符号およびパケッ
トの正しい転送を確保するためのパケット制御符号を含
むプレフィックス(C)と、データ本体としてのデータ
プロ・ツク(d)およびチェック符号(e)から成り、
これらのうち、プレフィックス(C)と、データプロ・
ツク(d)およびチェック符号が狭義のパケットデータ
である。また+ b8は最上位ビット、blは最下位
ビットである。
プレフィックス(C)は、B4.B5の2バイトにまた
がる14ビットが利用され、データブロック(d)はプ
レフィックス(C)およびチエ・ツク符号(e)と前後
のバイ)B5.B27を共何し、B6〜B26バイトと
ともに22バイト分のビットを利用して形成される。さ
らに、チエ・ツク符号(e)は、B27およびB28〜
B37ノくイトによる82ビットが利用されている。
がる14ビットが利用され、データブロック(d)はプ
レフィックス(C)およびチエ・ツク符号(e)と前後
のバイ)B5.B27を共何し、B6〜B26バイトと
ともに22バイト分のビットを利用して形成される。さ
らに、チエ・ツク符号(e)は、B27およびB28〜
B37ノくイトによる82ビットが利用されている。
従来、この種のデータパケットの生成においては、プレ
フィックス14ビットの後に付加すべき22バイト分の
データプロ・ツクをコンピュータ内に取り込み、1バイ
トごとのデータを上位2ビ、。
フィックス14ビットの後に付加すべき22バイト分の
データプロ・ツクをコンピュータ内に取り込み、1バイ
トごとのデータを上位2ビ、。
トと下位6ビットに分割し、下位6ビ、ソトのデータと
次送出データの上位2ビットとの合成を22バイト分す
べてソフトウェア処理のみて行なっていた。ただし、こ
の場合、処理される先頭データの第1バイトの2ビット
と、最終バイトにおける下位6ビットのみはそれぞれ単
独で出力される。
次送出データの上位2ビットとの合成を22バイト分す
べてソフトウェア処理のみて行なっていた。ただし、こ
の場合、処理される先頭データの第1バイトの2ビット
と、最終バイトにおける下位6ビットのみはそれぞれ単
独で出力される。
上述した従来の文字多重放送送出装置のデータパケット
生成において、プレフィックス14ビットの後にデータ
ブロック22バイトを付加する処理は、コンピュータに
取込んだデータブロックをソフトウェア処理のみにより
行っていたため1文字多重放送を行うための大量のデー
タパケット生成には多大の処理時間を要するという欠点
がある。
生成において、プレフィックス14ビットの後にデータ
ブロック22バイトを付加する処理は、コンピュータに
取込んだデータブロックをソフトウェア処理のみにより
行っていたため1文字多重放送を行うための大量のデー
タパケット生成には多大の処理時間を要するという欠点
がある。
本発明の方式は、テレビジョン文字多重放送におけるデ
ータパケット生成方式であって9文字多重放送における
サービス識別ならびにパケット制御に関するデータとし
てのプレフィックスのあとに22バイト分のデータブロ
ックを付加する場合に前記データブロックを1バイトず
つ出力するとともに、先頭1バイト分のデータブロック
には前記プレフィックスを形成する14ビットの第2バ
イト分の6ビットに引続いて前記1バイトずつ出力する
データブロックの上位2ビットのデータを割り当て、以
後は相続く下位6ビットと次バイト分の上位2ビットを
割り当てつつ8ビットに形成し、最終バイト分の下位6
ビットは前記データブロックに続いてパケットデータを
形成するチェック符号の先頭2ビットと1バイトを形成
させ、前記22バイト分のデータブロックの1バイトご
との上位2ビットと下位6ビットを独立した2つのメモ
リに対してマイクロコンピュータの制御のもとに書き込
みかつ読み出しつつ前記データパケットを生成する構成
を有する。
ータパケット生成方式であって9文字多重放送における
サービス識別ならびにパケット制御に関するデータとし
てのプレフィックスのあとに22バイト分のデータブロ
ックを付加する場合に前記データブロックを1バイトず
つ出力するとともに、先頭1バイト分のデータブロック
には前記プレフィックスを形成する14ビットの第2バ
イト分の6ビットに引続いて前記1バイトずつ出力する
データブロックの上位2ビットのデータを割り当て、以
後は相続く下位6ビットと次バイト分の上位2ビットを
割り当てつつ8ビットに形成し、最終バイト分の下位6
ビットは前記データブロックに続いてパケットデータを
形成するチェック符号の先頭2ビットと1バイトを形成
させ、前記22バイト分のデータブロックの1バイトご
との上位2ビットと下位6ビットを独立した2つのメモ
リに対してマイクロコンピュータの制御のもとに書き込
みかつ読み出しつつ前記データパケットを生成する構成
を有する。
また2本発明の方式は、前記2つのメモリを。
それぞれファースト・イン・ファースト・アウトメモリ
で構成した構成を有する。
で構成した構成を有する。
次に9本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図のマイクロコンピュータ21の内部構成を
示すブロック図、第3図は第2図のマイクロコンピュー
タの制御内容を示すフローチャートである。
2図は第1図のマイクロコンピュータ21の内部構成を
示すブロック図、第3図は第2図のマイクロコンピュー
タの制御内容を示すフローチャートである。
第1図の実施例は、データパケット生成処理の実行させ
るマイクロコンピュータ21と、1バイトの上位2ビッ
ト分を格納する2ビット用FIFO(First利n
First−Out、 ファースト ・ イン・
ファーストアウト)メモリ22と、下位6ビット分を格
納する下位6ビット用FIFOメモリ23と、ORゲー
ト24とを備えて成り、第1図にはなお、2つのFIF
Oメモリに対する書込み8ビットデータを転送する書込
み8ビットデータバスeと、上位2ビット用FIFOメ
モリ22に対する書込み上位2ビットを転送する書込み
上位2ビットデータバスfと、下位6ビット用FIFO
メモリ23に対する書込み上位6ビットを転送する書込
み6ビットデータバスgと、2つのFIFOメモリから
読出す読出し8ビットデータを転送する読出し8ビット
データバスhと、上位2ビット用FIFOメモリ22か
ら読み出す読出し上位2ビットを転送する読出し上位2
ビットデータバスiと、下位6ビット用FIFOメモリ
28から読み出す下位6ビットを転送する読出し下位6
ビットデータバスjを併記して示す。
るマイクロコンピュータ21と、1バイトの上位2ビッ
ト分を格納する2ビット用FIFO(First利n
First−Out、 ファースト ・ イン・
ファーストアウト)メモリ22と、下位6ビット分を格
納する下位6ビット用FIFOメモリ23と、ORゲー
ト24とを備えて成り、第1図にはなお、2つのFIF
Oメモリに対する書込み8ビットデータを転送する書込
み8ビットデータバスeと、上位2ビット用FIFOメ
モリ22に対する書込み上位2ビットを転送する書込み
上位2ビットデータバスfと、下位6ビット用FIFO
メモリ23に対する書込み上位6ビットを転送する書込
み6ビットデータバスgと、2つのFIFOメモリから
読出す読出し8ビットデータを転送する読出し8ビット
データバスhと、上位2ビット用FIFOメモリ22か
ら読み出す読出し上位2ビットを転送する読出し上位2
ビットデータバスiと、下位6ビット用FIFOメモリ
28から読み出す下位6ビットを転送する読出し下位6
ビットデータバスjを併記して示す。
次に、第1図の実施例の動作について説明する。
マイクロコンピュータ21は、第3図のフローチャート
のステップ41〜45を実行する。ステップ41では1
バイト8ビットの書込み8ビットデータを書込み8ビッ
トデータバスe上に1バイトずつ送出するとともに、デ
ータ書込み制御信号aを上位2ビット用FIFOメモリ
22と下位6ビット用FIFOメモリ23に送出する。
のステップ41〜45を実行する。ステップ41では1
バイト8ビットの書込み8ビットデータを書込み8ビッ
トデータバスe上に1バイトずつ送出するとともに、デ
ータ書込み制御信号aを上位2ビット用FIFOメモリ
22と下位6ビット用FIFOメモリ23に送出する。
書込み8ビットデータバスeに送出した書込み8ビット
データは上位2ビットと下位6ビットに2分岐され、そ
れぞれ書込み上位2ビットデータバスfと書込み下位6
ビットデータバスgを通して上位2ビット用FIFOメ
モリ22と下位6ビット用FIFOメモリ23に書き込
まれる。この書込み処理をステップ42がYESとなる
まで22回実行し、YESとなったら次にステップ43
を実行する。
データは上位2ビットと下位6ビットに2分岐され、そ
れぞれ書込み上位2ビットデータバスfと書込み下位6
ビットデータバスgを通して上位2ビット用FIFOメ
モリ22と下位6ビット用FIFOメモリ23に書き込
まれる。この書込み処理をステップ42がYESとなる
まで22回実行し、YESとなったら次にステップ43
を実行する。
ステップ43は、プレフィックス14ビットの後に付加
する最初のデータブロックの上位2ビットのみ上位2ビ
ット用FIFOメモリ22から読み出してマイクロコン
ピュータ21のメモリにストアする処理で、マイクロコ
ンピュータ21からデータ読出し制御信号すが出力され
、ORゲート24を経由してデータ読゛出し制御信号C
として上位2ビット用FIFOメモリ22から上位2ビ
ットのデータが読出し上位2ビットデータバスiを通し
て出力され、8ビットデータの上位2ビット分として、
さらに読出し8ビットデータバスhを介してマイクロコ
ンピュータ21に取り込まれる。
する最初のデータブロックの上位2ビットのみ上位2ビ
ット用FIFOメモリ22から読み出してマイクロコン
ピュータ21のメモリにストアする処理で、マイクロコ
ンピュータ21からデータ読出し制御信号すが出力され
、ORゲート24を経由してデータ読゛出し制御信号C
として上位2ビット用FIFOメモリ22から上位2ビ
ットのデータが読出し上位2ビットデータバスiを通し
て出力され、8ビットデータの上位2ビット分として、
さらに読出し8ビットデータバスhを介してマイクロコ
ンピュータ21に取り込まれる。
第2図に示すマイクロコンピュータ21は。
CPU31と、プログラムを格納するROM32と、デ
ータパケット生成に必要な各種データを格納するRAM
33および外部との入出力インタフェースをとるl10
34を備え、これら構成各機器は内部バス35によって
接続されている。l1034は、書込み8ビットデータ
バスeおよび読出し8ビットデータバスhで第1図に示
す上位2ビット用FIFOメモリ22および下位6ビッ
ト用FIFOメモリ23と接続し、またデータ書込み制
御信号aとデータ読出し制御信号す、dをこれらFIF
Oメモリに供給する。
ータパケット生成に必要な各種データを格納するRAM
33および外部との入出力インタフェースをとるl10
34を備え、これら構成各機器は内部バス35によって
接続されている。l1034は、書込み8ビットデータ
バスeおよび読出し8ビットデータバスhで第1図に示
す上位2ビット用FIFOメモリ22および下位6ビッ
ト用FIFOメモリ23と接続し、またデータ書込み制
御信号aとデータ読出し制御信号す、dをこれらFIF
Oメモリに供給する。
上位2ビット用FIFOメモリ22から読み出された上
位2ビット分のデータは、CPU31によりRAM33
にストアされる。
位2ビット分のデータは、CPU31によりRAM33
にストアされる。
次に、ステップ44の実行に移り、マイクロコンピュー
タ21からデータ読出し制御信号dが出力される。この
データ読出し制御信号dは。
タ21からデータ読出し制御信号dが出力される。この
データ読出し制御信号dは。
下位6ビット用FIFOメモリ23に対しては直接に、
また上位2ビット用FIFOメモリ22に対してはOR
ゲート24を通してデータ読出し制御信号Cとして供給
され、読出し上位2ビットデータiを通して読み出され
る上位2ビットデータと、読出し下位6ビットデータバ
スjを通して読み出される下位6ビットデータとが同時
に出力され1合流して読出し8ビットデータバスhによ
ってマイクロコンピュータ21に取り込まれ、 RAM
33にストアされる。ステップ44の処理は。
また上位2ビット用FIFOメモリ22に対してはOR
ゲート24を通してデータ読出し制御信号Cとして供給
され、読出し上位2ビットデータiを通して読み出され
る上位2ビットデータと、読出し下位6ビットデータバ
スjを通して読み出される下位6ビットデータとが同時
に出力され1合流して読出し8ビットデータバスhによ
ってマイクロコンピュータ21に取り込まれ、 RAM
33にストアされる。ステップ44の処理は。
ステップ45がYESとなるまで22回繰り返され、読
出しデータがRAM33にストアされる。
出しデータがRAM33にストアされる。
こうして、ソフトウェア処理を著しく抑圧したデータパ
ケットの生成処理が行なわれる。
ケットの生成処理が行なわれる。
以上説明したように本発明は、マイクロコンピュータか
らプレフィックスに付加すべき22バイト分の8ビット
データを出力し、8ビットのうち上位2ビットを下位6
ビットをそれぞれ分割記憶する2つのFIFOメモリへ
書込み、最初の1バイト分の上位2ビットのみを一部マ
イクロコンピュータへ読込み、その後は次の1バイトの
上位2ビットと下位6ビットを同時に読込むことにより
、テレビジョン文字多重放送送出装置のデータパケット
生成を著しく高速化することができるという効果がある
。
らプレフィックスに付加すべき22バイト分の8ビット
データを出力し、8ビットのうち上位2ビットを下位6
ビットをそれぞれ分割記憶する2つのFIFOメモリへ
書込み、最初の1バイト分の上位2ビットのみを一部マ
イクロコンピュータへ読込み、その後は次の1バイトの
上位2ビットと下位6ビットを同時に読込むことにより
、テレビジョン文字多重放送送出装置のデータパケット
生成を著しく高速化することができるという効果がある
。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図のマイクロコンピュータ21の内部構成を
示すブロック図、第3図は第2図のマイクロコンピュー
タ21の動作を示すフローチャート、第4図はパケット
データの符号構成ならびに送出順序を示す図である。 21・・・マイクロコンピュータ、22・・・上位2ビ
ット用FIFOメモリ、23・・・下位6ビット用FI
FOメモリ、24・・・ORゲート、31・・・CPU
、32・・・ROM、33・・・RAM、34・・・I
lo、35・・・内部バス、a・・・データ書込み制御
信号+ b+C・・・データ読出し制御信号、d・・・
データ読出し制御信号、e・・・書込み8ビットデータ
バス、f・・・書込み上位2ビットデータバス、g・・
・書込み下位6ビットデータバス、h・・・読出し8ビ
ットデータバス、i・・・読出し上位2ビットデータバ
ス、j・・・読出し下位6ビットデータバス。
2図は第1図のマイクロコンピュータ21の内部構成を
示すブロック図、第3図は第2図のマイクロコンピュー
タ21の動作を示すフローチャート、第4図はパケット
データの符号構成ならびに送出順序を示す図である。 21・・・マイクロコンピュータ、22・・・上位2ビ
ット用FIFOメモリ、23・・・下位6ビット用FI
FOメモリ、24・・・ORゲート、31・・・CPU
、32・・・ROM、33・・・RAM、34・・・I
lo、35・・・内部バス、a・・・データ書込み制御
信号+ b+C・・・データ読出し制御信号、d・・・
データ読出し制御信号、e・・・書込み8ビットデータ
バス、f・・・書込み上位2ビットデータバス、g・・
・書込み下位6ビットデータバス、h・・・読出し8ビ
ットデータバス、i・・・読出し上位2ビットデータバ
ス、j・・・読出し下位6ビットデータバス。
Claims (1)
- 【特許請求の範囲】 1、テレビジョン文字多重放送におけるデータパケット
生成方式であって、文字多重放送におけるサービス識別
ならびにパケット制御に関するデータとしてのプレフィ
ックスのあとに22バイト分のデータブロックを付加す
る場合に前記データブロックを1バイトずつ出力すると
ともに、先頭1バイト分のデータブロックには前記プレ
フィックスを形成する14ビットの第2バイト分の6ビ
ットに引続いて前記1バイトずつ出力するデータブロッ
クの上位2ビットのデータを割り当て、以後は相続く下
位6ビットと次バイト分の上位2ビットを割り当てつつ
8ビットに形成し、最終バイト分の下位6ビットは前記
データブロックに続いてパケットデータを形成するチェ
ック符号の先頭2ビットと1バイトを形成させ、前記2
2バイト分のデータブロックの1バイトごとの上位2ビ
ットと下位6ビットを独立した2つのメモリに対してマ
イクロコンピュータの制御のもとに書き込みかつ読み出
しつつ前記データパケットを生成することを特徴とする
文字多重放送におけるデータパケット生成方式。 2、前記2つのメモリを、それぞれファースト・イン・
ファースト・アウトメモリで構成したことを特徴とする
請求項1記載の多重放送におけるデータパケット生成方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21920390A JPH04101589A (ja) | 1990-08-21 | 1990-08-21 | 文字多重放送におけるデータパケット生成方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21920390A JPH04101589A (ja) | 1990-08-21 | 1990-08-21 | 文字多重放送におけるデータパケット生成方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04101589A true JPH04101589A (ja) | 1992-04-03 |
Family
ID=16731825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21920390A Pending JPH04101589A (ja) | 1990-08-21 | 1990-08-21 | 文字多重放送におけるデータパケット生成方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04101589A (ja) |
-
1990
- 1990-08-21 JP JP21920390A patent/JPH04101589A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0374127B1 (en) | Electronic system for video display | |
US4731785A (en) | Combined circuit switch and packet switching system | |
US4704717A (en) | Receive message processor for a solicited message packet transfer system | |
JPH0623964B2 (ja) | データ・ストリーム修正方法 | |
JPS58176767A (ja) | 端末制御装置 | |
US5146560A (en) | Apparatus for processing bit streams | |
JP3185863B2 (ja) | データ多重化方法および装置 | |
JP2704419B2 (ja) | キヤツシユラインの全エントリの充填を選択的に試みるバスマスタ | |
JPH04101589A (ja) | 文字多重放送におけるデータパケット生成方式 | |
JP3289704B2 (ja) | マイクロコンピュータ | |
US7233592B1 (en) | Packet transfer control circuit | |
AU624745B2 (en) | Packet/fast packet switch for voice and data | |
JP2001103116A (ja) | ストリーム生成装置 | |
GB2367728A (en) | Linked-list memory access control for and concentrator | |
JPS6362083A (ja) | 射影デ−タ生成方式 | |
JP2001156733A (ja) | 高速スロット割当方法及び方式 | |
WO2024113448A1 (zh) | 灵活以太网数据块处理方法、装置、存储介质及电子设备 | |
JPS6083451A (ja) | 同期式デ−タバツフアリング方式 | |
JP2643660B2 (ja) | 通信制御装置 | |
JP2002051087A (ja) | 情報処理システム及びデータ受信方法 | |
JPS592455A (ja) | 時分割多重伝送方式 | |
JP2728410B2 (ja) | フレーム同期装置 | |
JPH0430775B2 (ja) | ||
JPH0454047A (ja) | 応答パケット獲得送信方式 | |
JPS6040588A (ja) | メモリのデ−タ書込み方法 |