JPH02247754A - メモリシステムの断線検出処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 メモリ装置とメモリ制御装置との間の信号の授受のため
に用いられる信号線の断線検出を実現するメモリシステ
ムの断線検出処理装置に関し、これらの信号線の断線を
実時間で、かつ正確に検出できるようにすることを目的
とし、メモリ制御装置により指定される動作モードをメ
モリ装置に通知するライトゲートと、メモリ制御装置か
ら送出されるライトデータをメモリ装置に転送するライ
トデータ信号線と、メモリ装置から送出されるリードデ
ータをメモリ制御装置に転送するリードデータ信号線と
を備えるメモリシステムにおいて、メモリ装置が、リー
ドデータと送られてくるライトデータとを入力として、
読出モードであるときにはリードデータを選択し、書込
モードであるときにはライトデータを選択してリードデ
ータ信号線に接続する切換回路を備えるとともに、メモ
リ制御装置が、書込モードであるときに、ライトデータ
と送られてくるライトデータとが一致するのか否かを検
出する一致検出回路と、不一致が検出されるときに、エ
ラー表示出力を出力するエラー表示回路とを備えるよう
構成する。

〔産業上の利用分野〕

本発明は、メモリ装置とメモリ制御装置との間の信号の
授受のために用いられる信号線の断線検出を実現するメ
モリシステムの断線検出処理装置に関し、特に、これら
の信号線の断線を実時間で、かつ正確に検出できるよう
にするメモリシステムの断線検出処理装置に関するもの
である。

例えば、従来のディスク制御装置では、ライトゲートを
ディスク装置のライト動作とリード動作との設定信号と
して用いて、ディスク装置にデータを書き込むときには
、ライトゲ−１・をＨｌレベルに設定することで書込モ
ードにセットしてから、ライトデータ信号線を介してラ
イトデータを送出するよう処理し、また、ディスク装置
からデータを読み出すときには、ライトゲートをＬＯレ
ベルに設定することで読出モードにセットしてから、リ
ードデータ信号線を介してリードデータを読み出すよう
処理するという構成を採っている。しかるに、このイン
ターフェース構成にあっては、ディスク装置からライト
ゲートに対しての応答信号が戻されないことから、ライ
トゲートの信号線に断線が発生した場合には、ディスク
制御装置が書込モードにセットしてライトデータを送出
したときにあっても、ディスク装置は書込動作を行えな
いということになる。

二のようなことからも明らかとなるように、メモリシス
テムでは、メモリ装置とメモリ制御装置との間に設けら
れる信号線の断線を検出できるようにする断線検出処理
装置を備えていく必要があるのであるが、この断線検出
処理装置は、メモリシステムの信鯨性を高めていくため
にも、信号線の断線を実時間で、かつ正確に検出できる
ようにしていく必要があるのである。

〔従来の技術〕

メモリ装置とメモリ制御装置との間に設けられる信号線
の断線を検出する従来技術として最もよく用いられてい
るものとして、書込の終了に続いて書き込んだライトデ
ータを読み出して、その読み出したライトデータに付け
られているＣＲＣ等の誤り検出符号から、正しく書き込
みが行われたのか否かを検出することで、信号線の断線
の有無を検出するというものがある。すなわち、この従
来技術では、信号線の断線を直接的に検出するのではな
くて、書込結果を調べていくことで間接的に検出すると
いう構成をとることになる。

〔発明が解決しようとする課題〕

しかしながら、このような従来技術では、ライト動作中
に発生するライトゲートの断線についてはＣＲＣ等の誤
り検出符号に従って検出できるものの、ライト動作に入
る前からライトゲートに断線が発生しているような場合
には、断線以前に書き込まれた未更新のデータをそのま
ま読み出すことになるために、この方法では信号線の断
線を検出できないということになる。これに対処するた
めには、書き込んだデータのすべての一致を見ていけば
よいのであるが、それでは信号線の断線検出に時間がか
かり過ぎてしまうという欠点がでてくることになる。ま
た、メモリ装置がディスク装置のときにあっては、ライ
ト動作を行っても直ちにリード動作に入れる訳ではなく
て、ディスクが１回転するまで待たなくてはならない、
このようなことからも、従来技術では、信号線の断線検
出に時間がかかり過ぎてしまうという問題点があったの
である。

本発明はかかる事情に鑑みてなされたものであって、メ
モリ装置とメモリ制御装置との間の信号の授受のために
用いられる信号線の断線を実時間で、かつ正確に検出で
きるようにするメモリシステムの断線検出処理装置の提
供を目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

図中、１はメモリ装置、２はメモリ装置ｌを制御するメ
モリ制御装置、３はライトゲートであって、メモリ制御
装置２により指定される動作モードをメモリ装置ｌに通
知するための信号線であるもの、４はライトデータ信号
線であうで、メモリ制御装置２から送出されるライトデ
ータをメモリ装置１に転送するための信号線であるもの
、５はリードデータ信号線であって、メモリ装置１から
送出されるリードデータをメモリ制御装置２に転送する
ための信号線であるもの、１０はメモリ装置１が備える
メモリ回路、１１はメモリ回路１０にライトデータを書
き込むライト回路、１２はメモリ回路１０からリードデ
ータを読み出すリード回路、１３はメモリ装置１が備え
る切換回路であって、リード回路１２が読み出すリード
データとライトデータ信号線４を介して送られてくるラ
イトデータとを入力として、ライトゲート３を介して通
知される動作モードが読出モードであるときにはリード
データを選択し、動作モードが書込モードであるときに
はライトデータを選択してリードデータ信号線５に接続
するもの、２０はメモリ制御装置２が備えるライトコン
トロール回路であって、動作モードを設定するとともに
、ライトデータの送信処理を制御するもの、２１はメモ
リ制御装置２が備える一致検出回路であって、動作モー
ドが書込モードに設定されているときに、ライトデータ
信号線４上のライトデータとリードデータ信号線５を介
して送られてるライトデータとが一致するのか否かを検
出するもの、２２はメモリ制御装置２が備えるエラー表
示回路であって、一致検出回路２１が不一致を検出する
ときに、エラー状態を表示するラッチ出力を出力するも
のである。

〔作用〕

本発明では、ライトコントロール回路２０は、メモリ装
置ｌにデータを書き込むときには、動作モードを書込モ
ードに設定して、ライトゲート３を介してこの設定した
書込モードをメモリ装置ｌに通知してから、ライトデー
タ信号線４を介してライトすべきデータをメモリ装置ｌ
に送信する。

この書込モードの設定通知を受は取ると、切換回路１３
は、ライトデータ信号線４を介して送られてくるライト
データがリードデータ信号線５に接続されるよう処理す
る。この接続処理に従って送信中のライトデータが戻さ
れてくるので、一致検出回路２１は、送信中のライトデ
ータとメモリ装置１から戻されて（るこのライトデータ
とが一致するのか否かを検出する。この検出処理で、一
致することが検出されれば、ライトゲート３、ライトデ
ータ信号線４及びリードデータ信号線５に断線が発生し
ていないことが検出できるごとになる。

一方、一致しないことが検出されるときには、エラー表
示回路２２は、いずれかの信号線に断線があることを表
示するためにエラー状態を表示するラッチ出力を出力す
る。

このように、本発明では、書込中のライトデータを折り
返す機構を設けるとともに、書込中のライトデータとこ
の折り返されるライトデータとを比較する機構を設ける
ことで、メモリ装置１とメモリ制御装置２との間の信号
線の断線を検出するように構成したことから、実時間で
信号線の断線が検出できるようになるとともに、直接的
に断線の発生を正確に検出できることになる。

〔実施例〕

以下、実施例に従って本発明の詳細な説明する。

第２図に、本発明の実施例構成を示すや図中、第１図で
説明したものと同じものについては、同一の記号で示し
である。ｌａは第１図のメモリ装置１に相当するディス
ク装置、２ａは第１図のメモリ制御装置２に相当するデ
ィスク制御装置、１３１はライトデータ信号線４上のラ
イトデータとライトゲート３との論理積をとるＡＮＤ回
路、１３２はライトゲート３を反転するインバータ回路
、１３３はインバータ回路１３２の出力とリード回路１
２から出力されるリードデータとの論理積をとるＡＮＤ
回路、１３４はＡＮＤ回路１３１の出力とＡＮＤ回路Ｌ
３３の出力とのＮＯＲをとるＮＯＲドライバ回路、３０
はライトゲート３の終端に設けられるレシーバ回路、３
１はライトデータ信号線４の終端に設けられるレシーバ
回路、２２ａはに端子がＬＯレベルにセットされＣＫ端
子にライトクロックが入力されるＪＫフリップフロップ
回路であつて、第１図のエラー表示回路２２に相当する
もの、２１１はライトデータ信号線４上のライトデータ
とリードデータ信号線５上のライトデータ（ライトデー
タがリードデータとして送られてくる）との排他的論理
和をとるＥ−ＯＲ回路、２１２はＥ−〇Ｒ回路２１１の
出力とライトゲート３との論理積をとるとともに、その
論理積の出力をＪＫフリップフロップ回路２２ａのＪ端
子に出力するＡＮＤ回路、４０はライトデータの送信処
理とリードデータの受信処理を実行する制御回路であっ
て、シリアル／パラレル変換等を処理するもの、４２は
ライトゲート３の送信側に設けられるドライバ回路、４
３はライトデータ信号線４の送信側に設けられるドライ
バ回路、４４はリードデータ信号線５の終端に設けられ
るレシーバ回路である。

次に、このように構成される本発明の動作処理について
説明する。

制御回路４０は、ディスク装置１ａにデータを書き込む
ときには、ライトゲート３にＨｌレベルを出力してから
、ライトデータ信号線４にライトすべきデータをシリア
ル形式で出力する。この処理に従って、ドライバ回路４
２の反転処理機能により、実際のライトゲート３上には
、ＬＯレベルで表される書込モードのモード信号が送出
されることになるとともに、ドライバ回路４３の反転処
理機能により、実際のライトデータ信号線４上には、反
転した形式でのライトデータが送出されることになる。

ディスク装置１ａのレシーバ回路３０は、この送られて
くるライトゲート信号を受信すると、その信号レベルを
反転させて、書込モードが設定されるときにはＨｌレベ
ルをライト回路１１に出力するように処理する。そして
、ディスク装置Ｌａのレシーバ回路３１は、この送られ
てくるライトデータを受信すると、その信号レベルを反
転させて、制御装置４０が出力する信号レベルと同じ信
号レベルの形式のライトデータをライト回路１１に出力
するよう処理する。

このようにして、書込モードのときには、ＡＮＤ回路１
３１にはＨｌレベルが入力されるので、レシーバ回路３
１の出力の信号レベルがそのままＮＯＲドライバ回路１
３４に入力されることになる。一方、ＡＮＤ回路１３３
にはインバータ回路１３２を介してＬＯレベルが入力さ
れるので、リード回路Ｉ２からの出力（書込モードであ
るのでリードデータが出力されてはいない）がＮＯＲド
ライバ回路１３４に入力されることはない、これから、
書込モードに設定されているときには、ＮＯＲドライバ
回路１３４は、ディスク制御装置２ａから送られてきた
ライトデータを反転して、リードデータ信号線５に送出
するよう処理することになる。

ディスク制御装置２ａのレシーバ回路４４は、この折り
返されてくるライトデータを受信すると、その信号レベ
ルを反転させて、制御装置４０が出力する信号レベルと
同じ信号レベルの形式のライトデータに戻すよう処理す
る。

このようにして、書込モードのときにあって、ライトゲ
ート３、ライトデータ信号線４及びリードデータ信号線
５に断線が発生していないときには、制御回路４０から
出力されるライトデータとレシーバ回路４４から出力さ
れるデータ（すなわち折り返しのライトデータである）
とが一致することになるので、Ｅ−ＯＲ回路２１１はＬ
Ｏレベルを出力するよう動作する。逆に、断線が発生し
ているときには、制御回路４０から出力されるライトデ
ータとレシーバ回路４４から出力されるデータとが一致
することはないので、Ｅ−ＯＲ回路２１１はＨｌレベル
を出力するよう動作する。このとき、ＡＮＤ回路２１２
には制御回路４０からＨｌレベルの書込モードのモード
信号が入力されてきている。これから、ＡＮＤ回路２１
２は、信号線に断線が発生していないときには、ＪＫフ
リップフロップ回路２２ａのＪ端子にＬＯレベルを出力
するとともに、信号線に断線が発生しているときには、
Ｊ端子にＨ［レベルを出力する。

このようなＡＮＤ回路２１２からの出力を受けて、ＪＫ
フリフプフロツブ回路２２ａは、Ｊ端子にＨＩレベルが
入力されるとき、すなわち、信号線に断線が発生すると
きに、ライトクロックのタイミングに従ってＱ端子にＨ
ｌレベルのラッチ出力を出力するよう動作することで、
信号線の断線状態を表示するよう処理することになる。

一方、ディスク装Ｗｌａからリードデータを読み出すと
きには、ＪＫフリップフロップ回路２２ａが断線障害の
ラッチ出力を出力していないことを確認してから実行さ
れることになる。この読出モードでは、制御回路４０が
ライトゲート３にＬＯレベルを出力する。これにより、
ＡＮＤ回路１３１では論理積が成立せずに、ＡＮＤ回路
１３３で論理積が成立することになるので、ＮＯＲドラ
イバ回路１３４は、今度は、リード回路１２から出力さ
れるリードデータをディスク制御装置２ａに出力するよ
う処理することになる。また、ＡＮＤ回路２１２には制
御回路４０からのＬＯレベルの読出モードのモード信号
が入力されてきているので、ＡＮＤ回路２１２では論理
積が成立することがなく、従って、ＪＫフリップフロッ
プ回路２２ａのＪ端子にＨｌレベルが入力されることは
ない、これから、ＪＫフリフプフロップ回路２２ａが、
誤って断線障害のラッチ出力を出力するということは起
こらないのである。

このように、本発明では、ライトデータを書き込みなが
ら、ディスク装置１ａとディスク制御装置２ａとの間の
信号線に断線障害が発生しているのか否かを実時間で検
出していくよう処理することになる。

第３図に、以上の説明のタイムチャートを示すことにす
る。図中、■はライトクロックを表し、■はライトゲー
ト３上の信号を表し、■はライトデータ信号線４上の信
号を表し、■はリードデータ信号線５上の信号を表し、
■はＪＫフリップフロンブ回路２２ａのＱ端子の信号を
表している。

このタイムチャートでは、図中の（ａ）の時点では、信
号線が正常であるものが、（ｂ）の時点でライトゲート
３に断線が発生することで、（Ｃ）の時点でＪＫフリッ
プフロップ回路２２ａからエラー表示が出力されるとい
う例を示しである。

以上、図示実施例について説明したが、本発明はこれに
限定されるものではない０例えば、メモリ装置はディス
ク装置に限られるものではない。

また、ライトデータやリードデータはシリアル形式のも
のに限られるものではなく、パラレル形式ものに対して
も適用できるように構成できるのである。

〔発明の効果〕

このように、本発明によれば、メモリ装置１とメモリ制
御装置２との間の信号線の断線を実時間で検出できるよ
うになるとともに、直接的に断線障害を正確に検出でき
ることになるのである。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の実施例構成図、 第３図は本発明のタイムチャートである。 図中、１はメモリ装置、Ｉａはディスク装置、２はメモ
リ制御装置、２ａはディスク制御装置、３はライトゲー
ト、４はライトデータ信号線、５はリードデータ信号線
、１０はメモリ回路、１１はライト回路、１２はリード
回路、１３は切換回路、２０はライトコントロール回路
、２１は一致検出回路、２２はエラー表示回路、２２ａ
はＪＫフリップフロップ回路、 ４０は制御回路である。

Claims (1)

1. 【特許請求の範囲】 メモリ装置（１）と、該メモリ装置（１）を制御するメ
   モリ制御装置（２）とを備えるとともに、該メモリ制御
   装置（２）により指定される動作モードを該メモリ装置
   （１）に通知するライトゲート（３）と、該メモリ制御
   装置（２）から送出されるライトデータを該メモリ装置
   （１）に転送するライトデータ信号線（４）と、該メモ
   リ装置（１）から送出されるリードデータを該メモリ制
   御装置（２）に転送するリードデータ信号線（５）とを
   備えるメモリシステムにおいて、 上記メモリ装置（１）が、リードデータと上記ライトデ
   ータ信号線（４）を介して送られてくるライトデータと
   を入力として、通知される上記動作モードが読出モード
   であるときにはリードデータを選択し、書込モードであ
   るときにはライトデータを選択して上記リードデータ信
   号線（５）に接続するよう処理する切換回路（１３）を
   備えるとともに、上記メモリ制御装置（２）が、通知す
   る上記動作モードが書込モードであるときに、ライトデ
   ータと上記リードデータ信号線（５）を介して送られて
   くるライトデータとが一致するのか否かを検出するよう
   処理する一致検出回路（２１）と、該一致検出回路（２
   １）が不一致を検出するときに、エラー状態を表示する
   ラッチ出力を出力するよう処理するエラー表示回路（２
   ２）とを備えることを、 特徴とするメモリシステムの断線検出処理装置。