JPH0468534A - 金属配線構造およびその製造方法 - Google Patents

金属配線構造およびその製造方法

Info

Publication number
JPH0468534A
JPH0468534A JP18200890A JP18200890A JPH0468534A JP H0468534 A JPH0468534 A JP H0468534A JP 18200890 A JP18200890 A JP 18200890A JP 18200890 A JP18200890 A JP 18200890A JP H0468534 A JPH0468534 A JP H0468534A
Authority
JP
Japan
Prior art keywords
metal
film
sio2
deposited
grain size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18200890A
Other languages
English (en)
Inventor
Kazuyuki Hirose
和之 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18200890A priority Critical patent/JPH0468534A/ja
Publication of JPH0468534A publication Critical patent/JPH0468534A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はSiO2上の金属配線構造とその製造方法に関
するものである。
(従来の技術) 従来、Siを用いたデバイスにおいて、基板上の素子間
は、絶縁膜SiO2上に形成したA1線により配線され
ていた。
このAI配線には、抵抗が低い、加工が容易であルトい
った利点があるものの、ストレスマイグレーションやエ
レクトロマイグレーションといった断線現象が起こり、
配線の信頼性を考える上で大きな問題があった。
(発明が解決しようとする課題) 近年のデバイスの集積化においては、配線長が増加し、
さらに配線を流れる電流の電流密度が増大しており、配
線の信頼性を高めることが非常に重要である。特に産業
上利用価値の高いSiを用いたデバイスにおいては、配
線の信頼性向上は緊急の課題である。
本発明の目的は、SiO2上の金属配線構造の信頼性を
向上させることにある。
(課題を解決するための手段) 本発明は、SiO2上の金属配線構造において、前記金
属とSiO2との間に、ニア、ノープル、メタル(ne
arnoble metal)とSiからなる薄いシリ
サイドあるいは薄いSlが存在することを特徴とする。
また本発明はこの金属配線構造を製造する際にベースプ
レッシャー10  torr以下の真空中で行うことを
特徴とする。
(作用) まず請求項1,2の発明について説明する。ストレスマ
イグレーションやエレクトロマイグレーションといった
配線の断線現象を抑える為には、配線金属の結晶粒径を
大きくすれば良いことが報告されている[ジャーナル・
オブ・アプライド・フイジクス(Journal of
Applied Physics 1970年、第41
巻、 2381頁]。そこで、本発明者は、SiO2上
に形成する配線金属の結晶粒径を大きくする方法を探索
し、通常のデバイスプロセスで用いられる温度において
堆積金属の粒界の大きさは、界面化学反応に大きく依存
するという報告[ジャーナル・オブ・ヴアキューム・サ
イエンス・アンド・テクノロジー(Journal o
fVacuum 5cience and Techn
ology)1986年、 A4巻3059頁〕に注目
した。そして、配線金属/SiO2界面に粒径の小さな
金属酸化物が形成される時堆積金属の結晶粒径が小さく
なり、配線金属Si○2界面に粒径の大きな金属シリサ
イドが形成される時堆積金属の結晶粒径が大きくなる、
という仮説をたてた。
この仮説を検証する為に、まず様々な金属/SiO2界
面の化学反応の様子を調べた結果、以下のことがわかっ
た。SiO2上へのAl配線の場合、Al/SiO2界
面では界面化学反応生成物としてA1の酸化物が形成さ
れ、A1シリサイドは形成されない[シン・フィルムス
(Thin Films)1978年、John Wi
ley and 5ons、 Inc。
380頁]。また、SiO2上へ、高融点金属Tiある
いはMo等を配線する場合、この金属/SiO2界面に
は界面化学反応生成物として、金属の酸化物および金属
シリサイドが形成される[同上]。これに対して、Si
O2上へ、Pdあるいはptといったニア・ノープル・
メタルを形成する場合、この金属/SiO2界面には界
面化学反応生成物として、金属の酸化物は形成されずに
、金属シリサイドのみ形成される[同上]。
そして、次にこれらの系を10  Torr以下の真空
中で形成し堆積金属膜の結晶粒径を実際に測定したとこ
ろ、界面反応の結果、金属酸化物が形成されるA1や高
融点金属を堆積した時の金属膜の粒径と較べて、界面に
金属酸化物が形成されずに、金属シリサイドだけが形成
されるニア・ノープル、メタルを、堆積した時の金属膜
の粒径は、約10倍も大きくなることを見いだした。
次に本発明者は、前述の通りデバイスプロセス上有用な
Al配線を形成する場合。SiO2上に直接堆積するの
でなく、粒径の大きくなったニア・ノープル・メタルの
上に10  Torr以下の真空中で酸化させることな
く堆積すればAI膜の粒径は大きくなるものと考えた。
そこで、10=Torr以下の真空中でSiO2上にニ
ア・ノープル・メタルを100人堆積し、その上にさら
にA1を500OA堆積させたところ、AIの結晶粒径
は下地ニア・ノープル・メタルが無い時と較べて、10
倍大きくなることを見い出した。またこの時、断線に至
る時間は、同比較で10倍長くなり、信頼性が大幅に向
上することを見いだした。
次に請求項3,4の発明について述べる。前述の報告J
、 ofVac、 Sci、 and Tech、に注
目したところまでは同じであるが、今度は配線金属/S
iO2界面に粒径のの小さな金属酸化物が形成される時
、堆積金属の結晶粒径が小さくなり、従って界面に金属
酸化物が形成されないように純Si層が存在すれば、堆
積金属の結晶粒径が大きくなる、という仮説をたてた。
この仮説を検証する為に、本発明はペースプレッシャー
1O−7Torrの超高真空チャンバー内でSiO2表
面に純Si膜を10人堆積し、その上にさらにAIを堆
積させたところ、AIの結晶粒径は下地SJが無い時と
較べて10倍も増大することを見いだした。
次に、このAI膜に配線パターンを形成し、断線に至る
時間を測定したところ、同比較で10倍も長くなり、信
頼性が大幅に向上することを見いだした。
(実施例) 以下、本発明の詳細な説明する。
(実施例1) Si(001)基板表面に熱酸化によすSiO2膜を厚
さ5000Å形成し、この上に、ベースプレッシャー1
O−7Torrの真空中でPd膜を厚さ50人、続いて
Al膜を厚さ5000A、基板温度400°CでAr雰
囲気のバイアススパッタ法により連続して堆積した。基
板加熱をしているのでPdは堆積時にSiO2と反応し
シリサイド化する。そして、このA1膜の結晶粒径を、
フォーカスト・イオン・ビーム(FIB)による後方散
乱法により測定したところ、Pdの膜を堆積しない時と
較べて10倍大きくなった。次にこの試料に通常のりソ
グラフィ技術を用いて0.911mの配線パターンを形
成し、300°Cで断線に至る時間を測定したところ、
Pd膜を堆積しない時と較べて10倍長くなり、信頼性
が大幅に向上した。
(実施例2) Si(001)基板上に、熱酸化によりSiO2膜を厚
さ5000人形成し、この上にベースプレッシャー1O
−9Torrの真空中でPt膜を厚さ100人、続いて
Al−8i(1質量%)膜を厚さ5000人、基板温度
400°CでM雰囲気のバイアス・スパッタ法により連
続して堆積した。基板加熱して・いるのでPtは堆積時
にSiO2と反応してシリサイド化する。そして、この
Al−8i膜の結晶粒径を、フォーカスト・イオン、ビ
ーム(FIB)による後方散乱法により測定したところ
、pt膜を堆積しない時と較べて8倍大きくなった。次
にこの試料通常のノングラフィ技術を用いて0.9□m
幅の配線パターンを形成し、300°Cで断線に至る時
間を測定したところ、Pt膜を堆積しない時と較べて8
倍長くなり、信頼性が大幅に向上した。
(実施例3) Si(001)基板表面に、熱酸化によりSiO2膜を
厚さ5000A形成し、この上に、ベースプレッシャー
1O−7Torrの真空中で純Si膜を厚さ5000人
、基板温度400°CでAr雰囲気のバイアススパッタ
法により堆積した。そして、このAlの結晶粒径を、フ
ォーカスト、イオン・ビーム(FIB)による後方散乱
法により測定したところ、下地Si膜を堆積しない時と
較べて10倍大きくなった。また、この試料に0,9□
m幅の配線パターンを形成し、300°Cで断線に至る
時間を測定したところ、下地はSi膜を堆積しない時と
較べて10倍長くなり、信頼性が大幅に向上した。
(実施例4) Si(001)基板表面に、熱酸化によりSiO2膜を
厚さ5000人形成し、この上にベースプレッシャー1
O−7TOrrの真空中で純Si膜を厚さ30人、さら
にAl−8i(1質量%)膜を厚さ5000人、基板温
度400°CでAr雰囲気中のバイアス・スパッタ法に
より堆積した。そして、このAl−8i膜の結晶粒径を
、フォーカスト・イオン・ビーム(FIB)による後方
散乱法により測定したところ、下地Si膜を堆積しない
時と較べて8倍大きくなった。また、この試料に0.9
μm幅の配線パターンを形成し、300°Cで断線に至
る時間を測定したところ、下地Si膜を堆積しない時と
較べて8倍長くなり、信頼性が大幅に向上した。
本実施例では、配線金属として、A1およびAl−8i
(1質量%)だけを示したが、他の金属、例えばAl−
8i−Cu、 Al−8i−Pd、 Mo、 W、等で
も同様の効果が得られる。
また、SiO2上にPd、 Pt純Si膜を形成する方
法としては、E−ガン蒸着法等信の蒸着法でも良い。
またPdやPtを厚く形成すると、下地のSiO2から
離れた部分のPdやptがシリサイド化せずに残ること
もありうるが、それでも本発明の目的は達成できる。
(発明の効果) 以上説明したように本発明によれば、SiO2上の配線
の信頼性を大幅に向上させることができる。

Claims (1)

  1. 【特許請求の範囲】 (1)SiO_2上の金属配線構造において、前記配線
    金属とSiO_2との間にニア・ノーブル・メタルとS
    iからなるシリサイドが存在することを特徴とする金属
    配線構造。(2)ベースプレッシャー10^−^7to
    rr以下の真空中でSiO_2上に薄いエア・ノーブル
    ・メタルのシリサイドと配線金属をこの順に形成するこ
    とを特徴とする金属配線構造の製造方法。 (3)SiO_2上の金属配線構造において、前記配線
    金属とSiO_2との間にSi膜が存在することを特徴
    とする金属配線構造。 (4)ベースプレッシャー10^−^7torr以下の
    真空中でSiO_2上に薄いSi膜と配線金属をこの順
    に形成することを特徴とする金属配線構造の製造方法。
JP18200890A 1990-07-10 1990-07-10 金属配線構造およびその製造方法 Pending JPH0468534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18200890A JPH0468534A (ja) 1990-07-10 1990-07-10 金属配線構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18200890A JPH0468534A (ja) 1990-07-10 1990-07-10 金属配線構造およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0468534A true JPH0468534A (ja) 1992-03-04

Family

ID=16110714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18200890A Pending JPH0468534A (ja) 1990-07-10 1990-07-10 金属配線構造およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0468534A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08157007A (ja) * 1994-12-02 1996-06-18 Plantec:Kk 廃棄物の貯留排出装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5855328A (ja) * 1981-09-26 1983-04-01 Konishiroku Photo Ind Co Ltd アモルフアスシリコンの製造方法
JPS6437051A (en) * 1987-07-31 1989-02-07 Nec Corp Manufacture of semiconductor device
JPS6449225A (en) * 1987-08-20 1989-02-23 Nec Corp Manufacture of semiconductor device
JPH0242729A (ja) * 1988-08-02 1990-02-13 Nec Corp アルミニウム系薄膜配線
JPH02125431A (ja) * 1988-11-04 1990-05-14 Seiko Epson Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5855328A (ja) * 1981-09-26 1983-04-01 Konishiroku Photo Ind Co Ltd アモルフアスシリコンの製造方法
JPS6437051A (en) * 1987-07-31 1989-02-07 Nec Corp Manufacture of semiconductor device
JPS6449225A (en) * 1987-08-20 1989-02-23 Nec Corp Manufacture of semiconductor device
JPH0242729A (ja) * 1988-08-02 1990-02-13 Nec Corp アルミニウム系薄膜配線
JPH02125431A (ja) * 1988-11-04 1990-05-14 Seiko Epson Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08157007A (ja) * 1994-12-02 1996-06-18 Plantec:Kk 廃棄物の貯留排出装置

Similar Documents

Publication Publication Date Title
JPH0581664B2 (ja)
KR850002172A (ko) 반도체장치 제조방법
JP3325720B2 (ja) 半導体装置とその製造方法
US5412250A (en) Barrier enhancement at the salicide layer
JP3401757B2 (ja) 半導体チップ上に低応力ポリサイド導体を形成する方法
CA2004909A1 (en) Semiconductor integrated-circuit device metallization
JP3304541B2 (ja) オーミック電極の形成方法
US4526665A (en) Method of depositing fully reacted titanium disilicide thin films
JPH0468534A (ja) 金属配線構造およびその製造方法
JPH01302875A (ja) 装置およびその製造方法
JPH06236855A (ja) 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法
US6059937A (en) Sensor having tin oxide thin film for detecting methane gas and propane gas, and process for manufacturing thereof
JPH0654807B2 (ja) 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法
JP2819869B2 (ja) 半導体装置の製造方法
JP2611867B2 (ja) 改良されたコイル導体層を備える薄膜磁気ヘッド
JPH065599A (ja) 半導体装置及びその製造方法
JPS60193337A (ja) 半導体装置の製造方法
JPH07122724A (ja) n型半導体立方晶窒化ホウ素のオ−ミック電極およびその形成方法
JP5118276B2 (ja) 半導体装置用ゲート絶縁膜形成用スパッタリングターゲット、同製造方法及び半導体装置用ゲート絶縁膜
JPH0629294A (ja) 半導体装置の製造方法
JPS62188222A (ja) 半導体化合物の製造方法
JP2773937B2 (ja) 半導体装置の製造方法
JP2803676B2 (ja) 半導体装置の製造方法
JP2645811B2 (ja) 拡散バリヤ機能を有する半導体素子の電極形成方法
JPS59167058A (ja) 半導体装置