JPH04505388A - 高直線性を有するd/a変換器 - Google Patents
高直線性を有するd/a変換器Info
- Publication number
- JPH04505388A JPH04505388A JP2506930A JP50693090A JPH04505388A JP H04505388 A JPH04505388 A JP H04505388A JP 2506930 A JP2506930 A JP 2506930A JP 50693090 A JP50693090 A JP 50693090A JP H04505388 A JPH04505388 A JP H04505388A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- value
- threshold
- digital
- coarse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
- Nitrogen Condensed Heterocyclic Rings (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
高直線性を有するD/A変換器
本発明は、ディジタル入力量をアナログ出力量に、D/A変換器により変換する
方法に関する。
1つのD/A変換器によって大きな量子化領域をカバーするためには、このD/
A変換器のビット数は高(構成されなければならない、この種のD/A変換器に
対するコストは非常に高い、従って、コストを節約するためにあまり大きな量子
化領域を処理することのできない変換器を使用することが公知である。この場合
次のようにして大きな領域が得られる。すなわち、D/A変換器固有の量子化領
域内でD/A変換器が出力電圧を細かいステップで出力し、出力側では量子化領
域の端部に達した際、付加的電流源ないし電圧源が接続される。各電流源ないし
電圧源は出力電圧をD/A変換器の1ステツプだけ粗く変化させ、変換器は次に
隣接するステップの間再び、アナログ出力量の変化を細かいステップで行うので
ある。しかし、変換器の構成素子公差、アナログ出力値を粗く調整するために接
続された付加的電源の構成素子公差並びに熱的ドリフトおよび老化のため、隣接
する領域に対する粗ステップが、D/A変換器によって量子化領域端部で送出さ
れる値に相応することの方が稀である。このような粗ステップにより、上方また
は下方の値への不連続的個所が惹起され得る。しかし形成される出力関数は、通
常連続的に経過しなければならない。
例えば自動退局回路において同調電圧をディジタル段で次のように変化すること
が公知である。すなわち、全同調電圧領域が粗ステップで変化され、この粗ステ
ップ内で同調電圧が微ステップで変化されるようにするのである。微ステップで
走査された粗ステップの終了時に次の粗ステップが投入接続される。この粗ステ
ップの開始点は直前に調整された値の上側にあることもある。そのためこの開始
から再び微ステップへ始まる同調電圧値が検出されない、従い公知の回路装置で
は次の粗ステップの移行の際、新たに調整される粗ステップの開始が直前に達し
た値の常に下側にあるようにする。この手段は同調電圧従い放送局が飛び越され
ることを確実に阻止する(DE3037021)、Lかしこの手段は出力関数に
跳躍の発生することを阻止しない、このことは放送局探索の際には問題とならな
い、しかしその他の場合、例えば音声再生装置で音量を調整する際、この種の不
連続性は問題となる。
本発明の課題は、接続可能な付加的電源を備えた、量子化領域の狭いD/A変換
器を用いたD/A変換方法において、出力関数から不連続個所が消失するように
改善することである。この課題は請求項1に記載された方法により解決される。
以下本発明を図面を用いて説明する。
図1は、従来の技術から公知の回路構成を示し、図2は、図1に所属する曲線経
過を示し、図3は、本発明による回路を示し、
図4と図5は、図3の回路の特性曲線を示し、図6は、本発明の簡単化した回路
図を示し、図7は、図6の説明に用いる線図であり、図8は、本発明の別の実施
例を示し、
図9は、図8の説明に用いる線図である。
図1には図2と関連して従来技術による回路がどのように動作するかが例で示さ
れている。制御回路、例えばマイクロプロセッサ1はその出力側りに、oooo
。
000から11111111へディジタルステップで増分される2通信号を出力
する。このディジタル信号はD/A変換器2へ出力され、微ステップで変化する
アナログ出力信号がその出力側alから取り出される。ディジタル値が1111
1111に達すると、マイクロプロセッサlは出力りを、形成すべき出力信号を
さらに高める際にoooo ooooに切り換え、付加的に別のD/A変換器2
と出力側a2を介してl粗ステップだけさらに切り換える。この1粗ステツプは
D/A変換器2の量子化領域に相応する。2つの出力側a1とa2は加算段4を
介して出力側Aに出力される。この出力側Aからアナログ信号が取り出される。
D/A変換器3は4ビツト変換器として示されている。従い、この変換器はその
出力側a2に16粗ステツプを形成することができる。
D/A変換器3は相応のディジタル接続可能電流源または電圧源により置換する
こともできる。この装置によりnステップで検出される領域は式n(2−8−1
)により定められる。
図2に示されているように、粗いステップから次の粗いステップへの移行個所に
は不連続性が生じる。というのは、粗いステップがD/A変換器の量子化領域に
正確には相応しないからである。これは例えば構成素子公差または他の影響によ
る。このような不連続性は、XIからXI’ に示したような下方への信号変化
またはX2からX2’ に示したような上方への信号変化を生じる。しかしこの
ような信号経過は上に述べた理由から不所望のものである。
この不都合な状態を取り除くため、図3の回路が作製された。この回路の作用を
図4に関連して説明する。
ここでは3つの閾値81〜S3が形成される。公知の回路に対し付加的に3つの
比較器に1、N2、N3が出力側Aに接続される。これらの比較器は形成された
出力電圧を種々異なる基準電圧と比較する。この種々異なる基準電圧は例えば固
定の基準電圧Uに接続された分圧器により形成することができる0分圧器は抵抗
Wl、W2、N3からなる。しかし抵抗は別のD/A変換器を介して構成するこ
ともできる。その際それぞれの閾値は、D/A変換器2の入力値1111111
1がn特表千4−505388 (3)
番目の粗ステップで達することとなる値よりも下側にあり、かつD/A変換器2
の入力値oooo ooooが(n+1)番目の粗ステップで調整される値より
も上側にある値でなければならない、このようにして幅Bのオーバラップ領域が
発生する。aカミ圧がこの閾値の1つを上回ると直ちに、相応の比較器Kl、に
2ないしに3がマイクロプロセッサlに信号を送出する。マイクロプロセッサは
これに基づき次の粗ステップを開始し、同時にD/A変換器2にオフセットを印
加する。
図4の回路の機能を説明する際、マイクロプロセッサ1の出力りは値oooo
ooooから始まりディジタルで公知のように増分計数されることを前提とする
。第1の粗ステップ内でその最終値11111111に達する前に、出力側Aの
信号は閾値Slに達する。この閾値Slは例えば値11111011に相応する
ことができる。この値または最終値に達するまでに生じる差分値はマイクロプロ
セッサ1のメモリにファイルされている。同時に出力側りはoooo oooo
にセットされ、次の粗ステップが開始される。この粗ステップは閾値S1の下側
になければならない、そのところからD/A変換器2は新たに、閾値S1に再び
達するまで増分計数する。このディジタル値、例えば00000011もファイ
ルされている0曲線経過のこの個所を明確にするため、図4のaに拡大して示し
である。さらに増分計数すると、第1の粗ステップ内で閾値S2に達する。この
閾値S2はディジタル入力信号11111101に相応することができ、やはリ
ファイルされている。ここでも最終値までの差分をファイルしておくことができ
る。ディジタル入力信号をゼロセットすることによりN2の粗ステップが開始さ
れ、D/A変換器2は再び閾@S2に達するまで増分計数する。この閾値S2で
は入力値は00000110であり、これもファイルされている。この瞬間は図
4のbに拡大して示されている。
図5にはD/A変換器2の出力関数が示されている。
この関数は最初の較正とファイルに従い生じる0次の粗ステップへ切曽わる個所
に不連続性がもはや存在していないことが明瞭に示されている。
図6には4つだけの粗ステップに対する簡単な例が示されている。ここでは粗い
D/A変換器3に対して2ビツトが必要である。(2−n−1)=3の比較器が
必要となる図3の実施例とは異なり、比較器の数は2に減少し、図3ではnw4
であれば15個の比較器が必要であるが、nw4の場合4に減少している。第1
の(2°0)番目のステップは零から閾値S1に達する。第2の(2°1)番目
のステップは閾値Slから閾値S2に達する。第3の(2°0+2”l)番目の
ステップは閾値S2から閾値S3に達する。第4の(2°2)番目のステップは
閾値S3から開始する。
D/A変換器2に対して次の粗ステップへ移行するのためにオフセット値を形成
することは、ここではこれをD/A変換器3の重み付は制御に相応してオフセッ
ト値を記憶することにより行われる。それにより、粗ステップの開始時に相応の
オフセット値が調整される。
この実施例を図7を用いて明確にする。第1の(2’O)番目の粗ステップST
Iでは、D/A変換器2にオフセット値0が印加される。第2の(2°l)番目
の粗ステップST2に切り換えるため第1の閾値S1に達した際、求められたオ
フセット値031は+4であるとする。第3の粗ステップST3において第2の
閾値S2に達した際、求められたオフセット値は+2とする。第4の粗ステップ
ST4に切り換えるため第3の閾値S3に達した際、第3の粗ステップのオフセ
ット値O33(+2)に、第2の粗ステップST2の記憶されているオフセット
値O32(+4)が加算される。すなわち、+6の新しいオフセット値が生じる
。
図8にはさらに別の実施例が示されている。この実施例では、隣接する粗ステッ
プへの切換および開始を唯1つの比較器Kにより処理することができる。そのた
め、この比較器のN1入力端にはAに形成されたアナログ出力電圧が印加される
。第2の入力側はオフセット電圧を受け取る。このオフセット電圧はa2にてD
/A変換器3から取り出される。このオフセット電圧に固定のオフセット電圧U
Oが重畳される。
図9にはこのことが詳細に示されている。ここにはアナログ出力量への経過がデ
ィジタル入力値りに依存して示されている。ここでも、粗ステップAO,AI。
A2.A3はD/A変換器3により形成され、粗ステップ内の微ステップはD/
A変換器2により形成される。第1の粗ステップは値AOで開始し、第2の粗ス
テップは値A1で開始する、等々、粗ステップのステップ幅はGであるとする。
D/A変換器3により形成される粗ステップの開始時に、D/A変換器2はその
最小値、例えば零を送出する。閾値Urefl−Uref3は、D/A変換器2
による最大可能なアナログ値(この値は粗ステップn内にある)と、D/A変換
器2が零にセットされた後であって、隣接する粗ステップ(n+1)の開始に相
応する値との間にそれぞれある。閾値Urefはオフセット電圧UOを粗ステッ
プnの値に重畳することにより形成される。ここでUOの大きさは、ステップ幅
Gに、上に定義したオーバラップ領域Bを式UO−G+bに従い加算することで
得られる。有利には、bに0.5Bを選択する。このようにすると、ステップn
に対して基準電圧Urefが一般式から得られる。
U r e fnxAn−1+G+b
上の説明は出力量Aの増分計数に関連する。出力量Aを減算計数する場合は、基
準電圧Urefを切り換えなければならない、これは図8に、所定量Gの電源を
橋絡することにより象徴的に示されている。橋絡は特表平4−505388 (
4)
マイクロプロセッサlにより線路I/Dを介して制御される。減算計数の場合の
基準電圧はステップnに対して式、
U r e fn=An−1+b
に従い定められる。すなわち、これは増分計数の場合の先行するステップ(n−
1)の基準電圧と同じ大きさである。
D=77771り11 D;e(711111117D=777771りI D
=el(1(117710= III(ill IIHI
Fig、1
Fig、5
ノ 3 Δ
国際調査報告
国際調査報告
EP 9000750
S^ 36630
Claims (8)
- 1.D/A変換器と、アナログ出力量を粗いディジタルステップに変換する装置 とを用いて、ディジタル入力量をアナログ出力量に変換する方法であって、前記 D/A変換器はアナログ出力量を微ステップで増分計数し、さらに前記装置はD /A変換器の量子化領域に達する前にオーバラップ領域の形成の下で接続される 、変換方法において、 閾値(S)をオーバラップ領域(B)内に設定し、出力量が当該閾値(S)に達 した際、当該出力量に相応ずる第1の入力値を記憶し、同時にD/A変換器(2 )の入力を零にセットし、閾値(S)の下側にある粗ステップを開始し、その後 閾値(S)に新たに達するまでD/A変換器を増分計数し、得られた第2のディ ジタル入力値を同様に記憶し、D/A変換器(2)が増分計数するときであって 、アナログ出力量が形成される場合、記憶した第1のディジタル値に達する度毎 に、粗ステップを開始し、D/A変換器に、記憶した第2のディジタル値よリ1 微ディジタルステップだけ高めたディジタル値をオフセットとして印加し、 D/A変換器(2)が減算計数するときであって、記憶した第2のディジタル値 に達する際、粗ステップを取りやめ、 D/A変換器(2)に、この記憶した第2のディジタル値から1微ステップだけ 減算した値をオフセットとして印加する、ことを特徴とずる変換方法。
- 2.複数の閾値(S1、S2、・・・・・・Sn)をD/A変換器(2)の量子 化領域の間隔で設け、当該閾値を特徴付けるディジタル値を記憶する請求項1記 載の方法。
- 3.記憶すべき第1および第2の値に対して、D/A変換器(2)の量子化領域 の上側ないし下側に対する差分を用いる請求項1または2記載の方法。
- 4.比較器(K)を設け、該比較器は閾値(S)に達した際、ディジタル値の記 憶に対する信号を出力する請求項1から3までのいずれか1記載の方法。
- 5.粗ステップをディジタルで接続可能な電流源を用いて形成する請求項1から 4までのいずれか1記載の方法。
- 6.粗ステップを別のD/A変換器(3)を用いて形成する請求項1から4まで のいずれか1記載の方法。
- 7.切換に対するオフセットとしてD/A変換器(2)に用いる値を、D/A交 換器(3)の重み付け制御に依存して記憶する請求項3記載の方法。
- 8.次の粗ステップへ切り換えるために唯1つの比較器(K)を用い、該比較器 の第1の入力側には形成されたアナログ出力量が印加され、その第2の入力側に はオフセット電圧(Uref)が印加され、該オフセット電圧はD/A変換器( 3)の粗ステップ(n*G)の値に相応し、該値に電圧(UO)が重畳され、該 電圧(UO)は出力信号の変化の方向に依存して切換可能であり、該変化は出力 信号の増分計数の際には値G+bに相応し、出力信号の減算計数の際には値bに 相応する請求項1から3および6のいずれか1記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3916202A DE3916202A1 (de) | 1989-05-18 | 1989-05-18 | D/a-wandler mit hoher linearitaet |
DE3916202.8 | 1989-05-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04505388A true JPH04505388A (ja) | 1992-09-17 |
JP3032003B2 JP3032003B2 (ja) | 2000-04-10 |
Family
ID=6380892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2506930A Expired - Fee Related JP3032003B2 (ja) | 1989-05-18 | 1990-05-10 | 高直線性を有するd/a変換器 |
Country Status (14)
Country | Link |
---|---|
US (1) | US5270716A (ja) |
EP (1) | EP0472555B1 (ja) |
JP (1) | JP3032003B2 (ja) |
KR (1) | KR920702092A (ja) |
AT (1) | ATE103436T1 (ja) |
AU (1) | AU5559290A (ja) |
DD (1) | DD294607A5 (ja) |
DE (2) | DE3916202A1 (ja) |
ES (1) | ES2052258T3 (ja) |
FI (1) | FI915416A0 (ja) |
HK (1) | HK68495A (ja) |
HU (1) | HUT60074A (ja) |
SG (1) | SG33646G (ja) |
WO (1) | WO1990014717A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012054913A (ja) * | 2010-08-02 | 2012-03-15 | Fraunhofer Ges Zur Foerderung Der Angewandten Forschung Ev | ハイブリッド・アナログ/デジタル変換器、イメージセンサおよび複数のデジタル信号を提供するための方法 |
JP2015188047A (ja) * | 2014-03-27 | 2015-10-29 | 株式会社Screenホールディングス | 発光制御装置、露光装置、および発光制御装置の調整方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5406284A (en) * | 1992-12-31 | 1995-04-11 | Monolith Technologies Corporation | Methods and apparatus for the quantization and analog conversion of digital signals |
DE4408181A1 (de) * | 1994-03-11 | 1995-09-14 | Ant Nachrichtentech | Verfahren zur Linearisierung von Unstetigkeiten in der Übertragungskennlinie eines D/A-Wandlers sowie Anordnung und Anwendung |
US5642116A (en) * | 1995-03-06 | 1997-06-24 | International Business Machines Corporation | Self calibrating segmented digital-to-analog converter |
JPH09270707A (ja) * | 1996-04-03 | 1997-10-14 | Rohm Co Ltd | ディジタル/アナログ変換器及びそれを用いた制御装置 |
CA2308209C (en) | 1997-10-21 | 2004-03-09 | Lloyd Lynn Lautzenhiser | Adaptive frequency-hopping oscillators |
US6411237B1 (en) | 1997-10-21 | 2002-06-25 | Emhiser Research Ltd | Nonlinear digital-to-analog converters |
DE19922060C2 (de) * | 1998-05-13 | 2001-05-31 | Ifm Electronic Gmbh | Verfahren zur Umwandlung eines digitalen Signals |
US6329941B1 (en) | 1999-05-27 | 2001-12-11 | Stmicroelectronics, Inc. | Digital-to-analog converting device and method |
US7352313B2 (en) * | 2005-05-31 | 2008-04-01 | Agere Systems Inc. | Method and apparatus for master/slave digital-to-analog conversion |
WO2009080310A1 (en) * | 2007-12-21 | 2009-07-02 | Carl Zeiss Smt Ag | Illumination system for a microlithographic projection exposure apparatus |
TWI521885B (zh) * | 2013-10-17 | 2016-02-11 | 聯詠科技股份有限公司 | 類比數位之轉換方法及其相關類比數位轉換器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1492263A (en) * | 1974-05-17 | 1977-11-16 | Siemens Ag | Electrical control circuits |
US4016555A (en) * | 1975-04-07 | 1977-04-05 | Tyrrel Sylvan F | Signal converter |
DE3025932A1 (de) * | 1980-07-09 | 1982-02-04 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Schaltung zum umsetzen eines digitalmusters in eine analogspannung |
US4410879A (en) * | 1980-10-31 | 1983-10-18 | Tektronix, Inc. | High resolution digital-to-analog converter |
JPS5940721A (ja) * | 1982-08-30 | 1984-03-06 | Sony Tektronix Corp | デジタル・アナログ変換器用診断装置 |
JPS60185429A (ja) * | 1984-03-02 | 1985-09-20 | Nippon Telegr & Teleph Corp <Ntt> | Da変換器における直線性誤差補正回路 |
-
1989
- 1989-05-18 DE DE3916202A patent/DE3916202A1/de not_active Withdrawn
-
1990
- 1990-05-10 KR KR1019910701623A patent/KR920702092A/ko not_active Application Discontinuation
- 1990-05-10 EP EP90906992A patent/EP0472555B1/de not_active Expired - Lifetime
- 1990-05-10 SG SG1995904744A patent/SG33646G/en unknown
- 1990-05-10 JP JP2506930A patent/JP3032003B2/ja not_active Expired - Fee Related
- 1990-05-10 HU HU904428A patent/HUT60074A/hu unknown
- 1990-05-10 DE DE90906992T patent/DE59005134D1/de not_active Expired - Fee Related
- 1990-05-10 ES ES90906992T patent/ES2052258T3/es not_active Expired - Lifetime
- 1990-05-10 AT AT90906992T patent/ATE103436T1/de not_active IP Right Cessation
- 1990-05-10 AU AU55592/90A patent/AU5559290A/en not_active Abandoned
- 1990-05-10 WO PCT/EP1990/000750 patent/WO1990014717A1/de active IP Right Grant
- 1990-05-17 DD DD90340769A patent/DD294607A5/de not_active IP Right Cessation
-
1991
- 1991-11-15 FI FI915416A patent/FI915416A0/fi unknown
- 1991-11-18 US US07/792,873 patent/US5270716A/en not_active Expired - Lifetime
-
1995
- 1995-05-04 HK HK68495A patent/HK68495A/xx not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012054913A (ja) * | 2010-08-02 | 2012-03-15 | Fraunhofer Ges Zur Foerderung Der Angewandten Forschung Ev | ハイブリッド・アナログ/デジタル変換器、イメージセンサおよび複数のデジタル信号を提供するための方法 |
US8492697B2 (en) | 2010-08-02 | 2013-07-23 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Hybrid analog-to-digital converter, an image sensor and a method for providing a plurality of digital signals |
JP2015188047A (ja) * | 2014-03-27 | 2015-10-29 | 株式会社Screenホールディングス | 発光制御装置、露光装置、および発光制御装置の調整方法 |
Also Published As
Publication number | Publication date |
---|---|
KR920702092A (ko) | 1992-08-12 |
EP0472555B1 (de) | 1994-03-23 |
DE3916202A1 (de) | 1990-11-22 |
HU904428D0 (en) | 1992-02-28 |
HUT60074A (en) | 1992-07-28 |
DE59005134D1 (de) | 1994-04-28 |
HK68495A (en) | 1995-05-12 |
US5270716A (en) | 1993-12-14 |
ES2052258T3 (es) | 1994-07-01 |
EP0472555A1 (de) | 1992-03-04 |
ATE103436T1 (de) | 1994-04-15 |
FI915416A0 (fi) | 1991-11-15 |
SG33646G (en) | 1995-09-18 |
DD294607A5 (de) | 1991-10-02 |
AU5559290A (en) | 1990-12-18 |
WO1990014717A1 (de) | 1990-11-29 |
JP3032003B2 (ja) | 2000-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04505388A (ja) | 高直線性を有するd/a変換器 | |
KR100750004B1 (ko) | D급 증폭기 | |
US4377759A (en) | Offset compensating circuit | |
US9000345B2 (en) | Ambient light sensing module with signal generation function | |
US4351002A (en) | Circuit for correcting phase deviations between the line deflection drive signals and the line synchronizing signals in a television receiver | |
CN114499504A (zh) | 锁相环电路及其操作方法以及子范围控制电路 | |
EP1269635B1 (en) | A/d converter background calibration | |
JPS59128806A (ja) | Agc回路 | |
US4808998A (en) | Distortion reduction circuit for a D/A converter | |
JPH08293768A (ja) | コンパレータ回路 | |
US5978422A (en) | Circuit for determining and evaluating a data signal on which a direct voltage portion is superposed | |
EP0181658A1 (en) | Synchronizing circuit for an oscillator | |
EP0554265B1 (en) | Two-step analog-to-digital converter | |
JP2983032B2 (ja) | 原稿読取装置 | |
JPS5939926B2 (ja) | デジタルアナログ変換器 | |
EP0080231A1 (en) | Analog-to-digital converter | |
JPH08139607A (ja) | デルタシグマ変調器のalc回路 | |
JPS59186418A (ja) | D/a変換回路 | |
JPH0690168A (ja) | A/d変換回路 | |
KR890008435Y1 (ko) | 채널 선국회로 | |
JP2943382B2 (ja) | ノイズゲート装置 | |
JPS6329851B2 (ja) | ||
JPH05183437A (ja) | オートゼロ回路 | |
JPH01167998A (ja) | 放電灯点灯装置 | |
GB1574601A (en) | Undersirable modulation reduction of deflection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |