JPS5939926B2 - デジタルアナログ変換器 - Google Patents
デジタルアナログ変換器Info
- Publication number
- JPS5939926B2 JPS5939926B2 JP54061336A JP6133679A JPS5939926B2 JP S5939926 B2 JPS5939926 B2 JP S5939926B2 JP 54061336 A JP54061336 A JP 54061336A JP 6133679 A JP6133679 A JP 6133679A JP S5939926 B2 JPS5939926 B2 JP S5939926B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- output conductor
- common output
- resistance
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、容量分圧型の音声用デジタル−アナログ（Ｄ
Ａ）変換器に関する。
Ａ）変換器に関する。
ＰＣＭ伝送ではコーダ、デコーダが使用されるが、デコ
ーダは即ちＤＡ変換器に外ならない。
ーダは即ちＤＡ変換器に外ならない。
ＤＡ変換器には幾つかの形式があるが、その１つに第１
図に示す如き容量分圧型がある。
図に示す如き容量分圧型がある。
この第１図でＣ１，Ｃ２，Ｃ３・・・・・・は容量値Ｃ
のコンデンサであり、一端は共通出力導体ｌ。
のコンデンサであり、一端は共通出力導体ｌ。
（メタルサイドという）に接続され、他端は切換スイッ
チＳ１゜Ｓ２．Ｓ３・・・・・・を介してグランド線１
１ または±Ｖの電源線１２に接続される。
チＳ１゜Ｓ２．Ｓ３・・・・・・を介してグランド線１
１ または±Ｖの電源線１２に接続される。
これらの切換スイッチＳ１．Ｓ２・・・・・・をデジタ
ル信号によって導線１１側または１２側に閉じると、出
力端となる導体ｌｏはグランド側に接続されるコンデン
サの数と電源側に接続されるコンデンサの数の比によっ
て定まる電位を持つことになる。
ル信号によって導線１１側または１２側に閉じると、出
力端となる導体ｌｏはグランド側に接続されるコンデン
サの数と電源側に接続されるコンデンサの数の比によっ
て定まる電位を持つことになる。
例えばコンデンサ数をｎとし、ｋ個が電源側、（ｎ
ｋ）個がグランド側とすると導体ｌ。
ｋ）個がグランド側とすると導体ｌ。
に生じる出力電圧■。はｋ Ｖ／ｎ となり、こうし
てＤＡ変換が行なわれる。
てＤＡ変換が行なわれる。
この容量分圧型のＤＡ変換器は出力線ｌ。
が直流的にはグランドにも電源にも接続されなくてフロ
ーティングの状態にあり、電位が不安定なのでＤＡ変換
の準備段階として各コンデンサを短絡し電荷を零にする
ことが行なわれる。
ーティングの状態にあり、電位が不安定なのでＤＡ変換
の準備段階として各コンデンサを短絡し電荷を零にする
ことが行なわれる。
スイッチＳＷがこの一コンデンサ短絡用のスイッチであ
り、切換スイッチＳ１．Ｓ２・・・・・・をグランド側
に閉じかつスイッチＳＷを閉成することによりコンデン
サＣ１゜Ｃ２・・・・・・を短絡する。
り、切換スイッチＳ１．Ｓ２・・・・・・をグランド側
に閉じかつスイッチＳＷを閉成することによりコンデン
サＣ１゜Ｃ２・・・・・・を短絡する。
このようにすれば該コンデンサおよび導体ｌ。
の漂遊容量に蓄積されていた電荷は消滅し、か〜る状態
でスイッチＳ１．Ｓ２・・・・・・をデジタル信号に従
って切換えれば所望のアナログ電圧を正しく出力させる
ことができる。
でスイッチＳ１．Ｓ２・・・・・・をデジタル信号に従
って切換えれば所望のアナログ電圧を正しく出力させる
ことができる。
しかしスイッチＳＷを閉じている間出力電圧Ｖ。
は当然零であり、導体ｌ。
にはローパスフィルタを接続して滑らかなアナログ電圧
を出力するようにさせるが、このローパスフィルタの出
力にスイッチＳＷ開閉成よる出力電圧零が入ってしまい
、Ｓ／Ｎ特性が劣化する。
を出力するようにさせるが、このローパスフィルタの出
力にスイッチＳＷ開閉成よる出力電圧零が入ってしまい
、Ｓ／Ｎ特性が劣化する。
これを避けるためスイッチＳＷの後段かつローパスフィ
ルタの前段にサンプルホールド回路ＳＨを接続すること
が一般に行なわれている。
ルタの前段にサンプルホールド回路ＳＨを接続すること
が一般に行なわれている。
このサンプルホールド回路を設け、出力導体ｌ。
の電位をスイッチＳＷの閉成とはタイミングを外してサ
ンプリングし、それをホールドすれば、スイッチＳＷの
開閉によるＳ／Ｎ劣化を阻止することができる。
ンプリングし、それをホールドすれば、スイッチＳＷの
開閉によるＳ／Ｎ劣化を阻止することができる。
しかしサンプルホールド回路は異常発振を生じたりして
製作が技術的に難しく集積回路のパワー、チップ面積等
からみてもできれば無くしたいものである。
製作が技術的に難しく集積回路のパワー、チップ面積等
からみてもできれば無くしたいものである。
サンプルホールド回路を除去し得るようにする第１の手
段は第２図に示すようにスイッチＳＷを除去して出力導
体ｌ。
段は第２図に示すようにスイッチＳＷを除去して出力導
体ｌ。
のアースを止めることである。
しかしこの方法は不定な漏洩抵抗ｒによる電荷注入で出
力導体ｌ。
力導体ｌ。
の電位（電荷）が不安定になり、特に集積回路製造時に
出力導体ｌ。
出力導体ｌ。
にたまった電荷が出力電圧のオフセットを生じ、しかも
該電荷が漏洩抵抗ｒにより徐々に充放電されるのでその
オフセット量は経時変化し、場合によっては動作可能領
域を越えることがある。
該電荷が漏洩抵抗ｒにより徐々に充放電されるのでその
オフセット量は経時変化し、場合によっては動作可能領
域を越えることがある。
ただ、スイッチＳＷは使用しないからサンプルホールド
は必要な（、単にインピーダンス変換回路ＺＣを用いれ
ばよい等の利点はある。
は必要な（、単にインピーダンス変換回路ＺＣを用いれ
ばよい等の利点はある。
本発明はかＮる点に鑑みてなされたもので、スイッチＳ
Ｗは除去し、代りに高抵抗を用いてこれを出力導体ｌ。
Ｗは除去し、代りに高抵抗を用いてこれを出力導体ｌ。
と接地線との間に接続する。このようにするとサンプル
ホールド回路は除去しかつ正確なりＡ変換を行なうこと
が可能になる。
ホールド回路は除去しかつ正確なりＡ変換を行なうこと
が可能になる。
次に実施例を参照しながらこれを詳細に説明する。
第３図は本発明の実施例を示し、第１図と比較すれば明
らかなようにスイッチＳＷの代りに高抵抗Ｒが用いられ
、そしてサンプルホールド回路ＳＨは除去されている。
らかなようにスイッチＳＷの代りに高抵抗Ｒが用いられ
、そしてサンプルホールド回路ＳＨは除去されている。
ｚＣはインピーダンス変換回路で、出力インピーダンス
を小にするものである。
を小にするものである。
このＤＡ変換器は休止状態ではコンデンサＣ１ｔ Ｃ２
・・・・・・およびメタルサイドｌ。
・・・・・・およびメタルサイドｌ。
の漂遊容量の蓄積電荷が抵抗Ｒにより放電され、モして
ＤＡ変換中は、スイッチ切換えを行なうデジタル信号が
音声信号であり交流であるから瞬間的には±Ｖまで様々
な値をとるものの平均的には零であるので、抵抗Ｒによ
る電荷の流入はないことになる。
ＤＡ変換中は、スイッチ切換えを行なうデジタル信号が
音声信号であり交流であるから瞬間的には±Ｖまで様々
な値をとるものの平均的には零であるので、抵抗Ｒによ
る電荷の流入はないことになる。
従って抵抗Ｒを付加してもメタルサイドｌ。
の電位が変化することはなく、正しいＤＡ変換が行なわ
れる。
れる。
またスイッチＳＷは除去しており、従ってメタルサイド
ｌ。
ｌ。
をＤＡ変換が行なわれる毎度にグランドにアースするこ
とはないから、出力にその周期的アースの影響が現われ
Ｓ／Ｎを劣化するようなことはない。
とはないから、出力にその周期的アースの影響が現われ
Ｓ／Ｎを劣化するようなことはない。
前述の第１図の従来回路ではＤＡ変換器本体はＲＺ（零
復帰）型としてサンプルホールド回路使用でＮＲＺ（零
非復帰）型としたのに対し、第３図の回路はスイッチＳ
Ｗの除去によりＤＡ変換器本体をＮＲＺにし、しかも高
抵抗Ｒの使用でドリフトを抑えるものである。
復帰）型としてサンプルホールド回路使用でＮＲＺ（零
非復帰）型としたのに対し、第３図の回路はスイッチＳ
Ｗの除去によりＤＡ変換器本体をＮＲＺにし、しかも高
抵抗Ｒの使用でドリフトを抑えるものである。
抵抗Ｒの値を定める因子は漏洩抵抗ｒの値とＩＤＡ変換
の時間の長さである。
の時間の長さである。
即ち抵抗Ｒの上限は該抵抗Ｒと比べれば漏洩抵抗ｒは太
き過ぎ従って無視して差支えない程度の値であり、また
下限は該抵抗Ｒは充分高いのでＩＤＡＤＡ変換器抗Ｒを
通してメタルサイドｌ。
き過ぎ従って無視して差支えない程度の値であり、また
下限は該抵抗Ｒは充分高いのでＩＤＡＤＡ変換器抗Ｒを
通してメタルサイドｌ。
に流入（流出）する電荷が僅小で出力電圧Ｖ。
の変化が無視できる程度の値である。
具体的には漏洩抵抗ｒの値は１０１５〜１０１７Ω程度
であるからＲｍａｘはこれより小、そしてコンデンサア
レイＣ１，Ｃ２・・・・・・の総容量は２００ｐＦ、Ｉ
ＤＡ変換時間は１２５μ５ｅｃ（音声用デコーダを想定
）、該時間内における出力電圧の変化許容幅はＶ／２０
とすると、Ｒｍｉｎは■ ２００Ｘ１０−１２Ｘ −／１２５Ｘ１０−６＝１２．
５０ ×１０６Ω、結局抵抗Ｒの範囲は１０８〜１０１３Ωで
ある。
であるからＲｍａｘはこれより小、そしてコンデンサア
レイＣ１，Ｃ２・・・・・・の総容量は２００ｐＦ、Ｉ
ＤＡ変換時間は１２５μ５ｅｃ（音声用デコーダを想定
）、該時間内における出力電圧の変化許容幅はＶ／２０
とすると、Ｒｍｉｎは■ ２００Ｘ１０−１２Ｘ −／１２５Ｘ１０−６＝１２．
５０ ×１０６Ω、結局抵抗Ｒの範囲は１０８〜１０１３Ωで
ある。
以上詳細に説明したように本発明によればサンプルホー
ルド回路を除去して製作が容易な、また廉価に構成でき
る、しかもメタルサイドの電位変動がなくて正確なりＡ
変換を行なうことができる容量分圧型ＤＡ変換器を提供
することができる。
ルド回路を除去して製作が容易な、また廉価に構成でき
る、しかもメタルサイドの電位変動がなくて正確なりＡ
変換を行なうことができる容量分圧型ＤＡ変換器を提供
することができる。
第１図および第２図は従来ＯＤＡ変換器の要部を示す回
路図、第３図は本発明の実施例を示す回路図である。 図面でＣ１ｔ Ｃ２、・・・・・・は複数個のコンデン
サ、ｌｏは共通出力導体、８１ ｔ Ｓ２ ｔ・・・・
・・は複数個の切換スイッチ、１２は電源線、１１はグ
ランド線、Ｒは高抵抗、ｒは漏洩抵抗、ＳＷはコンデン
サ短絡スイッチ、ＳＨはサンプルホールド回路である。
路図、第３図は本発明の実施例を示す回路図である。 図面でＣ１ｔ Ｃ２、・・・・・・は複数個のコンデン
サ、ｌｏは共通出力導体、８１ ｔ Ｓ２ ｔ・・・・
・・は複数個の切換スイッチ、１２は電源線、１１はグ
ランド線、Ｒは高抵抗、ｒは漏洩抵抗、ＳＷはコンデン
サ短絡スイッチ、ＳＨはサンプルホールド回路である。
Claims (1)
- 【特許請求の範囲】 １ 複数個のコンデンサの各一端を共通出力導体に接続
し、デジタル信号により動作する複数個の切換スイッチ
により該コンデンサの各他端を電源線またはグランド線
へ選択的に接続し、該共通出力導体よりアナログ電圧を
取出す音声信号用デジタルアナログ変換器において、 該共通出力導体とグランド間に高抵抗を接続し、該高抵
抗の抵抗値は共通出力導体の漏洩抵抗より小さくそして
１デジタルアナログ変換時間内に該高抵抗を通して共通
出力導体へ流出入する電荷を充分僅小にする値にし、前
記コンデンサを短絡するスイッチおよびアナログ電圧の
サンプルホールド回路は除去してなることを特徴とする
デジタルアナログ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54061336A JPS5939926B2 (ja) | 1979-05-18 | 1979-05-18 | デジタルアナログ変換器 |
| US06/150,679 US4337459A (en) | 1979-05-18 | 1980-05-16 | Digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54061336A JPS5939926B2 (ja) | 1979-05-18 | 1979-05-18 | デジタルアナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55153425A JPS55153425A (en) | 1980-11-29 |
| JPS5939926B2 true JPS5939926B2 (ja) | 1984-09-27 |
Family
ID=13168183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54061336A Expired JPS5939926B2 (ja) | 1979-05-18 | 1979-05-18 | デジタルアナログ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4337459A (ja) |
| JP (1) | JPS5939926B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110825U (ja) * | 1990-02-28 | 1991-11-13 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111204A (en) * | 1983-11-18 | 1992-05-05 | Brooktree Corporation | Apparatus for converting data between digital and analog values |
| US4665380A (en) * | 1985-07-15 | 1987-05-12 | Brooktree Corporation | Apparatus for converting between digital and analog values |
| US4857930A (en) * | 1986-06-27 | 1989-08-15 | Hughes Aircraft Company | Circuit for reducing differential nonlinearities in multi-stage digital-to-analog converters |
| US5781139A (en) * | 1996-03-19 | 1998-07-14 | Thomson Multimedia S.A. | Switched capacitor digital-to analog converter |
-
1979
- 1979-05-18 JP JP54061336A patent/JPS5939926B2/ja not_active Expired
-
1980
- 1980-05-16 US US06/150,679 patent/US4337459A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110825U (ja) * | 1990-02-28 | 1991-11-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4337459A (en) | 1982-06-29 |
| JPS55153425A (en) | 1980-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190766B1 (ko) | 고조파 왜곡을 감소시킨 스위치드 캐패시터 디지탈-아날로그변환기 | |
| KR100366270B1 (ko) | 일정임피던스샘플링스위치 | |
| JPH0313677B2 (ja) | ||
| KR940025189A (ko) | 다중 경사식 아날로그-디지탈 변환기 | |
| JPS5939926B2 (ja) | デジタルアナログ変換器 | |
| EP0208371B1 (en) | Digital-to-analog converter | |
| KR20050054449A (ko) | 축전지셀 단자전압 및 내부임피던스 측정 회로 | |
| US5045851A (en) | Analog signal multiplexer with noise rejection | |
| US4354250A (en) | Switched-capacitor source resistor simulation circuit | |
| EP0465249A1 (en) | Voltage comparator with sample hold circuit | |
| US6114982A (en) | Source impedance matching in an analog-to-digital converter | |
| JPH037910B2 (ja) | ||
| JPS6218095B2 (ja) | ||
| JPS58124317A (ja) | 一次ハイパスフイルタ | |
| JP2001111424A (ja) | Ａ／ｄ変換方法 | |
| JPS6276810A (ja) | スイツチトキヤパシタ回路 | |
| US6697002B2 (en) | Low-pass filter | |
| JPS60216630A (ja) | ステツプ発生器 | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JPH0415564A (ja) | 静電容量測定回路 | |
| JPS6017257B2 (ja) | ステップ発生器 | |
| JPH0523650B2 (ja) | ||
| KR0155906B1 (ko) | 차동 비교기 | |
| KR830002298B1 (ko) | 전하전송 소자의 클록킹 신호 구동회로 | |
| JP3374788B2 (ja) | アナログ信号処理装置 |