KR0155906B1 - 차동 비교기 - Google Patents

Abstract

선형성을 개선한 평균화 차동 비교기가 개시된다.

본 발명은 한 쌍의 아날로그 입력신호와 한 쌍의 기준신호를 제공하기 위한 신호 발생단과, 상기 신호 발생단에 접속되어 각 발생단의 신호를 통과시키기 위한 한 쌍의 캐패시터 및 상기 캐패시터들에 각각 접속되어 각 캐패시터에서 출력된 신호들을 비교하고, 옵셋 에러 전압을 평균화시키기 위하여 어레이 블록에서 공통으로 연결되는 공통라인이 상기 캐패시터의 입력측으로 더 구비되는 비교수단을 포함함으로써, 옵셋 에러를 일정하게 하여 선형성을 개선한다.

Description

차동 비교기

제1도는 종래 기술에 의한 차동 비교기의 상세 회로도이다.

제2도는 본 발명에 의한 차동 비교기의 상세 회로도.

제3도는 본 발명에 의한 차동 비교기의 어레이 블록을 설명하기 위한 상세 회로도이다.

본 발명은 차동 비교기에 관한 것으로서, 보다 상세하게는 선형성(Linearity)을 개선한 평균화 차동 비교기(Averaging Differential Comparator)에 관한 것이다.

아날로그 대 디지탈 변환기(Analog to Digital Converter)에서 가장 중요한 동작을 하며, 동시에 필수적인 구성요소가 다수개의 차동비교기가 배열되어 구비되는 비교기 어레이(Array) 블록이다.

그 이유는, 상기 비교기 블록에서 아날로그 신호가 기준 레벨(Reference level)에 의해 디지탈화 되기 때문이다. 결국, 비교된 출력이 엔코더를 거쳐서 아날로그-디지탈 변환기의 디지탈 출력이 된다.

제1도는 종래 기술에 의한 차동 비교기의 구성을 도시한 회로도로서, 이를 참조하여 그 동작을 살펴보면 다음과 같다.

먼저, 제1클럭(CK1) 위상(Phase) 동안에, 아날로그 입력 신호(INn, INp)는 포지티브 및 네거티브의 양단에 있는 각 캐패시터(Ca)(Cb)에 공통 모드레벨(CML)에 의해 차지(charge) 된다.

한편, 상기 제1클럭과 반대의 위상을 갖는 제2클럭(CK2) 위상 동안에는, 한 쌍의 기준전압(REFp, REFn)이 상기 각 캐패시터에 인가되어, 결국 두 개의 기준전압, (INp - REFp)와 (INn - REFn)이 비교되어 비교된 출력, 즉, (OUTp - OUTn)이 출력된다.

이와 같이 동작되는 종래의 차동 비교기가 갖는 통상적인 문제점은, 상기 제1클럭(CK1)에 의해 제어되는 스위치가 턴-오프되는 순간에 발생하는 전하량 소위, 클럭 피드쓰로우(clock feedthrough)에 의한 차지량에 의해 야기되는 비교기의 오동작이다.

더욱이, 상술한 비교기들은 통상 아날로그-디지탈 변환기에서 여러개가 모인 어레이 블록으로 사용되고 있다. 따라서, 상기 비교기 어레이 블록에서 각 비교기의 클럭 피드쓰로우 에러 전압은 각기 다르게 나타나게 된다. 그 결과, 각각의 비교기들의 옵셋 미스매치(offset mismatch)로 인하여, 아날로그-디지탈 변환기의 선형성 저하의 직접적인 원인이 되고 있다.

따라서, 본 발명은 비교기 어레이 블록에서 각 비교기들의 상술한 클럭 피드쓰로우 에러량을 평준화시킴으로써 컨버터의 선형성을 개선할 수 있는 평균화 차동 비교기를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 평균화 차동 비교기는, 한 쌍의 아날로그 입력신호와 한 쌍의 기준신호를 제공하기 위한 신호 발생단과, 상기 신호 발생단에 접속되어 각 발생단의 신호를 통과(pass)시키기 위한 한 쌍의 캐패시터 및 상기 캐패시터들에 각각 접속되어 각 캐패시터에서 출력된 신호들을 비교하고, 옵셋 에러 전압을 평균화시키기 위하여 어레이 블록에서 공통으로 연결되는 공통라인이 상기 캐패시터의 입력측으로 더 구비되는 비교수단을 포함함으로써, 옵셋 에러를 일정하게 하여 선형성을 개선하는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 의하면, 비교기 어레이 블록에서 각각의 비교기들에서 각기 다르게 발생하는 클럭 피드쓰로우 에러전압 즉, 비교기의 옵셋 에러를 일정하게 평준화함으로써 선형성을 개선할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 보다 상세히 설명한다.

제2도는 본 발명의 클럭 피드쓰로우 에러전압을 평균화시킨 차동 비교기의 구성을 도시한 회로도이다.

제2도를 참조하여, 본 발명에 의한 평균화 차동 비교기는 포지티브 및 네거티브 아날로그 입력 신호(INp/lNn)와 포지티브 및 네거티브 기준(reference) 신호(REFp/REFn)를 제공하기 위한 신호 발생단과, 상기 각 신호 발생단에 접속되어 각 발생단의 신호를 통과시키기 위한 한 쌍의 캐패시터(Ca, Cb)와, 상기 캐패시터들(Ca, Cb)에 각각 접속되어 각 캐패시터(Ca, Cb)에서 출력된 신호들을 비교하기 위한 차동비교기인 비교수단으로 구성된다.

상기 비교수단의 게이트에 연결된 상기 캐패시터(Ca, Cb)의 입력측으로 연결되는 공통라인(COMMOHp, COMMONn)은, 상기 차동 비교기가 다수 개로 구비될 때, 상기 차동 비교기의 각각의 상기 공통라인은 서로 연결된다.

상기 한 쌍의 아날로그 입력 신호(INp, INn)는 제1클럭신호(CK1)에 의해 제어되고, 상기 기준 신호(REFp, REFn)들은 상기 제1클럭신호(CK1)와 반대의 위상(phase)을 갖는 제2클럭신호(CK2)에 의해 제어되며, 상기 캐패시터(Ca, Cb)들은 대략 VDD/2 값을 갖는 공통 모드레벨(CML)을 스위칭하는 제3클럭신호(CK3)에 의해 제어된다.

상기 비교수단은 서로 병렬 연결된 한 쌍의 NMOS 트랜지스터와, 상기 각각의 NMOS 트랜지스터의 일단에 저항이 직렬 연결되어 공급전원(VDD)에 접속되고, 상기 각 NMOS 트랜지스터의 타단은 하나의 NMOS 트랜지스터를 통하여 접지(VSS)되어 있다.

이때, 비교기의 옵셋 에러전압을 평균화시키기 위한 포지티브 및 네거티브 공통라인(COMMONp, COMMONn)은 제3클럭 위상(CK2B)에서 상기 각 캐패시터(Ca, Cb)의 일단에 접속되어 있다.

상기 공통라인(COMMONp, COMMONn)에 의한 옵셋 에러전압의 평균화 효과를 제3도를 참조하여 구체적으로 설명하면 다음과 같다.

제3도의 비교기 어레이 블록에서, 각각의 비교기가 제1클릭신호(CK1)에 의해 스위치가 오프되면서 발생하는 각 펌핑 에러 전압을 E1, E2,... En 이라 하면, CK1 위상이 끝난 후 각 캐패시터(Ca, Cb)에 차지된 총 전하량은,

Q_total= C × (E1 + E2 +‥‥‥ +En) 이 된다.

따라서, 각각의 비교기가 느끼게 되는 에러 전압은,

E = Q_total÷ nC = (E1 + E2 +‥‥‥+En) / n 이 된다.

즉, 클럭 피드쓰로우 에러 전압이 각각의 차동 비교기에 대하여 평균화(에러량 E로) 된다.

따라서, 상기 각 차동 비교기의 옵셋 에러가 일정하게 되어 아날로그/디지탈 변환기의 DLE(Differential Linearity Error)와 ILE(Integral Linearity Error)등으로 되는 선형성이 상기 식에서 표현된 바와 같이 평균되기 때문에 개선되도록 동작되는 것이다. 반면에,종래 기술에서는 각 비교기의 에러량이 E1, E2‥‥‥ En으로 각기 다르게 되어 선형성 (Linearity)이 취약하다.

이상 설명한 바와 같이 본 발명의 평균화 차동 비교기에 의하면, 비교기 어레이 블록에서 각각의 비교기들에서 각기 다르게 발생하는 클럭 피드쓰로우 에러전압 즉, 비교기의 옵셋 에러를 일정하게 평준화함으로써 선형성을 개선하는 효과를 발휘한다.

Claims (1)

1. 한 쌍의 아날로그 입력신호와 한 쌍의 기준신호를 제공하기 위한 신호 발생단;상기 신호 발생단에 접속되어 각 발생단의 신호를 통과시키기 위한 한 쌍의 캐패시터; 및 상기 캐패시터들에 각각 접속되어 각 캐패시터에서 출력된 신호들을 비교하고, 옵셋 에러 전압을 평균화시키기 위하여 어레이 블록에서 공통으로 연결되는 공통라인이 상기 캐패시터의 입력측으로 더 구비되는 비교수단을 포함함으로써, 옵셋 에로를 일정하게 하여 선형성을 개선하는 것을 특징으로 하는 평균화 차동 비교기.