KR910005614B1

KR910005614B1 - 순차비교형 a/d 변환기

Info

Publication number: KR910005614B1
Application number: KR1019880008482A
Authority: KR
Inventors: 준케이 고토; 테츠야 이다
Original assignee: 가부시키가이샤 도시바; 아오이 죠오치
Priority date: 1987-07-08
Filing date: 1988-07-08
Publication date: 1991-07-31
Also published as: DE3855117D1; US4908624A; EP0298493A3; KR890003138A; EP0298493B1; DE3855117T2; JPS6413818A; EP0298493A2; JP2577387B2

Abstract

내용 없음.

Description

순차비교형 A/D 변환기

제1도는 종래의 순차비교형 A/D변환기를 도시해 놓은 회로도.

제2a도는 제1도에 도시된 순차비교형 A/D변환기의 스위치(SW)구성을 도시해 놓은 회로도.

제2b도는 제2a도에 도시된 회로의 등가회로도.

제3도는 본 발명의 1실시예에 따른 순차비교형 A/D변환기의 회로구성을 도시해 놓은 회로도.

제4도는 제3도에 도시된 반전증폭기의 입력단자구성을 도시해 놓은 회로도.

제5도는 제3도에 도시된 반전증폭기의 다른 예를 도시해 놓은 회로도,

제6도는 본 발명의 다른 실시예에 따른 순차비교형 A/D변환기의 회로구성을 도시해 놓은 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 아날로그신호입력단자 2 : 기준전압단

3 : 접지단 A : 반전증폭기

B :순차비교제어회로 C1-C4, CF : 캐패시터

D : 국부 D/A 변환기 SL1-SL4 : 선택회로

SW : 스위치

본 발명은 여러 가지 전자장치에 사용되는 A/D변환기(Analog-to-digital converter)에 관한 것으로, 특히 직접회로내에 형성되게 되는 순차비교형 A/D변환기에 관한 것이다.

일반적으로, 순차비교형 A/D변환기라 하는 것은 아날로그전압입력을 표본화하고, 순차비교제어회로로 부터의 순차비교제어디지탈출력을 국부 A/D변환기로 공급해서 이 국부 A/D변환기에 의해 국부아날로그전압이 발생되도록 해주며, 표본화되어 유지된 상기 아날로그전압을 국부아날로그전압과 비교하여 이 비교된 전압사이의 크기관계를 근거로 A/D변환출력의 각 비트값을 순차적으로 결정함으로써, 순차비교제어회로로부터 복수비트의 A/D변환출력을 얻도록 해주는 것이다.

제1도는 순차비교형 A/D변환기로서 3비트 A/D변환기의 회로구성을 도시해 놓은 회로도로, 여기서 참조부호 C1,C2는 각각 그 용량값이 C인 캐패시터를 C3는 용량값이 2C인 캐패시터를, C4는 용량값이 4C인 캐패시터를 각각 나타낸다. 또 참조부호 A는 반전증폭기이고 SW는 스위치로서, 이들 각회로요소는 전압비교기를 구성하고 있다.

그리고, 참조부호 Q1은 아날로그신호입력단을 나타내고, 2는 기준전압단을 나타내며, 3은 접지단을 나타낸다. 또 참조부호 SL1-SL4는 순차비교디지털신호에 의해 선택접속상태가 제어되는 선택회로를 나타내며, B는 순차비교제어회로로서 순차비교제어디지탈신호를 순차적으로 출력시켜서, 상기 반전증폭기(A)로부터의 로직레벨출력을 근거로 A/D변환출력의 각 비트값을 결정해 주는 기능을 갖추고 있는 것이다.

이하, 상기한 구성으로 된 종래의 순차비교형A/D변환기의 A/D변환동작을 설명한다.

우선 표본화모드에서 스위치(SW)가 온상태로 셋트됨과 더불어 선택회로(SL1-SL4)는 아날로그신호입력단(1)을 선택해 주기 위한 상태로 제어되는 바, 이때 반전증폭기(A)의 입력단노드(N)의 전위는 임계치전압(Vop)으로 되게 된다. 따라서 이때 아날로그입력전압을 Vain으로 표시한다면 캐패시터(C1-C4)에 축적되는 전하(QS)는 다음의 식으로 표시된다.

이어 모드가 표본화모드에서 비교모드로 전환되게 되면, 이때 스위치(SW)가 오프상태로 셋트됨과 더불어 선택신호(SL1-SL4)는 접지단(3)을 선택해 주기 위한 상태로 제어되는 한편 선택회로(SL4)는 기준전압단(2)을 선택해 주기 위한 상태로 제어되게 된다. 따라서 이 경우에 입력단노드(N)의 전위를 V1이라 하면 이때 캐패시터(C1-C3)에 축적되는 전하(Q1)와 캐패시터(C4)에 축적되는 전하(Q2)는 각각 다음식으로 표시되게 된다.

또, 입력단노드(N)에서는 전하보전의 법칙으로 부터 다음 식, 즉,

가 성립되므로 상기 식(1),(2),(3)을 (4)식에 대입하면,

이 얻어지게 된다. 따라서, 식(5)에서 (1/2)VR 〉Vain 일 경우에는 V1〉Vop로 되므로 이때는 반전증폭기(A)로 부터의 출력으로 로우레벨로되게 되고, (1/2)VR〈Vain일 경우에는 V1〈Vop로 되므로 이때는 반전증촉기(A)의 출력이 하이레벨로 되게 된다.

한편, 순차비교제어회로(B)는 상기 반전증폭기(A)로부터의 출력을 근거로 이 순차비교제어회로(B)로부터 출력되게 되는 디지털출력의 MSB(most significamt bit)의 값(＂1＂ 또는 ＂0＂)을 결정하고, 다음자리의 비트에 대응되는 비교동작을 수행하기 위해 선택회로(SL2-SL4)에 제어신호를 공급해 주게 되는 바, 이와 같이 순차비교제어회로(b)가 임의의 순차비교제어신호를 출력시켜 반전증폭기로 부터의 출력에 근거한 임의비트의 값을 결정하는 동작을 소정회수(본 실시예에서는 3회)반복함으로써 3비트 A/D변환을 결정하게 된다. 그런데, 상기한 바와 같은 순서비교형 A/D변환기에 있어서, A/D 변환을 고정밀도로 수행하기 위해서는 비교모드의 경우에 캐패시터(C1-C4)에 축적되는 전하를 보존하는 것이 필요하게 되는 바, 이 경우에 만일 반전증폭기(A)의 입력단에 MOS 트랜지스터를 사용하고 또 이 MOS 트랜지스터의 게이트에 입력신호를 인가해 주게되면 입력임피던스가 매우 높아짐에 따라 문제가 생기지 않게 되지만, 상기한 바와같이 입력단자 노드(N)에 접속된 반전증폭기(A)에 있어서는 이 노드(N)에 접속된 스위치(SW)에 의해 전하누설이 발생하게 된다는 문제가 생기게 된다.

즉, 상기 스위치(SW)로서 제2도(a)에 도시된 바와같이 N챈널 트랜지스터(TN1) 및 P챈널 트랜지스터(TP1)가 병렬로 접속되면서 그 각 게이트에 상보적인 스위치제어신호(0,0)가 인가되게 되는 CMOS 아날로그스위치가 사용된 경우를 고려해 보자. 이 제2도(a)에 도시된 회로의 등가회로는 제2도(b)에 도시되어 있는 바, 여기서 참조부호 DP 및 CP는 P챈널 트랜지스터(TP1)의 소오스접합과 드레인접합의 다이오드 및 캐패시터이고, DN 및 N채널 트랜지스터(TN1)의 드레인접합 및 소오스접합이다. 따라서, 이 경우 상기 A./D 변환기가 VDD전압=5V와 아날로그입력전압 Vain=0∼5V의 조건에서 동작하게 되고, 또 만일 선택회로(SL4)가 표본화모드에서 비교모드로 전환될 경우에 선택회로(SL1-SL3)가 접지단(3)선택상태로 되기전에 선택회로(SL4)가 기준전압단(2)선택상태로 되게 되면, 노드(N)에서의 전위(V1)는 Vop+VR-Vain으로 되게 된다. 이에 따라 상기한 경우에 있어서는 통상 Vop=2.5V이고 VR=5V이므로 Vain=OV일 때 표본화가 수행되게 되면, 이때 V1=7.5V로 되므로 제2도(b)에서의 다이오드(DP)가 도통상태로 되어 캐패시터(C1-C4)에 축적된 전하가 누설되게 됨으로써 정상적인 A/D 변환출력을 얻을 수 없게 된다.

또한 상기한 것과 역으로, 표본화모드에서 비교모드로 전환될 때에 (SL4)가 기준전압단(2)선택상태로 되기 전에 선택회로(SL1-SL3)가 접지단(3)선택상태로 된 경우에는 노드(N)의 전위(V1)가 OP-Vain으로 되게 됨으로써 이때 만일 표본화가 Vain=5에서 수행되게 되면 V1=-2,5V로 되게 된다. 따라서 다이오드(DN)가 도통상태로 됨에 따라 노드(N)의 전하가 누설되게 됨으로써 상기와 마찬가지로 정상적인 A/D 변환출력을 얻을 수 없게 된다.

이상과 같이 종래의 순차비교형 A/D 변환기에 있어서는 입력전압(Vain)이 VDD전압부근 또는 접지전위 부근일 경우에는 표본화모드에서 비교모드로 전환될 때에 캐패시터배열의 스위칭동작(바꿔말하면 국부아날로그시호를 발생시키기 위한 D/A 변환동작)이 영향을 받아 편압비교용 반전증폭기(A)의 입력단노드(N)의 전위(V)가 VDD전원전압보다 더 높아지거나 또는 접지전위보다 더 낮아지게 변화하는 경우가 발생하게 되고, 이때 스위치(SW)에서 전하누설이 생기게 됨으로써 정상적인 A/D 변환동작이 수행될 수 없었다. 따라서 아날로그입력전압(Vain)의 크기가 A/D 변환기의 전원전압 크기와 같아지게 되면 고정밀도의 A/D 변환을 수행할 수 없었다.

이에 본 발명은 상기한 문제점을 해결하기 위해 발명된 것으로, 종래의 순차비교형 A/D 변환기에 있어서, 표본화모드에서 비교모드로 전환될 경우에 국부아날로그신호를 발생시키기 위한 국부 D/A 변환동작의 영향에 의해 전압비교증폭기의 입력단노드의 전위가 크게 변화하게 된다는 문제를 근본적으로 해결하여, 표본화모드에서 비교모드로 전환될 경우에도 입력단노드의 전위가 크게 변화하는 것을 방지함과 더불어 그 입력단노드에서의 전하누설을 방지할 수 있게 해줌으로써, 아날로그입력전압의 진폭이 전원전압폭과 동등한 경우에도 고정밀의 A/D 변환을 정상적으로 수행할 수 있도록 된 순차비교형 A/D 변환기를 제공함에 그 목적이 있다.

상기 목적을 실현하기 위한 본 발명의 순차비교형 A/D 변환기에 있어서는 전압비교기의 입력단과 소정의 전위를 갖는 고정전위단사이에 소정의 용량값을 갖는 개패시터가 설치된 것을 특징으로 한다.

따라서, 본 발명의 순차비교형 A/D 변환기에 따르면, 전압비교기의 입력단과 소정전압을 갖는 고정전압단사이에 설치된 캐패시터에 의해 표본화모드에서 비교모드로 전환될 경우에 국부 D/A 변환기의 동작에 영향받아 전압비교기의 입력노드전위가 크게 변화하여 전원전압을 초과하게 되는 것을 방지할 수 있게 됨으로써, 전압비교기의 양측에 축적되는 전하의 누설을 방지할 수 있게 됨은 물론 아날로그입력전압이 전원전압폭과 동등하게 될 경우에도 고정밀 A/D 변환을 정상적으로 수행할 수 있게 된다.

이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.

제3도는 MOS(절연키이트형)집적회로내에 형성된 3비트 순차비교형 A/D 변환기를 도시해 놓은 도면으로, 이 제3도에서 참조부호 C1,C2는 각각 소정의 용량값 C를 갖는 캐패시터이고, C3는 용량값이 2C인 캐패시터이며, C4는 용량값이 4C인 캐패시터이다. 그리고, 각 캐패시터(C1-C4)의 다른 단자는 공통으로 접속되면서 반전증폭기(A)의 입력단(노드N)에 접속되어 있고, 스위치(SW)는 상기 반전증폭기(A)의 입력단과 출력단사이에 접속되어져 있는 바. 이 반전증폭기(A)와 스위치(SW)는 전압비교기를 구성하고 있다. 또한, 참조부호(SL1-SL4)는 상기 캐패시터(C1-C4)의 다른 한 단자를 기준전압단(2)이나 접지단(3)에 선택적으로 접속시켜 주는 선택회로로 이들 선택회로(SL1-SL4)는 후에 설명할 순차비교제어회로(B)로부터 순차비교제어디지탈신호출력에 의해 제어되게 되는데, 여기서 상기 캐패시터(C1-C4) 및 선택회로(SL1-SL4)는 아날로그신호입력단(1)에 공급되는 아날로그전압입력(Vain)을 채취하여 그 결과값을 축적시켜 주는 회로를 구성하면서, 또한 순차비교제어신호 출력을 사용하여 D/A(digital-to-analiog)변환을 수행하는 캐패시터배열 전하재분배형 국부 D/A 변환기를 구성하고 있다. 또 상기 순차비교제어회로(B)는 상기 반전증폭기(A)로 부터의 출력을 근거로 A/D 변환출력의 각 비트값을 순차적으로 결정해서 순차비교시 요구되는 국부아날로그전압을 순차적으로 발생시키기 위한 순차비교제어신호를 출력시켜 주는 기능을 갖춘 것이다.

더욱이, 본 실시예에 따르면 상기 반전증폭기(A)의 입력노드(N)와 소정전위를 갖는 고정전위단인 예컨대 접지단(3)사이에 소정용량값 CF(예컨데 캐패시터배열의 용량값

의 1/2인 4C를 설정된다)를 갖는 캐패시터(CF)가 부가적을 접속되게 된다.

따라서, 본 실시예에서 상기 순차비교형 A/D 변환기의 A/D 변환동작은 제1도에 도시된 순차비교형 A/D 변환기와 거의 마찬가지로 이루어지거나, 다음과 같은 점에서 차이가 있다.

즉, 본 실시예에 따르면 표본화모드에서 캐패시터배열중 캐패시터(C1-C2)에 용량 Qs=(Vop-Vain)×8C가 축적됨과 더불어 캐패시터(CF)에는 용량 QFW=Vop×CF가 축적되게 된다. 따라서 표본화모드에서 비교모드로 전환될 경우가 있어서, 캐패시터배열에서의 스위칭동작의 영향에 의해 예컨대 선택회로(SL1-SL3)가 접지단선택상태로 되기 전에 선택회로(SL4)가 기준전압단선택상태로 될 때에는, 노드(N)의 전위(V1)는

로 되게 된다.

따라서, 이때 상기 A/D 변환기의 전원전압(VDD)과 기준전압(VR) 및 임계치전압(Vop)이 각각 5V,5V,2,5V일 경우에는 CF=4C 임에 따라 전위(V1)가 5V로 되게 되므로 제2도(a) 및 제2도(b)에 도시된 바와 같은 CMOS아날로그스위치가 스위치(SW)로 사용될 경우에도 다이오드(DP)가 턴온되지 않게 되어 캐패시터(C1-C4)에 축적된 전하는 누설되지 않게 된다.

그리고 상기 반전증폭기(A)의 입력임피던스는 예컨대 그 입력단이 MOS 트랜지스터의 게이트입력으로 사용됨에 따라 매우 높아지게 되므로 캐패시터(C1-C4)에 축적된 전하가 누설되는 것을 방지할수 있게 되고, 또한 상기(6)식으로부터 분명하게 알 수 있는 바와 같아. 표본화모드에서 비교모드로 전환될 때 아날로그입력전압(Vain)이 전위OV 보다 커지게 되면 노드(N)의 전위(V1)가 감소하게 되므로 다이오드(DP)에 의한 전하누설을 아주 확실하게 방지할 수 있게 된다.

한편 상기한 경우와 반대로, 예컨대 표본화모드에서 비교모드로 전환될 때 캐패시터배열에서의 스위칭동작의 영향에 의해 선택회로(SL4)가 기준전압단선택상태로 되기 전에 선택회로(SL1-SL3)가 접지단선택상태로 된 경우에는 , Vain=5V로 되어도 상기(6)식에서 VR=OV 일 때 누드(N)의 전위 V1이 OV로 되어. 제2도(a) 및 제2도(b)에 도시된 바와 같은 CMOS 아날로그스위치의 다이오드(DN)가 턴온되지 않게 됨으로써 노드(N)의 전하가 누설되지 않게 된다. 또한 Vain이 5V 보다 더 낮아지게 되는 경우에는 (6)식으로부터 분명히 알 수 있는 바와 같이 노드(N)의 전위(V1)가 OV 보다 더 높아지게 됨으로써 다이오드(DN)에 의한 전하누설이 아주 확실하게 방지될 수 있게 된다.

이상 설명한 바와 같이, 본 발명의 A/D 변환기에 따르면, 캐패시터(CF)를 설치해 줌에 따라 전압비교형 반전증폭기의 입력단노드의 전위가 국부아날로그신호를 발생시켜 주기 위한 캐패시터배열의 스위칭동작의 영향에 의해 크게 변화해서 전원전압(VDD)보다 더 높아지거나 또는 접지전압보다도 더 낮아지게 되는 것을 방지할 수 있게 되어 노드에서의 전하누설을 방지할 수 있게됨으로써 아날로그입력전압의 진폭이 전원전압폭과 같을 경우에도 고정밀 A/D 변환을 정상적으로 수행할 수 있게 된다.

그리고, 상기 실시예에 있어서 상기 반전증폭기(A)의 입력단으로 예컨대 P챈널 및 N챈널 트랜지스터로 구성된 CMOS 인버터를 사용하게 됨으로써 높은 입력임피던스를 얻을 수 있게 된다.

또한, 전압비교기는 상기와 같은 반전증폭기(A)와 스위치(SW)의 결합으로 된 것에 한정되지 않고, 표본화모드와 비교모드에서의 각 입력단전압을 비교할 수 있는 어떠한 회로도 전압비교기로 사용될 수 있고, 방전 증폭기(A)로는 상기 실시예에서와 같은 1입력에 한정되지 않고 제5도에 도시된 바와 같이 2입력형(차동형) 증폭기로 사용될 수 있다.

그리고, 비록 상기 실시예에서 국부(D/A 변환기로서 캐패시터배열전하재분포형이 사용되었지만, 본 발명은 이것에 한정되지 않고 예컨대 제6도에 도시된 순차비교형 A/D 변환기에서와 같이 예컨대 저항세그먼트형 국부 D/A 변환기를 사용함과 더불어 아날로그입력단(1)과 캐패시터(CO)일단의 사이에 표본화모드(0=＂1＂)에서 턴온되도록 한 스위치(SW1)를 접속하고, 국부 D/A 변환기의 아날로그출력단과 캐패시터(CO)일단의 사이에 비교모드(0=＂1＂)에서 턴온되도록 된 스위치(SW2)를 접속해 주어도 된다.

또한, 이 경우에 캐패시터(CO)의 다른 입력단에 전압비교형 반전증폭기(A) 및 스위치(SW)가 접속되고, 이 반전증폭기(A)의 출력측에 순차비교제어회로(B)가 접속되며, 또 이 순차비교제어회로(B)로 부터의 순차비교제어신호가 국부 D/A 변환기(D)에 공급되게 되는 바, 이와같은 A/D 변환기에 있어서는 부가적인 캐패시터(CF)의 용량값을 캐패시터(CO)의 값과 거의 같게 설정해 줌으로써 표본화모드에서 비교모드로 전환될 경우에 노드(N)의 전위가 크게 변하게 되는 것을 방지할 수 있게 된다.

Claims

표본화모드에서 아날로그신호입력을 표본화함과 더불어 표본화된 아날로그신호입력을 제1캐패시터(C1,C2,C3,C4 : CO)의 일단으로 공급해 주는 회로(SL1,SL2,SL3,SL4 : SW1)와 상기 제1캐패시터(C1,C2,C3,C4 : CO)의 다른 단에 그 입력단이 접속되어서 표본화모드에서의 입력단전압과 비교모드에서의 입력단전압을 비교해 주는 전압비교기(A,SW), 비교모드에서 순차비교제어디지탈신호에 따라 국부아날로그신호를 발생시킴과 더불어 이 국부아날로그신호를 상기 제1캐패시터(C1,C2,C3,C4 : CO)를 통해서 상기 전압비교기(A,SW)의 입력단에 공급해 주는 국부 D/A 변환기(C1-C4,SL1-SL4 : W2,D) 및 비교모드인 경우에 순차비교제어디지탈신호를 발생시켜 줌과 더불어 A/D 변환출력의 비트값을 결정해 주는 순차비교제어회로(B)로 구성된 순차비교형 A/D 변환기에 있어서, 상기 전압비교기(A,SW)의 입력단과 소정전위를 유지하는 고정전압단 사이에 소정용량값을 갖는 제2캐패시터(CF)가 설치된 것을 특징으로 하는 순차비교형 A/D 변환기.
제1항에 있어서, 상기 전압비교기(A,SW)가 반전증폭기(A)와, 이 반전증폭기(A)의 입력단과 출력단 사이에 접속된 스위치(SW)로 이루어진 것을 특징으로 하는 순차비교형 A/D 변환기.
제1항에 있어서, 상기 스위치9SW)가 CMOS 아날로그스위치(TN1,TP1 : DN,DP,CN,CP)로 구성된 것을 특징으로 하는 순차비교형 A/D 변환기.
제2항에 있어서, 상기 반전증폭기(A)의 입력단이 임력임피던스가 큰 MOS 트랜지스터(TN2,TP2)로 이루어진 것을 특징으로 하는 순차비교형 A/D 변환기
제1항에 있어서, 상기 국부 D/A 변환기 (C1-C4,SL1-SL4 : SW)와, 상기 제1캐패시터(C1,C2,C3,C4 : CO) 및 아날로그신호를 표본화함과 더불어 표본화된 아날로그신호입력을 상기 제1캐패시터(C1,C2,C3,C4 : CO)의 일단에 공급해 주는 회로(SL1,SL2,SL3,SL4 : SW1)들이 전하재분배형 D/A 변환기인 것을 특징으로 하는 순차비교형 A/D 변환기.
제1항에 있어서, 상기 국부 D/A 변환기(D)가 저항 세그먼트형인 것을 특징으로하는 순차비교형 A/D 변환기.