JPH03198416A - 電圧比較器 - Google Patents
電圧比較器Info
- Publication number
- JPH03198416A JPH03198416A JP1341429A JP34142989A JPH03198416A JP H03198416 A JPH03198416 A JP H03198416A JP 1341429 A JP1341429 A JP 1341429A JP 34142989 A JP34142989 A JP 34142989A JP H03198416 A JPH03198416 A JP H03198416A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- voltage
- switch
- period
- inverting amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000001419 dependent effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 208000023514 Barrett esophagus Diseases 0.000 description 1
- 101100490139 Mus musculus Acer3 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔頗業上の利用分野〕
この発明は、オートゼロ即問を常に一定にするクロック
を備えた電圧比較器に関するものである。
を備えた電圧比較器に関するものである。
第５図は電圧比較器Ｉこおける従来のスイッチ制御に用
いられているクロック信号のタイミング図である。
いられているクロック信号のタイミング図である。
図において、φ、７はクロック信号、φ はＸＴ
動作クロック信号であり、クロック信号φ、ｉの幅は外
部から入力される動作クロック信号φＥＸＴの幅に比例
している。Ｔ、は電圧比較器のオートゼロ期間であり、
Ｔ！は比較期間である。
部から入力される動作クロック信号φＥＸＴの幅に比例
している。Ｔ、は電圧比較器のオートゼロ期間であり、
Ｔ！は比較期間である。
第６図は従来のスイッチ制御用クロックを用いる電圧比
較器の構成を示す接続図である。
較器の構成を示す接続図である。
このものは、第１の入力端子（１）がスイッチＳＷ。
を介して結合容ｉ１ Ｃｃの一方の端子＋３１に接続さ
れ、第２の入力端子（２）もスイッチＳＷ２を介して結
合容３１ Ｃｅの一方の端子（３）に共通に接続される
。
れ、第２の入力端子（２）もスイッチＳＷ２を介して結
合容３１ Ｃｅの一方の端子（３）に共通に接続される
。
スイッチＳＷ、にはクロック信号φが印加される。
スイッチｓｗ、 １こはクロック信号ｉが印加される。
スイッチＳＷ１、ＳＷ２はこれらのクロック信号φ、ｉ
により、そのオン（ＯＮ）、オフ（ＯＦＦ）が制御され
、スイッチＳＷ１とスイッチＳＷ２とは相補的にＯＮ、
ＯＦＦする。結合容３１ Ｃｔｓの他方の端子は第１の
ｃｍｓ反転増幅器ＩＮＶ、の入力端子（４）に接続され
、第１のＣＭＯ８反転増幅器ＩＮＶ、の出力端（５）は
スイッチＳＷ３を介して入力端子（４）に帰還される。
により、そのオン（ＯＮ）、オフ（ＯＦＦ）が制御され
、スイッチＳＷ１とスイッチＳＷ２とは相補的にＯＮ、
ＯＦＦする。結合容３１ Ｃｔｓの他方の端子は第１の
ｃｍｓ反転増幅器ＩＮＶ、の入力端子（４）に接続され
、第１のＣＭＯ８反転増幅器ＩＮＶ、の出力端（５）は
スイッチＳＷ３を介して入力端子（４）に帰還される。
スイッチＳＷ３にはクロック信号φが印加され、スイッ
チＳＷ１と同様にスイッチＳＷｔ ト相Ｗａ 的Ｅ Ｏ
Ｎ。
チＳＷ１と同様にスイッチＳＷｔ ト相Ｗａ 的Ｅ Ｏ
Ｎ。
ＯＦＦする。
第１のｅＭＯ８反転増幅器本当の出力端（５）は、第２
のＣＭＯ８反転増幅器ＩＮＶ、の入力端１こ接続され、
第２のＣＭＯ８反転増幅器工Ｎｖ２の出力端は、電圧比
較器の出力端（６）に接続され、出力電圧ｖ３が出力さ
れる。
のＣＭＯ８反転増幅器ＩＮＶ、の入力端１こ接続され、
第２のＣＭＯ８反転増幅器工Ｎｖ２の出力端は、電圧比
較器の出力端（６）に接続され、出力電圧ｖ３が出力さ
れる。
次に動作について説明する。クロック信号φが論理値「
１」の期間、すなわち、オートゼロ期間Ｔ１の間（こ、
スイッチｓｗ、 ＝ ｓｗ３ はＯＮシ、スイ１ソチｓ
ｗ２はＯＦＦする。スイッチｓｗ、がＯＮすることによ
り、結合窓ｐＨＣａの一方の端子に電圧Ｖ１が印加され
ろ。マｔコ、スイッチＳＷ３がＯＮすることにより、第
１のＣＭＯ８反転増幅器ＩＮＶ、の入出力端が短絡され
、第１のＣＭＯ８反転増幅器ＩＮＶ、の入出力電圧は、
第７図に示すように入力電圧＝出力電圧を満たす直線り
とＣＭＯ８反転増幅器ＩＮＶｊの伝達特性曲線ＩＮとの
交点Ｍの電位ｖｏになる。結果として、結合容量ＣＯは
電位差Ｖ、 Ｖｏで次式の電荷Ｑ、が蓄えられる。
１」の期間、すなわち、オートゼロ期間Ｔ１の間（こ、
スイッチｓｗ、 ＝ ｓｗ３ はＯＮシ、スイ１ソチｓ
ｗ２はＯＦＦする。スイッチｓｗ、がＯＮすることによ
り、結合窓ｐＨＣａの一方の端子に電圧Ｖ１が印加され
ろ。マｔコ、スイッチＳＷ３がＯＮすることにより、第
１のＣＭＯ８反転増幅器ＩＮＶ、の入出力端が短絡され
、第１のＣＭＯ８反転増幅器ＩＮＶ、の入出力電圧は、
第７図に示すように入力電圧＝出力電圧を満たす直線り
とＣＭＯ８反転増幅器ＩＮＶｊの伝達特性曲線ＩＮとの
交点Ｍの電位ｖｏになる。結果として、結合容量ＣＯは
電位差Ｖ、 Ｖｏで次式の電荷Ｑ、が蓄えられる。
Ｑｌ ｔ＝ ＣＧ （ＶＩ Ｖ６ ）
−（１）クロック信号φが論理値「（）」の期間、す
なわち、比較期間Ｔ２の間に、スイッチｓｗ、 、ｓｗ
３ がＯＦＦ Ｌ、スイッチＳＷ、がＯＮする。スイ
ッチＳＷ２がＯＮすることにより、結合容量ＣＯの一方
の端子には電圧ｖ２が印加される。これにより第１のＣ
ＭＯ８反転増幅器ＩＮＶ、の入力電圧が電圧ｖＡへ変化
したとすると、結合容量ｃｏ＋ｉ電位差Ｖ、−ＶＡで次
式の電荷Ｑ、が蓄えられる。
−（１）クロック信号φが論理値「（）」の期間、す
なわち、比較期間Ｔ２の間に、スイッチｓｗ、 、ｓｗ
３ がＯＦＦ Ｌ、スイッチＳＷ、がＯＮする。スイ
ッチＳＷ２がＯＮすることにより、結合容量ＣＯの一方
の端子には電圧ｖ２が印加される。これにより第１のＣ
ＭＯ８反転増幅器ＩＮＶ、の入力電圧が電圧ｖＡへ変化
したとすると、結合容量ｃｏ＋ｉ電位差Ｖ、−ＶＡで次
式の電荷Ｑ、が蓄えられる。
Ｑ、 −ＣＱ （Ｖ２−ＶＡ）
−＋２１この電荷Ｑ２はクロック信号φが論理値「１」
の期間に蓄えられた電荷Ｑ、に等しいので式（１）、（
２）から、ｖ八”ｏ ＝ ”２−ｖ＋
−１３）が得られろ。この式は結合
容量ＣＣの一方の端子（３）で発生した電圧変化Ｖ！−
Ｖ、によって第１のＣＭＯ８反転増幅器ＩＮＶ、の入力
端子（４）の電位が１「圧ｖＯから電圧ｖＡに変化する
ことを意味する。
−＋２１この電荷Ｑ２はクロック信号φが論理値「１」
の期間に蓄えられた電荷Ｑ、に等しいので式（１）、（
２）から、ｖ八”ｏ ＝ ”２−ｖ＋
−１３）が得られろ。この式は結合
容量ＣＣの一方の端子（３）で発生した電圧変化Ｖ！−
Ｖ、によって第１のＣＭＯ８反転増幅器ＩＮＶ、の入力
端子（４）の電位が１「圧ｖＯから電圧ｖＡに変化する
ことを意味する。
このような電圧Ｖ。からの偏差ＶＡ−ＶＯが第７図に示
したＣＭＯ８反転増幅器ＩＮＶｊの伝達特性ＩＮに従っ
て増幅され、電圧Ｖ、と電圧ｖ２との電圧比較結果が出
力電圧ＶＯｔＪＴとして出力される。
したＣＭＯ８反転増幅器ＩＮＶｊの伝達特性ＩＮに従っ
て増幅され、電圧Ｖ、と電圧ｖ２との電圧比較結果が出
力電圧ＶＯｔＪＴとして出力される。
この出力電圧ｖｏｕｒが第２のＣＭＯ８反転増幅器ｌＮ
Ｖｔによって反転増幅され、出力電圧ｖ３として出力さ
れる。
Ｖｔによって反転増幅され、出力電圧ｖ３として出力さ
れる。
つ才り電圧比較器が電圧Ｖ！とｖ２との大小関係に応じ
て論理値「１」才たは「０」を出力する。
て論理値「１」才たは「０」を出力する。
従来の電圧比較器のウロ゛ツクにおいては、第５図のよ
うｆζスイッチのタイミング用のクロック信号φ、１の
幅か外部から入力する動作クロック信号φＥＸＴの幅と
比例関係にあ−）だので、この外部から入力する動作り
υツク信号φＥＸＴの周波数が小さくなろと図（こおけ
ろオートセロ期間Ｔ１が長くなった。このオートセロ期
間Ｔ、中は、反転増幅器ＩＮＶ。
うｆζスイッチのタイミング用のクロック信号φ、１の
幅か外部から入力する動作クロック信号φＥＸＴの幅と
比例関係にあ−）だので、この外部から入力する動作り
υツク信号φＥＸＴの周波数が小さくなろと図（こおけ
ろオートセロ期間Ｔ１が長くなった。このオートセロ期
間Ｔ、中は、反転増幅器ＩＮＶ。
の入出力電圧はｖｏとなっている。反転増幅器ＩＮＶ。
の入力電圧が、第８図におけるＰチャンネル型ｈ１０Ｓ
（以下、ｐｈ＋ｏｓと称す）トランジスタの閾値電圧ｖ
ＴＨＰとＮチャンネル型ＭＯ８（以下、ＮＭＯ８と称す
）トランジスタの閾値電圧ｖＴＩＮとの間に３）って反
転増幅器Ｉ ＮＶ、の伝達特性が斜線領Ｍで動作すると
、反転増幅器ＩＮＶ、のＰＭＯＳトランジスタとＮＭＯ
Ｓトランジスタはともにオンｔなった状態になり、特に
電圧Ｖｏの付近では両トランジスタとも飽和領域ＲＳＮ
、ＲＳｒで動作するため大きな電力が消費される。ここ
で、図におけるＲ ＳＮ−ＲＵＮはそれぞれＮＭＯ８ト
ランジスタの飽和領域と非飽和領域とを示し、Ｒ５Ｐ−
ＲＵＰはそれぞれＰＭＯ８トランジスタの飽和領域、非
飽和領域を示す。
（以下、ｐｈ＋ｏｓと称す）トランジスタの閾値電圧ｖ
ＴＨＰとＮチャンネル型ＭＯ８（以下、ＮＭＯ８と称す
）トランジスタの閾値電圧ｖＴＩＮとの間に３）って反
転増幅器Ｉ ＮＶ、の伝達特性が斜線領Ｍで動作すると
、反転増幅器ＩＮＶ、のＰＭＯＳトランジスタとＮＭＯ
Ｓトランジスタはともにオンｔなった状態になり、特に
電圧Ｖｏの付近では両トランジスタとも飽和領域ＲＳＮ
、ＲＳｒで動作するため大きな電力が消費される。ここ
で、図におけるＲ ＳＮ−ＲＵＮはそれぞれＮＭＯ８ト
ランジスタの飽和領域と非飽和領域とを示し、Ｒ５Ｐ−
ＲＵＰはそれぞれＰＭＯ８トランジスタの飽和領域、非
飽和領域を示す。
このためオートゼロ期間Ｔ、が長くなれば、それＥζつ
れて消費される電力がより大きくなるという問題点が沙
】つた。
れて消費される電力がより大きくなるという問題点が沙
】つた。
この発明はと記のような間ね点を解決するためになされ
たもので、オートゼロ期間を常に一定にし、低消費電力
化を図った電圧比較器を実現することを目的とする。
たもので、オートゼロ期間を常に一定にし、低消費電力
化を図った電圧比較器を実現することを目的とする。
この発明に係る電圧比較器は、一方の端子に信号が印加
される結合容量と、該結合容量の他方の端子にその入力
端が接続される反転増幅器と、該反転増幅器の入出力間
に並列に接続されるスイッチ手段とを備え、該スイッチ
手段の導通期間が動作周波数に関係なく一定となされた
ものである。
される結合容量と、該結合容量の他方の端子にその入力
端が接続される反転増幅器と、該反転増幅器の入出力間
に並列に接続されるスイッチ手段とを備え、該スイッチ
手段の導通期間が動作周波数に関係なく一定となされた
ものである。
この発明によれば、外部から入力されるクロックの周波
数が小さくなっても、電圧比較器のスイッチのタイミン
グのオートセロ期間は常に一定になる。
数が小さくなっても、電圧比較器のスイッチのタイミン
グのオートセロ期間は常に一定になる。
以下、この発明の一実施例を図について説明する。
第１図は電圧比較器におけるこの発明のスイッチ制御に
用いられているクロ゛ツク信号のタイミング図である。
用いられているクロ゛ツク信号のタイミング図である。
にで、クロ゛ツク信号φ１、ｆＩの幅は外部から入力さ
れろ動作クロック信号φＥＸＴの幅に依存せず、オート
ゼロ期間Ｔは一定である。ただし、比較期間Ｔ３は外部
からの動作クロック信号φＥＸＴの周波数の変化によっ
て変わる。
れろ動作クロック信号φＥＸＴの幅に依存せず、オート
ゼロ期間Ｔは一定である。ただし、比較期間Ｔ３は外部
からの動作クロック信号φＥＸＴの周波数の変化によっ
て変わる。
第２図はこの発明のスイッチ制御用クロックを用いる電
圧比較器の構成を示す接続図である。この重圧比較器の
動作は従来の電圧比較器と同様である。
圧比較器の構成を示す接続図である。この重圧比較器の
動作は従来の電圧比較器と同様である。
第３図は第２図におけるスイッチのタイミングφ１、φ
１においてオートゼロ期間Ｔを外部から入力される動作
クロック信号φＥＸＴの周波数の変化に関係なく、常に
一定の値Ｔにさせるための回路の一例を示す回路図であ
る。
１においてオートゼロ期間Ｔを外部から入力される動作
クロック信号φＥＸＴの周波数の変化に関係なく、常に
一定の値Ｔにさせるための回路の一例を示す回路図であ
る。
このものは、入力端子Ｃ（υは遅延回路Ｔの入力端およ
び論理積回路Ｍの一方の入力端に接続され、遅延回路Ｔ
は反転回路工を介して論理積回路Ｍの他方の入力端子に
接続されている。
び論理積回路Ｍの一方の入力端に接続され、遅延回路Ｔ
は反転回路工を介して論理積回路Ｍの他方の入力端子に
接続されている。
この回路において、外部から入力された動作クロック信
号φＥＸＴは、論理積回路Ｍの一方の入力端および遅延
回路りの入力端に入力される。遅延回路りによって動作
クロック信号φＥＸＴは、遅延回路りの特性である遅延
時間Ｔだけ遅延されろ。遅延されたクロック信号φＤは
反転回路工によって反転される。反転されたクロック信
号φＴＮＵは論理積回路Ｍの他方の入力端に入力され、
外部から入力された動作クロック信号φＥＸＴと論理積
を行なわれる。
号φＥＸＴは、論理積回路Ｍの一方の入力端および遅延
回路りの入力端に入力される。遅延回路りによって動作
クロック信号φＥＸＴは、遅延回路りの特性である遅延
時間Ｔだけ遅延されろ。遅延されたクロック信号φＤは
反転回路工によって反転される。反転されたクロック信
号φＴＮＵは論理積回路Ｍの他方の入力端に入力され、
外部から入力された動作クロック信号φＥＸＴと論理積
を行なわれる。
第４図はこの回路に入力させる外部からの動作クロック
信号φ町、およびこの回路の中におけるクロック信号φ
Ｄ、φＩＮＵ、そしてこの回路から出力されて、電圧比
較器のスイッチ制御に用いｒ、れるクロック信号φ、を
示すタイミング図である。
信号φ町、およびこの回路の中におけるクロック信号φ
Ｄ、φＩＮＵ、そしてこの回路から出力されて、電圧比
較器のスイッチ制御に用いｒ、れるクロック信号φ、を
示すタイミング図である。
このように、オートセロ期間Ｔは常に一定にできるｔこ
め、ｔｉｔ力の低消費化を図ることができる。
め、ｔｉｔ力の低消費化を図ることができる。
また、電圧比較器の動作を高速にできる効果も期待され
るものである。
るものである。
以上のようにこの発明によれば、外部から入力されるク
ロックの周波数が小さくなっても、スイッチのタイミン
グのオートセロ期間は常に一定になるため、電圧比較器
における反転増幅器によってＪ−トセロ期間中に消費さ
れる重力が増加することかなく、低消費電力化が図られ
る。
ロックの周波数が小さくなっても、スイッチのタイミン
グのオートセロ期間は常に一定になるため、電圧比較器
における反転増幅器によってＪ−トセロ期間中に消費さ
れる重力が増加することかなく、低消費電力化が図られ
る。
また、オートセロ期間を常に一定にできるため、このオ
ートゼロ期間を短縮できれば重圧比較器のω１作の高速
化が可能になる。
ートゼロ期間を短縮できれば重圧比較器のω１作の高速
化が可能になる。
第１図はこの発明の一実施例におけるクロック信号のタ
イミング図、第２図はこの発明のクロック信号をスイッ
チ制御に用いた電圧比較器の構成を示す図、第３図はこ
の発明のクロ゛ツク信号を発生させる回路の論理図、第
４図は第３図に示す回路におけるクロック信号のタイミ
ング図、第５図は従来のクロック信号のタイミング図、
第６図は従来のクロック信号をスイッチ制御に用いた電
圧比較器の構成を示す図、第７図は反転増幅器の入力電
圧と出力電圧との関係を示す図、第８図は反転増幅器の
両方のトランジスタが共にＯＮ状態になる領域を示す図
である。 図ニオイテ、ＩＮＶ、、ＩＮＶ２１．１ 第１ 、第２
ノＣＭＯ８反転増幅器、Ｃｏは結合容量、φＥＸＴは
外部から入力される動作クロック信号、φ１、馬はスイ
ッチ制御用のクロック信号、Ｄは遅延回路、工は反転回
路、Ｍは論理積回路、φＤはφＥＸＴを遅延させたクロ
ック信号、φＩＮＵはφＤを反転させたクロック信号で
ある。
イミング図、第２図はこの発明のクロック信号をスイッ
チ制御に用いた電圧比較器の構成を示す図、第３図はこ
の発明のクロ゛ツク信号を発生させる回路の論理図、第
４図は第３図に示す回路におけるクロック信号のタイミ
ング図、第５図は従来のクロック信号のタイミング図、
第６図は従来のクロック信号をスイッチ制御に用いた電
圧比較器の構成を示す図、第７図は反転増幅器の入力電
圧と出力電圧との関係を示す図、第８図は反転増幅器の
両方のトランジスタが共にＯＮ状態になる領域を示す図
である。 図ニオイテ、ＩＮＶ、、ＩＮＶ２１．１ 第１ 、第２
ノＣＭＯ８反転増幅器、Ｃｏは結合容量、φＥＸＴは
外部から入力される動作クロック信号、φ１、馬はスイ
ッチ制御用のクロック信号、Ｄは遅延回路、工は反転回
路、Ｍは論理積回路、φＤはφＥＸＴを遅延させたクロ
ック信号、φＩＮＵはφＤを反転させたクロック信号で
ある。
Claims (1)
- 一方の端子に信号が印加される結合容量と、該結合容量
の他方の端子にその入力端が接続される反転増幅器と、
該反転増幅器の入出力間に並列に接続されるスイッチ手
段とを備え、該スイッチ手段の導通期間が動作周波数に
関係なく一定であることを特徴とする電圧比較器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341429A JPH03198416A (ja) | 1989-12-26 | 1989-12-26 | 電圧比較器 |
| US07/631,649 US5140186A (en) | 1989-12-26 | 1990-12-21 | Voltage comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341429A JPH03198416A (ja) | 1989-12-26 | 1989-12-26 | 電圧比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03198416A true JPH03198416A (ja) | 1991-08-29 |
Family
ID=18346009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1341429A Pending JPH03198416A (ja) | 1989-12-26 | 1989-12-26 | 電圧比較器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5140186A (ja) |
| JP (1) | JPH03198416A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572153A (en) * | 1995-03-03 | 1996-11-05 | Lucent Technologies Inc. | Low offset comparators based on current copiers |
| US5760616A (en) * | 1995-09-05 | 1998-06-02 | Lucent Technologies, Inc. | Current copiers with improved accuracy |
| KR100246321B1 (ko) * | 1996-12-28 | 2000-03-15 | 김영환 | 트랜지션 디텍터 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337711A (ja) * | 1986-07-31 | 1988-02-18 | Toshiba Corp | アナログ演算回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135418A (en) * | 1979-04-10 | 1980-10-22 | Sharp Corp | Comparator circuit |
| JPS59126319A (ja) * | 1982-08-31 | 1984-07-20 | Toshiba Corp | チヨツパ形コンパレ−タ |
| JPS6064520A (ja) * | 1983-09-20 | 1985-04-13 | Seiko Epson Corp | コンパレ−タ回路 |
| JPS60211371A (ja) * | 1984-04-06 | 1985-10-23 | Matsushita Electric Ind Co Ltd | 比較回路 |
| JPS6248117A (ja) * | 1985-08-27 | 1987-03-02 | Mitsubishi Electric Corp | チヨツパ型比較器 |
| US4633222A (en) * | 1985-10-01 | 1986-12-30 | Rca Corporation | Clock shaping circuit and method |
| JPH07117559B2 (ja) * | 1986-03-29 | 1995-12-18 | 株式会社東芝 | 電圧比較回路 |
| JPS6336157A (ja) * | 1986-07-30 | 1988-02-16 | Nec Corp | 比較回路 |
| JP2577387B2 (ja) * | 1987-07-08 | 1997-01-29 | 株式会社東芝 | 逐次比較型ａｄ変換器 |
| JPH01106517A (ja) * | 1987-10-19 | 1989-04-24 | Mitsubishi Electric Corp | 比較回路 |
-
1989
- 1989-12-26 JP JP1341429A patent/JPH03198416A/ja active Pending
-
1990
- 1990-12-21 US US07/631,649 patent/US5140186A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337711A (ja) * | 1986-07-31 | 1988-02-18 | Toshiba Corp | アナログ演算回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5140186A (en) | 1992-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897795B2 (ja) | サンプルホールド型位相比較回路 | |
| US5430393A (en) | Integrated circuit with a low-power mode and clock amplifier circuit for same | |
| US4812687A (en) | Dual direction integrating delay circuit | |
| JPH06112779A (ja) | 電圧比較回路 | |
| JPH06153493A (ja) | チャージポンプ回路 | |
| KR19980079268A (ko) | 고속 동작용 다이나믹 회로 | |
| US4952863A (en) | Voltage regulator with power boost system | |
| US5019731A (en) | Analog switch circuit | |
| JPH03198416A (ja) | 電圧比較器 | |
| GB1459951A (en) | Shift registers | |
| JPH0541651A (ja) | 容量負荷駆動用半導体集積回路装置 | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| US4611134A (en) | Bootstrap driving circuit | |
| JP3379601B2 (ja) | 半導体集積回路装置 | |
| US4430621A (en) | CMOS Polarity switch | |
| JPH0927731A (ja) | スイッチトキャパシタ乗算器 | |
| JPH01161913A (ja) | クロックドライバー回路 | |
| JPH05127763A (ja) | ボルテージレギユレータ | |
| JP2845192B2 (ja) | 差動スイッチング回路 | |
| KR100462119B1 (ko) | 오프셋 전압 제거 회로 | |
| JPH0247916A (ja) | アナログコンパレータ | |
| JP2715776B2 (ja) | Ｍｏｓ型サンプルホールドドライバー回路装置 | |
| JP2754552B2 (ja) | コンパレータ | |
| JPS6358957A (ja) | ダイナミツク型ｃｍｏｓ論理回路の縦列接続構造 |