JPH037910B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は一般的には信号レベル変換に関するも
のであり、詳細に言えば差動信号の処理に関する
ものであるが、以下の説明に於いては本発明の主
要な実施例として計測用増巾器を参照している。
従つて、先行技術もしくはその類似技術について
の以下の記述は、本発明の適切な背景の例として
本出願に関係するものである。この点からまず、
計測用増巾器は入力差動電圧値（V_A−V_B）のＮ
倍（Ｎは実数である）の出力信号を提供すること
が要求されることに注目する必要がある。計測用
増巾器の出力電圧は、通常差動電圧を構成する入
力信号電圧値V_A，V_Bのいずれかを基準とするの
ではなく、例えば零電圧もしくは接地電圧のよう
な第３の電圧を基準とする。計測用増巾器は電圧
V_A，V_Bの絶対値に対してではなく差動電圧のみ
に対して応答しなければならない。電圧V_A及び
V_Bの変動による誤差即ち同相除去比は良好な計
測用増巾器を使用した場合、約100dbに抑えるこ
とが可能であり、これは電圧V_A，V_Bの絶対値に
於ける１ボルトの変動に対して10^-5ボルトの出力
誤差を生じることがわかる。10^-5ボルトの範囲に
ある差動信号を処理する必要のある増巾器の応用
分野に於いては、このような電圧変動のためにか
なりの誤差を生じることになる。

さらに計測用増巾器はその前段にあるブリツジ
網等にとつて増巾器が負荷とならないように高い
入力インピーダンスを有する必要があることに注
目する必要がある。従来のもしくは通常の計測用
増巾器では、互いに抵抗結合された３個の演算増
巾器を使用することが出来るが、このことは従つ
て付加的な同相誤差の誘起を阻止するために抵抗
値を特定の値に正確に合わせる必要があることに
なる。従つて、計測用増巾器に使用する従来の方
式では、例えば演算増巾器自体に低オフセツト電
圧と低同相除去比のものを使用する必要があるば
かりでなく、抵抗網を非常に精密に整合させるこ
とが、主要な誤差の誘起を阻止するために必要で
ある。

本発明は計測用増巾器にまつわるこのような信
号レベル変換の問題に対して、非常に有利な結果
を生じるよう容易に集積化することが可能な手段
によつて、１つの単純な解答を提供するものであ
る。

本発明では１組みのコンデンサを提供し、それ
を交互に増巾するべき入力差動電圧によつて充電
した上で、両者の一方の端子が例えば電気的な接
地点のような基準電圧に接続され、他方の端子は
増巾器に接続されるように交互に切り換えること
を最も単純な形で行う。２個のコンデンサの交互
充電及び交互放電は、増巾するべき差動電圧の周
波数成分もしくはその中の最も高い周波数以上の
転流速度で制御し、この方式により、すべての情
報が、転流持続周期に応じて転流周期以下の遅延
をもつて増巾器の出力に伝達される。

本発明に使用する増巾器としてはオフセツトの
効果を完全に抑えた単純な高入力インピーダンス
演算増巾器や著者による審査中の米国特許出願番
号第861525に記述されているような転流型自動零
調整増巾器、もしくはその他の適当な増巾器が可
能である。

この増巾器は前述のコンデンサを交互に接続さ
れる非反転入力、及び抵抗器Ｒ１を通して基準電
圧もしくは接地電圧に接続され、かつ抵抗器Ｒ２
を通つて増巾器の出力に接続される反転入力を有
する。同相除去比による誤差は増巾器によるそれ
のみであり、抵抗器Ｒ１及びＲ２には依存しな
い。この方式の利得はＲ１及びＲ２のみに依存
し、（R1＋R2）／R1に等しい値をもつ。

本発明はレベル変換がアナログ増巾器や従来の
信号変換器によつてではなくスイツチによつて成
されるために、非常に大きな同相除去比
（CMRR）を有し、その点に於いて先行技術に非
常に重要な進歩を提供する。入力信号は増巾器に
供給されたときに、増巾器のCMRRの影響を最
小にするために、通常接地電圧もしくはその他の
特定の基準電圧を基準にする。

上記につけ加えて、本発明はコンデンサや抵抗
器Ｒ１及びＲ２の値に対して非常に感度が低いと
いう点でも大きな利点を有する。前述のように、
抵抗器Ｒ１及びＲ２は単に系の利得に影響するの
みで、CMRRにはなんら影響を与えない。系の
構成部品の性能に対する感度が低いことから、こ
の型式の回路を集積化した場合の生産性は非常に
高く従つて価格が最小になる。

本発明による回路もしくは系は、その他の方法
で集積化することも可能であるが、CMOS技術
によれば容易に実用化することができる。融通性
を最大にし価格を最小にするためには、外付けの
コンデンサと増巾器抵抗を採用するのが望ましい
が、本発明のすべての構成部品を単一の型に集積
することも可能である。

第１図は先行技術による増巾器もしくは本発明
による系から成る計測用増巾器１１の通常の応用
例を示すものである。この典型的な応用例では、
直流電源Ｖ＋とＶ−の間に直列に接続されその接
続点に節Ａを有する抵抗１３及び１４と、この直
流電源Ｖ＋とＶ−間の抵抗１３，１４と並列に接
続された、例えば変換器や温度感知器、感光器等
のような素子１６及び１７の直列接続を有するブ
リツジ網を使用している。素子１６及び１７の接
続点には節Ｂが存在する。抵抗１４に示すよう
に、これらの抵抗は節Ａに生じる電圧V_Aが都合
のよい値をもつように設計もしくは調整され、節
Ａの電圧V_A及び節Ｂの電圧V_B間の電位差が増巾
器によつて容易に取り扱いが可能な範囲にまで下
げられるようになつている。計測用増巾器１１は
差動電圧（V_A−V_B）をＮの係数をもつて増巾し
てＮ（V_A−V_B）の出力を発生し、この出力は通
常、第１図では接地電位として示されている第３
の電位を基準として表わされる。増巾器は増巾度
Ｎを与え、その出力は出力端子１８と１９間に表
われる。なお、端子１９は電気的な接地点もしく
はその他の基準電圧に接続される。

計測用増巾器にまつわる各種の問題については
前述したが、この観点から、３個の演算増巾器２
１，２２及び２３を使用した代表的な計測用増巾
器を第２図を参照して説明する。増巾器２１の非
反転入力は入力端子２４に接続されている。演算
抵抗R_Aにより増巾器２１の反転入力を増巾器２
２の非反転入力に接続し、帰還抵抗R_B及びR_Cを
対応する増巾器２１及び２２に提供することによ
り、増巾器２１，２２は高インピーダンス差動増
巾器として使用されている。この差動増巾器の利
得は１＋｛（R_B＋R_C）／R_A｝である。増巾器２１
及び２２からの差動信号は、演算増巾器２３及
び、増巾器２１の出力と増巾器２３の非反転入力
を結合する抵抗R_D、増巾器２３の帰還抵抗R_E、
増巾器２２の出力を増巾器２３の反転入力に結合
する抵抗R_F、及び増巾器２３の反転入力をこの
例では電気的接地点として示されているV_REFに接
続する抵抗R_G、とを含む抵抗網によつてV_REFを
基準とする信号に変換される。増巾された差動信
号は増巾器２３の出力に接続された端子２７及び
接地された端子２８の間に生じる。

端子２４には電圧V_Xが供給され、端子２６に
は電圧V_Yが供給されて入力差動電圧V_XYが生じた
とすると、この段の利得は ｛１−（R_D＋R_E）／R_D｝・V_XY である。この関係はR_D／R_E＝R_F／R_Gであつて増
巾器２３の同相除去比の影響を無視した場合のみ
成り立つ。もしこの比が厳密なものでなければ、
同相誤差が発生する。このことは従つて端子２７
及び２８間の出力電圧が、差動電圧のみでなく電
圧V_X及びV_Yの絶対値にも依存することを意味す
る。

差動電圧の値はV_XもしくはV_Y以下でその桁数
が多くなり得るので、ここに重大な問題が生じ
る。V_X＝V_Yと仮定すると、出力電圧は次の関係
式で表わすことができる。

V_OUT＝V_X（またはV_Y）・｛１−（１＋R_E／R_D）
／（１＋R_G／R_F）｝ この式はR_E／R_D＝R_G／R_Fの場合にのみ零に等
しいことがわかる。R_E／R_D≠R_G／R_Fのときは出
力に誤差電圧即ちCMRR電圧を生じる。単位利
得の構成の場合この誤差は整合抵抗比の約２分の
１であり、高利得の構成に対しては誤差が整合抵
抗比の値に近いことがわかる。良質な計測用増巾
器としては、CMRRが100db以上でなければなら
ず、この場合は整合抵抗比が0.001％よりも良好
である必要がある。さらに演算増巾器自身及び、
入力信号を演算増巾器に与える最初の段の差動増
巾器に生じるCMRR誤差も付加される。従つて
従来の計測用増巾器では、その中の演算増巾器自
体が低オフセツト電圧と低CMRR値を有する必
要があり、さらに抵抗網の整合も非常に厳密でな
ければならないことがわかる。このことが計測用
増巾器の設計や製造に重大な制限を強いているこ
とはきわめて明確に信じられることである。計測
用増巾器の構成には他に第２図に示すもの以外の
ものも存在するが、それらもすべて構成部品の整
合や同相除去比及び複雑さに関して同様な問題を
有していると言うことができる。

次に第３図を参照する。これは例えば計測用増
巾器としての用途に設定した本発明の実施例の１
例を示すものであり、第１図の抵抗網の節Ａ及び
Ｂに接続される入力端子３１及び３２を有してい
る。第３図の回路には１組みのコンデンサの類３
３及び３４が含まれていることがわかり、コンデ
ンサ３３の一方の側はスイツチ３６を通して入力
端子３１に接続され、他方の側はスイツチ３７を
通して入力端子３２に接続されている。コンデン
サ３４の一方の側はスイツチ３８を通して入力端
子３１に接続され、他方の側はスイツチ３９を通
して入力３２に接続されている。基準電圧用端子
４１が用意されているが、これは電気的な接地点
やその他の基準電位を接続するためのものであ
り、この端子はスイツチ３６と直列に接続された
スイツチ４２を通して入力端子３１に接続され、
さらにスイツチ３８と直列に接続されたスイツチ
４３を通して入力端子３１に接続されている。さ
らに非反転入力を有する増巾器４４も提供されて
おり、この入力は入力端子３２に対してスイツチ
３７と直列に接続されたスイツチ４６、及び入力
端子３２に対してスイツチ３９と直列に接続され
たスイツチ４７に接続されている。上述したこれ
らのスイツチは以下に説明するように、一群とな
つて所定の転流速度で動作するように設定されて
いる。

増巾器４４は、抵抗Ｒ１を通して電圧基準端子
４８に接続されている反転入力と、増巾器の出力
とその反転入力の間に接続された帰還抵抗R₂を
有している。増巾器４４の出力は第１の出力端子
５１に接続される。第２の出力端子５２は電圧基
準端子４８に接続されている。基準電圧V_REFは例
えば電気的な接地から成つており、この電圧は通
常端子４１に供給されるV_REFと同一であることに
注意すべきである。

第３図の回路は所定の群内のスイツチを連続的
に開閉することによつてコンデンサ３３及び３４
の各々を交互に入力差動電圧に接続して充電させ
てから、コンデンサの一方の端子をV_REFに接続
し、他方の端子を増巾器４４の入力に接続するこ
とにより動作する。上記の動作はスイツチ３６，
３７，４３及び４７が開いているときにスイツチ
３８，３９，４２及び４６を閉じ、次にスイツチ
３６，３７，４３及び４７を閉じた状態でスイツ
チ３８，３９，４２及び４６を開くことによつて
実現される。スイツチを開閉する速度は本発明の
転流速度であり、このスイツチの開閉は、例えば
電子スイツチを動作させるクロツクパルスの利用
による方法などのように各種の方法で実現され
る。第４Ａ図及び第４Ｂ図には最初の期間ｎ及び
次に続く期間ｎ＋１により完結される回路を示し
ている。第４Ａ図では、スイツチ３８及び３９が
閉じており、従つてコンデンサ３４が入力端子３
１及び３２の間に接続されており、同時にスイツ
チ４２及び４６が閉じた状態で、電気的な接地点
として示されているV_REFと増巾器４４の非反転入
力の間に、コンデンサ３３を接続していることが
わかる。この期間ｎ間に開いている回路内の他の
スイツチは第４Ａ図には示されていない。次に続
く期間ｎ＋１に於いては、他方のスイツチ群が閉
じ、従つて期間ｎで充電されたコンデンサ３４が
次に入力端子３１及び３２から解放され、スイツ
チ４３及び４７を通して電気的な接地点と増巾器
４４の非反転入力の間に接続されることがわか
る。入力端子３１及び３２間には他方のコンデン
サ３３が接続される。このような方法により、本
発明は各コンデンサを入力差動電圧で交互に充電
し、次の期間で充電されたコンデンサを電気的な
接地点のような基準電圧と増巾器の入力との間に
接続するように動作することがわかる。従つてこ
の方法により増巾器は、従来の方式のような抵抗
網や付加増巾器等を必要とせずに、増巾すべき差
動電圧を受信する。スイツチは前述のように有限
の速度で２個のコンデンサの切り換えあるいは転
流をするように動作し、その転流速度は差動電圧
の最も高い周波数もしくはその周波数成分以上で
あることから、すべての情報が増巾器４４の出力
に伝達される。情報の伝達には遅延が認められ、
その遅延時間は転流持続周期に依存し転流周期以
下である。実際的には転流速度が通常非常に高
く、従つてほぼ瞬時の電圧値が瞬速に引き続いて
増巾器に供給される。しかし転流速度が測定もし
くは変換するべき差動電圧の最も高い周波数成分
以上である必要性は実際上ない。

次の転流周期も引き続いて第４Ａ図及び第４Ｂ
図に示す期間ｎ及びｎ＋１の接続をくり返す。即
ちｎ＋２はｎと同一であり、ｎ＋３はｎ＋１と同
一である。以上に説明した第３図に示す系の利得
は（R1＋R2）／R1に等しい。きわめてすぐれた
CMRRが本発明によつて実現され、変換された
信号は常に接地点もしくはその他の特定の基準電
圧を基準とするため、増巾器CMRRの影響は最
小となる。本発明による回路はまたコンデンサや
抵抗の値に対してきわめて低い感度を呈する。抵
抗Ｒ１及びＲ２はその系の電圧利得にのみ影響を
与え、CMRRには何ら影響を与えない。回路の
構成部品の性能に対するこの感度の低さは、集積
化による本発明の生産性を非常に高いものにす
る。前述のように本発明はCMOS技術での実用
化が容易に可能であるが、集積化はCMOS技術
にのみ限定されるものではない。

本発明の特定の応用例について、差動電圧が入
力端子に供給され、所定の基準電圧に対する変換
もしくは比較がなされることを以上に説明してき
た。本発明はこの応用例にのみ限定されるもので
はないことに注意されたい。実際、本発明は前述
の例以外の広範囲な応用分野を有している。例え
ば、Ａという系を基準にした信号をＢという系を
基準にした信号へ変換する場合に、本発明は大き
な利点を有する。例えば系Ａは負電圧もしくは電
気的接地点を基準として信号が測定されていると
する。一方系Ｂは＋５ボルトの電圧を基準として
いるとした場合、系Ａと系Ｂを相互接続するのに
本発明は最適である。前述の例では、例えば第３
図の端子４１及び４８に＋５ボルトのV_REFを供給
する。本発明では、第３図の端子４１及び４８に
異なる基準電圧値を使用することが可能である。
この場合、端子５１及び５２間の出力信号は、基
準電圧の差即ちV_REF４１−V_REF４８の利得（R1
＋R2）／R1倍に等しい値だけ移動される。この
ような構成は意図的に出力電圧にDCオフセツト
電圧を発生させるわけで、これはある応用分野に
とつては特に利点を有することである。さらに第
３図の増巾器への反転入力及び非反転入力を逆に
することも可能であることにも注目すべきであ
る。本発明のその他の各種の応用分野は、先行技
術に熟達した人々にとつては明白なはずである。

第５図はCMOS技術で集積化するのに適した
計測用増巾器の全体を示す一実施例である。第５
図を参照すると、CMOSスイツチその他の回路
素子が第３図と同一の番号で識別されていること
がわかる。スイツチの各々は相補性のスイツチと
して提供されている。即ち、各スイツチは並列に
接続されたＰチヤンネル及びＮチヤンネルトラン
ジスタの１組から成つている。この並列結合は、
Ｐチヤネルトランジスタのゲートを負電源電圧に
接続し、Ｎチヤネルトランジスタのゲートを正電
源に接続したとき、閉じたスイツチを提供する。
逆にＰチヤネルトランジスタのゲートの正電源
に、Ｎチヤネルトランジスタのゲートを負電源に
接続するとスイツチは開く。スイツチは第３図と
同じようにコンデンサ３３及び３４と接続されて
いることがわかる。同様に端子３１，３２及び４
１も同じくこの回路に接続されている。さらに転
流信号を受信するクロツク端子６１が追加されて
おり、受信された転流信号（クロツク信号）は線
路６２に供給されて相補性スイツチのMOSトラ
ンジスタの一方に到り、かつMOS反転器６３を
通して相補性スイツチのトランジスタの他方に接
続された線路６４に供給される。従つて、正のク
ロツク信号即ち転流信号を線路６２に供給し、負
のクロツク信号を線路６４に加えることにより、
スイツチ３７，４７，３６及び４３が閉じられス
イツチ４６，３９，４２及び３８が開くことがわ
かる。この状態は第４Ｂ図の回路接続に相当し、
コンデンサ３４がスイツチ４３及び４７を通し
て、増巾器の電圧基準と入力線６６の間に接続さ
れることになる。同時に、スイツチ３７及び３６
を通してコンデンサ３３が入力端子３１及び３２
間に接続される。端子６１からのクロツク時信号
の極性が逆になると、線路６２に負信号及び線路
６４に正信号が供給されてスイツチ４６，３９，
４２及び３８を閉じた状態あるいは導通した状態
に、及びスイツチ３７，４７，３６及び４３を開
いた状態にし、従つて他方のコンデンサ３３が
V_REFと増巾器の線路６６間に接続され、コンデン
サ３４は入力端子間に接続されて、第４Ａ図の回
路接続を構成する。

第５図の演算増巾器４４は電源Ｖ−７４に接続
された抵抗７３によつてバイアスされる差動的に
組み合わされた１組の入力Ｎチヤネルトランジス
タ７１及び７２を有する。増巾器の非反転入力線
６６はトランジスタ７１のゲートに接続され、ト
ランジスタ７３のゲートは７６で示す反転入力に
接続される。この反転入力７６は抵抗Ｒ１を通し
て電気的接地点の形式をとつた基準電圧に接続さ
れるように示されている。トランジスタ７１及び
７２はＰチヤンネルトランジスタの電流ミラー７
７及び７８に接続される。トランジスタ７７及び
７８は各々抵抗８１及び８２を通して８３で示す
電源Ｖ＋に接続され、出力トランジスタ８４は一
方でＶ＋に接続され他方で抵抗８６を通してV^-
で接続されている。出力トランジスタ８４はその
ゲートをトランジスタ７１と７７の結合点に接続
し、ゲートとドレインの間に補正コンデンサ８７
を接続することによつて制御される。出力端子５
１は出力トランジスタ８４の負側に接続され、か
つ帰還抵抗Ｒ２を通して増巾器の反転入力７６に
接続されるように示されている。トランジスタ７
７と７８の間に可変抵抗８８を接続する方法によ
り、この増巾器のオフセツト電圧を打ち消すため
の装備が施されている。この打ち消し用抵抗８８
は外部素子として提供してもよく、その場合は図
に示すようにオフセツト用端子を集積回路の一部
として提供する。コンデンサ３３及び３４も集積
回路の外部部品として提供することが可能であ
り、この場合も当然コンデンサ用端子を集積回路
の一部として提供することにも注意されたい。

以上に簡単に説明した第５図の演算増巾器は、
本発明に従う用途に適した増巾器のほんの一例で
ある。前述のように転流型自動零調整増巾器やそ
の他の適当な増巾器をこの応用分野に採用するこ
とも可能である。

第５図の回路は本発明の１つの可能な実用化の
形態を示すもので、ここでは１組の情報蓄積用コ
ンデンサ３３及び３４が各々交互に切り換えられ
る。この切り換えはこの例の場合、第１番目の接
続と第２番目の接続の移行時に電気信号を
CMOSスイツチに供給することによつて行われ、
第１番目の接続ではコンデンサが入力差動電圧ま
で充電され、第２番目の接続では電気的接地点の
ような基順電圧と増巾器の非反転入力の間に接続
される。前述したように本発明による回路は同相
除去比による誤差を最小にし、さらに抵抗やコン
デンサのような個々の構成部品の性能に対する回
路の感度を最小にするのにきわめて有利である。
先行技術に於ける抵抗比の整合の問題は本発明に
よつて排除され、従つて先行技術に重要な進歩を
提供するものである。

例えば本発明は増巾器の入力を入力ブリツジ網
から完全に分離するものであるし、同時に差動電
圧の中間に位置する基準電圧の実際の電圧値に対
する依存性がないため、差動電圧を第３の電圧も
しくは基準電圧を基準にするという先行技術に於
ける問題点を克服するものである。さらに本発明
で使用するコンデンサは１組と限定されるもので
はなく、２個以上のコンデンサを切り換える方式
を採用することも可能であることに注意するべき
である。本発明は計測用増巾器のような信号準位
変換器の価格の低減と性能の向上に重要な意味を
有する。

以上は特定の１実施例について、特定の応用分
野と関連させて本発明を説明したものであるが、
本発明の根本の範囲内で、数多くの変更や変形が
可能であることは、先行技術に熟達した人々にと
つては容易に理解されることであろう。説明中の
特定の用語や図の細部は本発明をそれによつて限
定することを意図したものではない。

【図面の簡単な説明】

第１図は本発明の応用分野の例として、ブロツ
ク形式で示された計測用増巾器に接続される計測
用ブリツジ網の回路図、第２図は従来の一般的な
計測用増巾器の回路図、第３図は本発明に従つて
形成した計測用増巾器の一実施例の回路図、第４
Ａ図及び第４Ｂ図は第３図の実施例における連続
した転流期間ｎ及びｎ＋１に於けるコンデンサと
増巾器の接続形態を示す部分的な回路図、第５図
はCMOS技術による集積化に適した本発明によ
る計測用増巾器の一実施例の回路図である。

Claims (1)

1. 【特許請求の範囲】 １ 転流型信号レベル変換装置であつて、差動電
   圧を印加するのに適した１組の入力端子、第１及
   び第２の入力と出力を有する増巾器、第１及び第
   ２のコンデンサ、基準電圧用端子、前記コンデン
   サに接続された切り換え手段であつて前記第１の
   コンデンサを前記入力端子間に接続し前記第２の
   コンデンサを前記基準電圧用端子と前記第１の増
   巾器入力に接続しさらに前記第１、第２のコンデ
   ンサの接続状態を逆にするための前記切り換え手
   段、前記第２の増巾器入力を前記基準電圧用端子
   と前記増巾器出力に結合する抵抗網、及び前記増
   巾器出力に接続された第１の出力端子と前記基準
   電圧用端子に接続された第２の出力端子から成る
   前記信号レベル変換装置。 ２ 特許請求の範囲第１項において、さらに前記
   切り換え手段が２つの群に分割された電気的に制
   御される複数のスイツチから成り、その２群が交
   互に開閉され前記コンデンサの前記入力端子への
   接続、及び前記電圧基準端子と前記増巾器の第１
   入力の間への接続を交互に行う前記信号レベル変
   換装置。 ３ 特許請求の範囲第１項において、さらに前記
   切り換え手段が第１群及び第２群のCMOSスイ
   ツチ、及び前記スイツチ群に対して交互に変化す
   る刻時パルスを供給することにより、第２群のス
   イツチが非導通状態のときに第１群のスイツチを
   導通させ、次に第１群が非導通状態のときに第２
   群を導通させるための装置を有する前記信号レベ
   ル変換装置。 ４ 特許請求の範囲第１項において、さらに前記
   切り換え手段の接続を前記差動電圧の最大周波数
   成分以上の速度で逆転させる方式の前記信号レベ
   ル変換装置。 ５ 特許請求の範囲第１項において、さらに前記
   抵抗網が前記第２の増巾器入力と前記基準電圧端
   子を結合する第１の抵抗と、前記増巾器出力と前
   記第２の増巾器入力を結合する第２の抵抗を有す
   る前記信号レベル変換装置。 ６ 特許請求の範囲第１項において、さらに前記
   切り換え手段が４個ずつ第１群及び第２群に分け
   た合計８個のスイツチと、第１群のすべてのスイ
   ツチの開閉及び第２群のすべてのスイツチの開閉
   を交互に第１群と第２群の開閉状態が逆になるよ
   うに行うための装置を有する前記信号レベル変換
   装置。 ７ 転流型信号レベル変換装置であつて、第１及
   び第２のコンデンサ、第１及び第２の入力端子、
   基準電圧用端子、第１及び第２の入力と出力を有
   する増巾器であつて、さらに第２の増巾器入力と
   前記基準電圧用端子を結合する第１の抵抗、及び
   前記増巾器出力と前記第２の増巾器入力を結合す
   る第２の抵抗を有する前記増巾器、第１の端子が
   前記増巾器出力に接続され、第２の端子が前記基
   準電圧用端子に接続された１組みの出力端子、及
   び４個ずつ第１群と第２群に分けた合計８個のス
   イツチを有する切り換え手段であつて、最初に前
   記第１のコンデンサを前記入力端子間に、第２の
   コンデンサを前記基準電圧用端子と前記第１の増
   巾器入力の間に各々接続し、次に接続状態を逆転
   させて前記第２のコンデンサを前記入力端子間
   に、前記第１のコンデンサを前記基準電圧用端子
   と前記第１の増巾器入力に接続させるという交互
   動作を行う前記切り換え手段を有する前記転流型
   信号レベル変換装置。 ８ 特許請求の範囲第７項において、さらに第１
   のスイツチ群が前記第１のコンデンサの第１の側
   を前記第１の入力端子に接続する第１のスイツ
   チ、前記第１のコンデンサの第２の側を前記第２
   の入力端子に接続する第２のスイツチ、前記第２
   のコンデンサの第１の側を前記基準電圧用端子に
   接続する第３のスイツチ、及び前記第２のコンデ
   ンサの第２の側を前記第１の増巾器入力に接続す
   る第４のスイツチから成り、第２のスイツチ群が
   前記第２のコンデンサの第１の側を前記第１の入
   力端子に接続する第５のスイツチ、前記第２のコ
   ンデンサの第２の側を前記第２の入力端子に接続
   する第６のスイツチ、前記第１のコンデンサの第
   １の側を前記基準電圧端子に接続する第７のスイ
   ツチ、及び前記第１のコンデンサの第２の側を前
   記第１の増巾器入力に接続する第８のスイツチか
   ら成る前記信号レベル変換装置。 ９ 特許請求の範囲第７項において、前記第１の
   増巾器入力が非反転入力であり、前記第２の増巾
   器入力が反転入力である前記信号レベル変換装
   置。 １０ 特許請求の範囲第７項において、前記基準
   電圧用端子が電気的な接地点に接続される前記信
   号レベル変換装置。