CN109214085B - 一种模拟有限脉冲响应滤波器 - Google Patents

一种模拟有限脉冲响应滤波器 Download PDF

Info

Publication number
CN109214085B
CN109214085B CN201811022600.2A CN201811022600A CN109214085B CN 109214085 B CN109214085 B CN 109214085B CN 201811022600 A CN201811022600 A CN 201811022600A CN 109214085 B CN109214085 B CN 109214085B
Authority
CN
China
Prior art keywords
pmos tube
pmos
electrode
tube
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811022600.2A
Other languages
English (en)
Other versions
CN109214085A (zh
Inventor
蔡觉平
陈腾腾
杨启迪
韩旭
杨凯歌
黄荫钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201811022600.2A priority Critical patent/CN109214085B/zh
Publication of CN109214085A publication Critical patent/CN109214085A/zh
Application granted granted Critical
Publication of CN109214085B publication Critical patent/CN109214085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于低功耗集成电路技术领域，特别涉及用于低功耗模拟滤波的FIR滤波器结构。一种模拟有限脉冲响应滤波器，包括m对相同的开关电容放大器、m+1个相同的亚阈值四象限模拟乘法器、两个相同的加法器电路，主要解决现有的有限脉冲响应滤波器功耗高，不适于无线传感器网络芯片等低功耗领域的应用的问题。其包括开关电容放大器、亚阈值四象限模拟乘法器、和加法器电路。开关电容放大器在三相时钟控制下对差分输入信号进行采样，输出给乘法器，完成对输入信号的延时。

Description

一种模拟有限脉冲响应滤波器
技术领域
本发明属于低功耗集成电路技术领域，特别涉及用于低功耗模拟滤波的FIR滤波器结构。
背景技术
当噪声和信号在频率以及幅度上非常相似时，这会导致信号及其所携带的信息被噪声所覆盖，接收端接收到的信号品质会非常差，甚至无法辨别出原信号。这给信息的传播带来了很大的困难。为了改善这种现象，可以在信号传递过程中的某个阶段(通常在接收端)加入滤波器。其目的是利用信号和噪声的不同特性，去除干扰的噪声，提取信号，实现信号和噪声的分离。随着电子技术的不断发展，在音频、图像处理等领域中，对滤波器在功率消耗、成本投入、实时传输等方面的标准越来越严格。传统的信道中，模拟信号通过模数转换器转换为数字信号，然后通过数字滤波器进行滤波。但数字并行FIR滤波器的功耗很高，因为它使用了大量的数字乘法器和寄存器。而且当需要窄的过渡带特性时，必须使用高抽头FIR滤波器，这将消耗更多的功耗和面积。而模拟滤波器的功耗低，且可以直接对信道中的模拟信号进行滤波，然后在通过模数转换器对信号进行处理。
同时，FIR滤波器在简单的设计下就可以既具有良好的幅度特性，又拥有良好的线性相位特性。若用x(k)表示激励函数，h(k)表示数字FIR滤波器的单位脉冲响应，滤波器输出为y(k)，则一个数字信号经过FIR滤波器后的输出y(k)可表示为：
Figure BDA0001787447730000021
又因为x(k)和h(k)为因果信号，即零时刻以前其值为零，那么上式可化简为：
Figure BDA0001787447730000022
Figure BDA0001787447730000023
由上式可知，数字FIR滤波器对输入信号只采样了k+1次，且只需要进行k+1次的卷积。由于M阶FIR滤波器的系统函数为
Figure BDA0001787447730000024
该滤波器在原点处有一个M-1重极点，并且极点均在|z|＝1范围内，所以该滤波器是因果稳定的系统。线性相位和高稳定度的特性使得FIR滤波器被广泛应用于通讯系统、自动控制、航空航天、机器人、遥感等领域。也就是说FIR滤波器性能的好坏与其相关应用领域的发展紧密相关。所以，无论是从商用、军工还是学术研究的角度上来说，高品质的FIR滤波器都是非常有必要的。
在此之前的模拟FIR滤波器完全用来处理模拟域中的回波消除，均衡以及干扰以匹配信道。其中延迟线FIR滤波器有两个重要的缺点。第一，在采样/保持放大器链中，每个单元采样时，其前面的单元处于保持阶段，因此要求对于滤波器的每阶电路都需要两个采样/保持单元；第二，当信号沿着延迟链传播时，采样/保持噪声，偏移和误差都会积累，随着阶数的提高，误差的幅度将增大。用有源负载或者全通级的反相器作为延迟线延迟单元的串行FIR滤波器也有两个问题。第一，延迟精度随着工艺，温度和电源的变化而变化，这将影响FIR滤波器的频率响应；第二，延迟误差将随着滤波器级数的增加而增加。另外，之前的模拟FIR滤波器中的乘法器，由多重数模转换器(MDAC)或者吉尔伯特乘法器构成，因此需要高电压和高功耗。
由此可见，由于传统的数字FIR滤波器功耗高且结构复杂，先前设计的模拟FIR滤波器精度差且功耗高，所以很难满足低功耗的要求，也就难以满足无线传感器网络芯片等低功耗领域的应用。
发明内容
本发明的目的在于克服目前FIR滤波器功耗高且精度差的缺点，提供一种模拟有限脉冲响应滤波器，提高模拟FIR滤波器的精度，并降低模拟FIR滤波器的功耗，以满足低压低功耗应用。
为实现上述目的，利用模拟电路可以实现数字电路的功能这一理念，本发明给出模拟有限脉冲响应滤波器。由于所有模拟块都偏置在亚阈值区域，模拟FIR滤波器的电源电压设置为0.6V，所以可以降低功耗。同时，本发明采用差分结构，可以抑制环境噪声，提高线性度。
本发明所采用的技术方案是：一种模拟有限脉冲响应滤波器，包括m对相同的开关电容放大器、m+1个相同的亚阈值四象限模拟乘法器、两个相同的加法器电路，每个亚阈值四象限模拟乘法器有四个输入端，即Vy+、Vy-、Vx+、Vx-输入端，每个亚阈值四象限模拟乘法器的Vx+和Vx-输入端分别与一对开关电容放大器的输出相连，每个亚阈值四象限模拟乘法器的Vy+、Vy-输入端连接抽头系数，每个亚阈值四象限模拟乘法器有两个输出端，每个亚阈值四象限模拟乘法器的第一输出端连接到第一个加法器电路输入端，每个亚阈值四象限模拟乘法器的第二输出端连接到第二个加法器电路输入端；每对开关电容放大器在三相时钟控制下对输入信号采样或延时，当其与输入信号相接时，实现采样功能，当与前一个开关电容放大器输出相连时，实现延时功能，三相时钟即一个时钟周期内，每相时钟只有1/3时钟周期为高电平且同一时刻只有一个为高电平，前1/3时钟周期相1时钟为高电平，中间1/3时钟周期相2时钟，后1/3时钟周期相3时钟为高电平，每对开关电容放大器的输出端连接到一个亚阈值四象限模拟乘法器的Vx+和Vx-输入端；抽头系数的固定电平可由理论计算而得，其中m的取值由该模拟有限脉冲响应滤波器的滤波器阶数决定，滤波器阶数加1就是m的取值，该模拟有限脉冲响应滤波器的时序是这样的，在三相时钟的任意一个时钟周期，与输入信号连接的开关电容放大器将输入信号传输到输出，而其它开关电容放大器将之前的采样信号进行延时再输出给下一级开关电容放大器，同时所有的开关电容放大器将其输出送给相应的亚阈值四象限模拟乘法器，亚阈值四象限模拟乘法器将输入信号与相应的抽头系数相乘，将结果送给加法器，最终产生滤波器输出。
作为一种优选方式：对于9阶滤波器，m＝10。
作为一种优选方式：开关电容放大器中，NMOS管M1的栅极与三相时钟中的相2时钟相连，NMOS管M1的源极与C2的左极板、NMOS管M2的漏极以及运算放大器的正输入端相连，NMOS管M1的漏极与C2的右极板及运算放大器的输出端相连，作为整个开关电容放大器的输出，NMOS管M2的栅极和NMOS管M5的栅极与三相时钟中的相3时钟相连，NMOS管M2的源极与NMOS管M3的源极及电容C1的上极板相连，NMOS管M3的栅极和NMOS管M4的栅极与三相时钟中的相1时钟相连，NMOS管M3的源极与运放的负输入端及M5的漏极连接，并接地，NMOS管M4的源极接输入信号VIN，NMOS管M4的漏极与电容C1的下极板及NMOS管M5的源极相连。
作为一种优选方式：亚阈值四象限模拟乘法器，由四个减法单元和两个连接单元组成，每个减法单元由两个串联的PMOS管构成，每个连接组合单元由背对背连接的共源极放大器组成，也即是两个PMOS管的漏极与漏极相接，源极与源极相接，漏电流共同流过由二极管接法的PMOS充当的负载电阻。
作为一种优选方式：亚阈值四象限模拟乘法器中，PMOS管M13的栅极和PMOS管M17的栅极为亚阈值四象限模拟乘法器的Vx+输入端，电源VDD连接PMOS管M13的源极、PMOS管M21的源极、PMOS管M22的源极、PMOS管M15的源极、PMOS管M17的源极、PMOS管M24的源极、PMOS管M25的源极、PMOS管M19的源极，PMOS管M19的栅极和PMOS管M15的栅极为亚阈值四象限模拟乘法器的Vx-输入端，NMOS管M14的栅极和PMOS管M20的栅极为亚阈值四象限模拟乘法器的Vy+输入端，PMOS管M16的栅极和PMOS管M8的栅极为亚阈值四象限模拟乘法器的Vy-输入端，PMOS管M14的漏极、PMOS管M23的漏极和栅极、PMOS管M16和PMOS管M18的漏极、PMOS管M26的漏极和栅极、PMOS管M20的漏极彼此连接并接地，PMOS管M13的漏极连接PMOS管M14的源极和PMOS管M21的栅极，PMOS管M21的漏极、PMOS管M22的漏极、PMOS管M23的源极连接在一起，PMOS管M22的栅极连接PMOS管M15的漏极和PMOS管M16的源极，PMOS管M24的栅极连接PMOS管M17的漏极和PMOS管M18的源极，PMOS管M24的漏极、PMOS管M25的漏极、PMOS管M26的源极连接在一起，PMOS管M19的漏极连接PMOS管M20的源极和PMOS管M25的栅极。作为一种优选方式：加法器由二极管接法的PMOS构成，它将电流信号转换为电压信号来实现加法功能。
本发明与现有技术相比具有如下优点：
1)本发明通过开关电容放大器和差分结构提高了线性度，转化精度相应的提高，同时降低了时钟控制的复杂度，仅仅通过三相时钟进行控制；
2)本发明中由于所有模拟块都偏置在亚阈值区域，模拟FIR滤波器的电源电压设置为0.6V，所以可以大幅度降低功耗。
附图说明
图1为本发明的结构框图；
图2为本发明中开关电容放大器电路的原理图；
图3为本发明中开关电容放大器中的运算放大器电路的原理图；
图4为本发明中四象限模拟乘法器电路的原理图；
图5为本发明中四象限模拟乘法器的减法单元电路的原理图；
图6为本发明中四象限模拟乘法器的连接单元电路的原理图；
图7为本发明中加法器电路的原理图。
其中，SCA代表开关电容放大器，X(t)代表输入信号，CLK代表三相时钟，y(n)代表输出。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明作详细说明。
参照图1，本实施例包括10对相同的开关电容放大器、11个相同的亚阈值四象限模拟乘法器、两个相同的加法器电路。每个亚阈值四象限模拟乘法器有四个输入端口，即Vy+、Vy-、Vx+、Vx-输入端，每个亚阈值四象限模拟乘法器的一对输入端分别与一对开关电容放大器的输出相连，另外两个输入端输入抽头系数，每个亚阈值四象限模拟乘法器有两个输出，所有亚阈值四象限模拟乘法器的第一输出连接到第一个加法器电路，所有亚阈值四象限模拟乘法器的第二输出连接到第二个加法器电路；每对开关电容放大器在三相时钟控制下对输入信号采样或延时，当其与输入信号相接时，对信号进行采样，当与前一个开关电容放大器输出相连时，实现延时功能，三相时钟即一个时钟周期内，每相时钟只有1/3时钟周期为高电平且同一时刻只有一个为高电平，前1/3时钟周期相1时钟为高电平，中间1/3时钟周期相2时钟，后1/3时钟周期相3时钟为高电平，每对开关电容放大器的输出连接到一个亚阈值四象限模拟乘法器的Vx+和Vx-输入端；抽头系数的固定电平可由理论计算而得。该模拟有限脉冲响应滤波器的时序是这样的，在三相时钟的任意一个时钟周期，与输入信号连接的开关电容放大器将输入信号传输到输出，而其它开关电容放大器将之前的采样信号进行延时在输出给下一级开关电容放大器。同时所有的开关电容放大器将其输出送给相应的乘法器，乘法器将信号与相应的抽头系数相乘，将输出送给加法器，最终产生滤波器输出。
图2给出了本发明中开关电容放大器电路的原理图(只是提出结构中开关电容放大器的一种实施例)，NMOS管M1的栅极与三相时钟中的相2时钟相连，NMOS管M1的源极与C2的左极板、NMOS管M2的漏极以及运算放大器的正输入端相连，NMOS管M1的漏极与C2的右极板及运算放大器的输出端相连，作为整个开关电容放大器的输出，NMOS管M2的栅极和NMOS管M5的栅极与三相时钟中的相3时钟相连，NMOS管M2的源极与NMOS管M3的源极及电容C1的上极板相连，NMOS管M3的栅极和NMOS管M4的栅极与三相时钟中的相1时钟相连，NMOS管M3的源极与运放的负输入端及M5的漏极连接，并接地，NMOS管M4的源极接输入信号VIN，NMOS管M4的漏极与电容C1的下极板及NMOS管M5的源极相连。
图3给出了本发明开关电容放大器电路中的运算放大器电路的一种实施例。PMOS管Ma1的源极、PMOS管Ma2的源极、PMOS管Ma5的源极、PMOS管Ma6的源极及PMOS管Ma13的源极与电源VDD相连，PMOS管Ma1的栅极与PMOS管Ma2的栅极、PMOS管Ma13的栅极、PMOS管Ma1的漏极及电流源相连，PMOS管Ma2的漏极与PMOS管Ma3的源极及PMOS管Ma4的源极相连，PMOS管Ma3的衬底接输入信号VIN+，PMOS管Ma4的衬底接输入信号VIN-，PMOS管Ma3的栅极与PMOS管Ma4的栅极、NMOS管Ma11的源极、NMOS管Ma12的源极、NMOS管Ma14的源极以及电容C2的下极板相连并接电源VSS，PMOS管Ma3的漏极与NMOS管Ma12的漏极及NMOS管Ma10的源极相连，PMOS管Ma4的漏极与NMOS管Ma11的漏极及NMOS管Ma9的源极相连，NMOS管Ma11的栅极与NMOS管Ma12的栅极、NMOS管Ma9和NMOS管Ma10的栅极、NMOS管Ma9的漏极以及PMOS管Ma7的漏极相连，NMOS管Ma10的漏极与PMOS管Ma8的漏极及NMOS管Ma14的栅极相连，PMOS管Ma7的栅极与PMOS管Ma8的栅极相连并接固定电平VB,PMOS管Ma7的漏极与PMOS管Ma5的漏极相连，PMOS管Ma8的漏极与PMOS管Ma6的漏极及电容C1的左极板相连，NMOS管Ma14的漏极与电容C2的上极板、电容C1的右极板、PMOS管M13的漏极相连，并作为输出VOUT.
图4给出了本发明中四象限模拟乘法器电路的原理图(只是提出结构中乘法器的一种实施例)，PMOS管M13的栅极和PMOS管M17的栅极为亚阈值四象限模拟乘法器的Vx+输入端，电源VDD连接PMOS管M13的源极、PMOS管M21的源极、PMOS管M22的源极、PMOS管M15的源极、PMOS管M17的源极、PMOS管M24的源极、PMOS管M25的源极、PMOS管M19的源极，PMOS管M19的栅极和PMOS管M15的栅极为亚阈值四象限模拟乘法器的Vx-输入端，NMOS管M14的栅极和PMOS管M20的栅极为亚阈值四象限模拟乘法器的Vy+输入端，PMOS管M16的栅极和PMOS管M8的栅极为亚阈值四象限模拟乘法器的Vy-输入端，PMOS管M14的漏极、PMOS管M23的漏极和栅极、PMOS管M16和PMOS管M18的漏极、PMOS管M26的漏极和栅极、PMOS管M20的漏极彼此连接并接地，PMOS管M13的漏极连接PMOS管M14的源极和PMOS管M21的栅极，PMOS管M21的漏极、PMOS管M22的漏极、PMOS管M23的源极连接在一起，PMOS管M22的栅极连接PMOS管M15的漏极和PMOS管M16的源极，PMOS管M24的栅极连接PMOS管M17的漏极和PMOS管M18的源极，PMOS管M24的漏极、PMOS管M25的漏极、PMOS管M26的源极连接在一起，PMOS管M19的漏极连接PMOS管M20的源极和PMOS管M25的栅极。图5和图6分别给出了该乘法器的减法单元电路和连接单元电路的原理图。减法单元由两个串联的PMOS管构成，显然流经这两个管子的电流相同。连接组合单元，由背对背连接的共源极放大器组成，也即是两个PMOS管的漏极与漏极相接，源极与源极相接，漏电流共同流过由二极管接法的PMOS充当的负载电阻。四象限模拟乘法器完全由PMOS搭建。与NMOS相比，采用工作在亚阈区的PMOS的好处在于可以减少1/f噪声，并且可以避免体效应。工作在亚阈值区的PMOS管的漏极电流可表示为
Figure BDA0001787447730000101
其中漏电流ID0＝2nμpCox(W/L)UT 2，n是斜率因子，UT是热电压,μp是载流子迁移率，Cox是单位面积的栅极电容，W和L分别是导电沟道的宽度和长度，VSG,VSB,VSD分别为MOS管源栅，源衬，源漏之间的电压。当VDS>4UT时，漏极电流ID几乎与漏源电压VSD无关。假设乘法器所用的PMOS管的衬底都和源端短接，减法单元的两个串联的PMOS管的漏极电流可表示为
Figure BDA0001787447730000111
和
Figure BDA0001787447730000112
由于流经两个PMOS管的电流相等，假设器件匹配，则VZ可表示为
Vz＝Vy-Vx+VDD
连接组合单元中，P1和P2管的源端和漏端分别相接，输入电压V1和V2控制漏极电流流经二极管接法的PMOS管求和。连接组合单元的输出电压可表示为
Figure BDA0001787447730000113
用二极管接法的PMOS代替电阻做负载电阻，大大地节约了芯片面积。
本发明使用的模拟乘法器所用的PMOS晶体管尺寸全相同且匹配。可以看出，该乘法器由四个减法单元和两个连接单元组成，定义四个减法单元输入端的差分输入电压Vx＝Vx+-Vx-，Vy＝Vy+-Vy-，定义两个连接单元输出端的差分输出电压为VOUT＝Vo1-Vo2，则模拟乘法器两输出端的电压为
Figure BDA0001787447730000114
Figure BDA0001787447730000115
将上式中的指数函数按泰勒级数展开，保留前两项，可得
Figure BDA0001787447730000116
Figure BDA0001787447730000121
若
Figure BDA0001787447730000122
对函数ln(1+x1+x2)进行一阶泰勒近似，可得
Figure BDA0001787447730000123
Figure BDA0001787447730000124
将以上两式相减，可得模拟乘法器的差分输出电压Vout可表示为
Figure BDA0001787447730000125
上式展现出该乘法器实现了一个与器件参数无关的真正的四象限电压模乘法。由于所有的PMOS晶体管都偏置在亚阈值区，该乘法器电路的功耗非常低。此外，在电源电压的通路上，仅有两个PMOS管串联，这使得电路能够在低电源电压下正常工作。
图7给出了本发明中加法器电路的原理图。它由二极管接法的PMOS构成(MOS管的栅和漏相连后接地，源衬相连后接乘法器输出)，将公共输出节点的电流信号转换为电压信号来实现加法功能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、同等替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种模拟有限脉冲响应滤波器，其特征在于：包括m对相同的开关电容放大器、m+1个相同的亚阈值四象限模拟乘法器、两个相同的加法器电路，每个亚阈值四象限模拟乘法器有四个输入端，即Vy+、Vy-、Vx+、Vx-输入端，每个亚阈值四象限模拟乘法器的Vx+和Vx-输入端分别与一对开关电容放大器的输出相连，每个亚阈值四象限模拟乘法器的Vy+、Vy-输入端连接抽头系数，每个亚阈值四象限模拟乘法器有两个输出端，每个亚阈值四象限模拟乘法器的第一输出端连接到第一个加法器电路输入端，每个亚阈值四象限模拟乘法器的第二输出端连接到第二个加法器电路输入端；每对开关电容放大器在三相时钟控制下对输入信号采样或延时，当其与输入信号相接时，实现采样功能，当与前一个开关电容放大器输出相连时，实现延时功能，三相时钟即一个时钟周期内，每相时钟只有1/3时钟周期为高电平且同一时刻只有一个为高电平，前1/3时钟周期相1时钟为高电平，中间1/3时钟周期相2时钟，后1/3时钟周期相3时钟为高电平，每对开关电容放大器的输出端连接到一个亚阈值四象限模拟乘法器的Vx+和Vx-输入端；抽头系数的固定电平可由理论计算而得，其中m的取值由该模拟有限脉冲响应滤波器的滤波器阶数决定，滤波器阶数加1就是m的取值，该模拟有限脉冲响应滤波器的时序是这样的，在三相时钟的任意一个时钟周期，与输入信号连接的开关电容放大器将输入信号传输到输出，而其它开关电容放大器将之前的采样信号进行延时再输出给下一级开关电容放大器，同时所有的开关电容放大器将其输出送给相应的亚阈值四象限模拟乘法器，亚阈值四象限模拟乘法器将输入信号与相应的抽头系数相乘，将结果送给加法器，最终产生滤波器输出。
2.根据权利要求1所述的一种模拟有限脉冲响应滤波器，其特征在于：对于9阶滤波器，m=10。
3.根据权利要求1所述的一种模拟有限脉冲响应滤波器，其特征在于：开关电容放大器中，NMOS管M1的栅极与三相时钟中的相2时钟相连，NMOS管M1的源极与C2的左极板、NMOS管M2的漏极以及运算放大器的正输入端相连，NMOS管M1的漏极与C2的右极板及运算放大器的输出端相连，作为整个开关电容放大器的输出，NMOS管M2的栅极和NMOS管M5的栅极与三相时钟中的相3时钟相连，NMOS管M2的源极与NMOS管M3的源极及电容C1的上极板相连，NMOS管M3的栅极和NMOS管M4的栅极与三相时钟中的相1时钟相连，NMOS管M3的源极与运放的负输入端及M5的漏极连接，并接地，NMOS管M4的源极接输入信号VIN，NMOS管M4的漏极与电容C1的下极板及NMOS管M5的源极相连。
4.根据权利要求1所述的一种模拟有限脉冲响应滤波器，其特征在于：亚阈值四象限模拟乘法器，由四个减法单元和两个连接单元组成，每个减法单元由两个串联的PMOS管构成，每个连接组合单元由背对背连接的共源极放大器组成，也即是两个PMOS管的漏极与漏极相接，源极与源极相接，漏电流共同流过由二极管接法的PMOS充当的负载电阻。
5.根据权利要求4所述的一种模拟有限脉冲响应滤波器，其特征在于：亚阈值四象限模拟乘法器中，PMOS管M13的栅极和PMOS管M17的栅极为亚阈值四象限模拟乘法器的Vx+输入端，电源VDD连接PMOS管M13的源极、PMOS管M21的源极、PMOS管M22的源极、PMOS管M15的源极、PMOS管M17的源极、PMOS管M24的源极、PMOS管M25的源极、PMOS管M19的源极，PMOS管M19的栅极和PMOS管M15的栅极为亚阈值四象限模拟乘法器的Vx-输入端，NMOS管M14的栅极和PMOS管M20的栅极为亚阈值四象限模拟乘法器的Vy+输入端，PMOS管M16的栅极和PMOS管M8的栅极为亚阈值四象限模拟乘法器的Vy-输入端，PMOS管M14的漏极、PMOS管M23的漏极和栅极、PMOS管M16和PMOS管M18的漏极、PMOS管M26的漏极和栅极、PMOS管M20的漏极彼此连接并接地，PMOS管M13的漏极连接PMOS管M14的源极和PMOS管M21的栅极，PMOS管M21的漏极、PMOS管M22的漏极、PMOS管M23的源极连接在一起，PMOS管M22的栅极连接PMOS管M15的漏极和PMOS管M16的源极，PMOS管M24的栅极连接PMOS管M17的漏极和PMOS管M18的源极，PMOS管M24的漏极、PMOS管M25的漏极、PMOS管M26的源极连接在一起，PMOS管M19的漏极连接PMOS管M20的源极和PMOS管M25的栅极。
6.根据权利要求1所述的一种模拟有限脉冲响应滤波器，其特征在于：加法器由二极管接法的PMOS构成，它将电流信号转换为电压信号来实现加法功能。
CN201811022600.2A 2018-09-03 2018-09-03 一种模拟有限脉冲响应滤波器 Active CN109214085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811022600.2A CN109214085B (zh) 2018-09-03 2018-09-03 一种模拟有限脉冲响应滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811022600.2A CN109214085B (zh) 2018-09-03 2018-09-03 一种模拟有限脉冲响应滤波器

Publications (2)

Publication Number Publication Date
CN109214085A CN109214085A (zh) 2019-01-15
CN109214085B true CN109214085B (zh) 2023-03-03

Family

ID=64987384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811022600.2A Active CN109214085B (zh) 2018-09-03 2018-09-03 一种模拟有限脉冲响应滤波器

Country Status (1)

Country Link
CN (1) CN109214085B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023324B (zh) * 2012-11-21 2015-04-08 东南大学 一种具有高负载调整率的快速瞬态响应dc-dc开关变换器
US9703991B2 (en) * 2015-09-09 2017-07-11 Raytheon Company Discrete time current multiplier circuit
CN107508575B (zh) * 2017-08-11 2021-02-26 西安电子科技大学 模拟有限脉冲响应滤波器

Also Published As

Publication number Publication date
CN109214085A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
CN103414442B (zh) 基于斩波技术的高精度全差分放大器
CN100571042C (zh) 产生差分信号的高带宽仪器
TWI425772B (zh) 包絡偵測器與相關方法
CN111555727B (zh) 一种高增益低噪声的开关电容可调增益放大器
Zele et al. Low-voltage fully differential switched-current filters
CN112000170B (zh) 一种NOR Flash模拟乘法器及其应用
CN111999565B (zh) 一种电容测量电路
CN107508575B (zh) 模拟有限脉冲响应滤波器
JPS62228172A (ja) 電圧比較回路
Nordholt Extending op amp capabilities by using a current-source power supply
CN100334809C (zh) 模一数变换电路
CN109214085B (zh) 一种模拟有限脉冲响应滤波器
US4195266A (en) Commutating signal level translator
Safari et al. A New Architecture Proposal of Half-wave Precision Rectifier using a Single VCII.
CN116896519A (zh) 温度补偿包络检测器电路
US20040130468A1 (en) Differential sampling circuit for generating a differential input signal DC offset
CN101267208B (zh) 一种模拟低通滤波器
CN103762985A (zh) 采样保持电路
CN109981190B (zh) 一种片上噪声测试及自修复系统
JP2023506449A (ja) 微小な電気信号の正確な測定を実現する増幅回路
TWI676360B (zh) 類比至數位轉換器
CN102868405B (zh) 一种并联模数信号转换装置
JP4354101B2 (ja) アナログ式行列演算回路
Rashed et al. 12.3 A Scalable and Instantaneously Wideband 5GS/s RF Correlator Based on Charge Thresholding Achieving 8-bit ENOB and 152 TOPS/W Compute Efficiency
CN112666861B (zh) 基于分立半导体的可配置电压输出装置、方法和控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant