CN112000170B - 一种NOR Flash模拟乘法器及其应用 - Google Patents
一种NOR Flash模拟乘法器及其应用 Download PDFInfo
- Publication number
- CN112000170B CN112000170B CN202010909640.XA CN202010909640A CN112000170B CN 112000170 B CN112000170 B CN 112000170B CN 202010909640 A CN202010909640 A CN 202010909640A CN 112000170 B CN112000170 B CN 112000170B
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- current
- output
- buffer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及电路设计技术领域,公开了一种NOR Flash模拟乘法器及其应用,其中温度补偿电路配置成将基于NOR Flash的模拟乘法电路的输出电流转换为不受温度影响的负载电压进行输出;包括:运算放大器,第一反馈电阻、第一匹配电阻以及共栅极的浮栅场效应管MLN和MLP,并基于此温度补偿电路设计了模拟乘法器、乘累加电路;本发明根据不同浮栅管之间电流差值的温度特性,在负载端对该电流的温度的温度特性进行补偿,从而得到不受温度影响的输出电压,从而保证在不同温度下使用Nor Flash进行模拟乘法运算其结果的正确性,具有较高的实用价值和广泛的应用前景。
Description
技术领域
本发明涉及电路设计技术领域,具体涉及一种NOR Flash模拟乘法器及其应用。
背景技术
随着制造工艺的进步,Flash经历了从1bit、2bit到3bit、4bit的发展,由于成本及功耗的优势,以及特殊的应用场景,基于Flash实现模拟乘法运算得到越来越多的研究。
根据现有的合肥恒烁半导体有限公司的“一种模拟乘法电路、模拟乘法方法及其应用”和北京知存科技有限公司的“模拟向量-矩阵乘法运算电路”中记载,参考附图1对于实现Q个乘累加运算的原理图,计算结果为:
如果按照附图2所示那样来接收这一输出电流,用一般电阻R将电流转化为电压信号,则输出电压为:
从上式可以看出,输出电压大小受式中个参数温度变化的影响,它们关于温度的表达式分别如下:
VTH(T)=VTH(T0)+αVT(T-T0) (1.4)
R=R0(1+αT) (1.5)
从以上各表达式可以看出,输出电压大小受温度影响较大,因此采用电阻为负载直接将输出电流转化为电压是不可行的,亟需改进。
发明内容
针对现有技术的不足,本发明提供一种NOR Flash模拟乘法器及其应用,主要用于NOR Flash模拟乘法器中的电压输出,根据Nor Flash的特性,在其输出电流的负载上进行温度补偿,使得输出电压与温度无关,用以解决背景技术中提出的问题。
本发明解决技术问题采用如下技术方案:
一种温度补偿电路,所述温度补偿电路配置成将基于NOR Flash的模拟乘法电路的输出电流转换为不受温度影响的负载电压进行输出;
所述温度补偿电路包括:运算放大器,第一反馈电阻、第一匹配电阻以及共栅极的浮栅场效应管MLN和MLP;
所述第一反馈电阻两端分别连接运算放大器输出端和反相输入端;
所述运算放大器的反相输入端经第一匹配电阻接参考电压Vref;
所述MLN、MLP共源极并接所述运算放大器的同相输入端,所述MLN漏极接运算放大器输出端,所述MLP漏极接运算放大器输出端接参考电压Vref;
所述模拟乘法电路的输出电流接入所述运算放大器的同相输入端,并从该同相输入端输出负载电压。
优选地,所述第一反馈电阻和第一匹配电阻参数相同。
本发明还体用一种采用前述述的温度补偿电路的NOR Flash模拟乘法器,所述NORFlash模拟乘法器包括匹配设计的两个浮栅场效应管M1、M2、一个差分电流检测电路和一个所述温度补偿电路;
所述M1和M2共栅极并接入电压源,共漏极或共源极并接入模拟电压输入,所述差分电流检测电路包括两个电流输入端和一个输出端,所述两个电流输入端对应接入M1和M2各自源极或漏极;
所述差分电流检测电路能保持两个电流输入端电压不变,且输出端结果为两个电流输入端输入电流差值的函数;
所述差分电流检测电路的输出端接所述运算放大器的同相输入端。
本发明还提供一种基于如前述的NOR Flash模拟乘法器的乘累加电路,包括若干个NOR Flash模拟乘法器,所述若干个NOR Flash模拟乘法器共栅极且共用同一个差分电流检测电路和温度补偿电路,所述每个模拟乘法器中该对浮栅场效应管的共漏极或共源极分别接入对应的输入电压信号;
所述差分电流检测电路的输出端输出结果为每个模拟乘法电路输出的基于该对浮栅场效应管输出电流差值的函数之和。
本发明还提供一种采用如前述的温度补偿电路的NOR Flash模拟乘法器,所述NORFlash模拟乘法器包括匹配设计的两个浮栅场效应管M1和M2、两个电流缓冲器电路以及两个所述温度补偿电路;
所述M1和M2共栅极并接入电压源,共漏极或共源极并接入模拟电压输入,所述两个电流缓冲器电路的电流输入端对应连接M1和M2各自源极或漏极、电流输出端分别对应接入两个所述温度补偿电路中运算放大器的同相输入端。
优选地,还包括全差分ADC电路,所述ADC电路采集两个所述温度补偿电路的输出电压,并将运算结果转换为数字量进行输出。
优选地,所述电流缓冲器电路配置成将浮栅场效应管的输出电压钳制在固定点,并将输出电流复制输出到后续负载中;
所述电流缓冲器电路包括第一电流源、第二电流源、第一级电压固定缓冲电路和第二级电压固定缓冲电路;
所述第一电流源和第二电流源相等,且第一电流源、第一级电压固定缓冲电路和第二电流源依次串联并分别接入逻辑电源的正极和接地端,所述第一级电压固定缓冲电路的输出节点接所述第二级电压固定缓冲电路的输入节点,所述第一级电压固定缓冲电路的输入节点为电流缓冲器电路的输入端,所述第二级电压固定缓冲电路的输出节点为电流缓冲器电路的输出端。
优选地,所述第一级电压固定缓冲电路包括第一运放OA1和第一MOS管M1',所述第一运放输出端接M1'的栅极,M1'另外两极串联接入两个电流源之间并分别接所述第一级电压固定缓冲电路的输入和输出节点,所述第一运放OA1同相输入端接参考电压Vref1、反相输入端接第一级电压固定缓冲电路的输入节点;
所述第二级电压固定缓冲电路包括电压固定电路和第二MOS管M2',所述电压固定电路为第二运放OA2或由两个MOS管组成的单级运算放大电路;
若所述电压固定电路为第二运放OA2,则第二运放输出端接M2'的栅极、反相输入端接第二级电压固定缓冲电路的输入节点、同相输入端接参考电压Vref2,所述第二MOS管M2'另外两极分别接第二级电压固定缓冲电路的输入和输出节点;
若所述电压固定电路为单极运算放大电路,则所述两个MOS管依次串联接入逻辑电源的正极和接地端,所述第二MOS管M2'栅极接所述两个MOS管的共极,M2'另外两极分别接第二级电压固定缓冲电路的输入和输出节点,所述两个MOS管的栅极分别接偏置电压和第二级电压固定缓冲电路的输入节点。
本发明还提供一种基于如前述的NOR Flash模拟乘法器的乘累加电路,包括若干个NOR Flash模拟乘法器,所述若干个NOR Flash模拟乘法器共栅极且共用电流缓冲电路和温度补偿电路,所述每个模拟乘法器中该对浮栅场效应管的共漏极或共源极分别接入对应的输入电压信号;
所述ADC电路采集两个所述温度补偿电路的输出电压,并将运算结果转换为数字量进行输出。
本发明还提供一种芯片电路,所述芯片电路中包括如前述的电路结构。
与现有技术相比,本发明具有如下的有益效果:
本发明设计的温度补偿电路结构,可以根据不同浮栅管之间电流差值的温度特性,在负载端对该电流的温度的温度特性进行补偿,从而得到不受温度影响的输出电压,从而保证在不同温度下使用Nor Flash进行模拟乘法运算其结果的正确性,其结构简单匹配性好;
本发明设计的温度补偿电路可以与现有的Nor Flash进行模拟乘法进行匹配使用,使现有的模拟乘法电路中Nor Flash输出的负载上所看到的跨导与Nor Flash输入阵列上看到的跨导具有相同的形式,实现对Nor Flash输入阵列温度特性的补偿。
在此基础上本发明设计的模拟乘法器、乘累加电路,并为匹配该温度补偿电路的应用,本发明进一步对电路缓冲器电路进行了进一步的设计,采用电流复制的方法将Flash阵列的输出电流复制出来直接输送到负载端,对于一个浮栅阵列的输出节点,使用运放虚地端固定其电压以起到电流输入缓冲的作用,同时保证与该节点相连的电流源电流保持恒定,再通过另一个运放虚地端或一个单级运算放大电路固定第一级缓冲输出的电压,以保证在不同输入电流下两个电流源的电流能够一直保持相等,同时增大从输出端向内看到的阻抗,使电流复制电路的输出电阻对负载几乎没有影响,从而使得输入电流被复制到输出端电流源的方式输出,大幅增加了输出端电压进行AD转换时可以量化的范围,对于相同位数的ADC,其设计难度和功耗都大幅降低,从而保证系统能够以较低的功耗、较高的速度完成矩阵向量的乘法运算。
由此本发明进一步提供的一种电流缓冲器电路在接收浮栅管阵列输出电流方面,可以大大降低这一部分所需的功耗,并将该电流以类似于电流源的方式输出,使得输出端更容易接受温度补偿电路的调整,通过温度补偿电路与闪存阵列良好的匹配以及对负载温度特性的补偿,可以使系统在不同温度不同环境下都能正常工作。
关于本发明相对于现有技术,其他突出的实质性特点和显著的进步在实施例部分进一步详细介绍。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1是现有技术“一种模拟乘法电路、模拟乘法方法及其应用”中实现Q个乘累加运算的原理图;
图2是现有技术“模拟向量-矩阵乘法运算电路”中接收闪存阵列输出电流的电路结构图;
图3是本发明的温度补偿电路的结构图;
图4是本发明的温度补偿的原理图;
图5是本发明的一种采用实施例1的温度补偿电路的NOR Flash模拟乘法器电路结构图;
图6是本发明采用的差分电流检测电路结构图;
图7是本发明的一种基于实施例2所述的NOR Flash模拟乘法器的乘累加电路结构图;
图8是本发明一种采用温度补偿电路以及电流缓冲器电路的NOR Flash模拟乘法器结构图;
图9是本发明实施例4中采用的电流缓冲器电路的结构图;
图10是本发明实施例4中两个电流源与第一级电压固定缓冲电路的连接示意图;
图11是本发明实施例4中两个电流源的结构示意图;
图12a是本发明实施例4中PMOS电流源和NMOS电流源的电流偏差示意图;
图12b是本发明实施例4中电流源电流偏差对输出差分电压的影响示意图;
图13是本发明实施例4中第二级电压固定缓冲电路结构示意图;
图14是本发明实施例5中采用另一种温度补偿电路结构的NOR Flash模拟乘法器的结构示意图;
图15是本发明实施例6中基于实施例4的NOR Flash模拟乘法器的乘累加电路结构示意图;
图16是本发明实施例7中基于实施例5的NOR Flash模拟乘法器的乘累加电路结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在说明书及权利要求书当中使用了某些名称来指称特定组件。应当理解,本领域普通技术人员可能会用不同名称来指称同一个组件。本申请说明书及权利要求书并不以名称的差异作为区分组件的方式,而是以组件在功能上的实质性差异作为区分组件的准则。如在本申请说明书和权利要求书中所使用的“包含”或“包括”为一开放式用语,其应解释为“包含但不限定于”或“包括但不限定于”。具体实施方式部分所描述的实施例为本发明的较佳实施例,并非用以限定本发明的范围。
实施例1
本发明的第一个实施例如图3所示一种温度补偿电路,该温度补偿电路配置成将基于NOR Flash的模拟乘法电路的输出电流转换为不受温度影响的负载电压进行输出;
本实施例中的温度补偿电路包括:运算放大器OA3,第一反馈电阻R1、第一匹配电阻R2以及共栅极的浮栅场效应管MLN和MLP,两浮栅场效应管的阈值电压不同;
所述第一反馈电阻R1两端分别连接运算放大器OA3输出端和反相输入端;
所述运算放大器OA3的反相输入端经第一匹配电阻接参考电压Vref;
所述MLN、MLP共源极并接所述运算放大器OA3的同相输入端,所述MLN漏极接运算放大器OA3输出端,所述MLP漏极接运算放大器输出端OA3接参考电压Vref;
匹配应用的模拟乘法电路的输出电流接入所述运算放大器的OA3同相输入端,并从该同相输入端输出负载电压。
对本实施例中的电路进行分析:
如图4所示是负载端温度补偿的一般性原理,根据1.1式:
将其对温度求导,得
由式2.6和2.7可知
从式2.8形式上可以看出其形式与Gmi完全一致,因而可以对电路进行温度补偿。
在本实施例中的第一反馈电阻和第一匹配电阻参数相同。
本实施例中的MLN、MLP的栅源电压栅压Vg与模拟乘法器浮栅阵列栅压相同,源极电压也与浮栅阵列的源极电压电压相同,运放作用下,模拟乘法电路的输出电流为0时漏端电压和源端相等,模拟乘法电路的输出电流不为0时漏端电压由输出电流决定。
实施例2
本实施例提供一种采用实施例1的温度补偿电路的NOR Flash模拟乘法器,通过差分电流检测电路对两行浮栅单元的电流进行差分,将差分的电流输出到对应的温度补偿负载上,使负载电压的变化与温度无关,如图5所示,该NOR Flash模拟乘法器包括匹配设计的两个浮栅场效应管M1、M2、一个差分电流检测电路和一个所述温度补偿电路;
其中M1和M2共栅极并接入电压源,共漏极或共源极并接入模拟电压输入,所述差分电流检测电路包括两个电流输入端和一个输出端,所述两个电流输入端对应接入M1和M2各自源极或漏极;
其中差分电流检测电路能保持两个电流输入端电压不变,且输出端结果为两个电流输入端输入电流差值的函数;
所述差分电流检测电路的输出端接所述运算放大器的同相输入端。
本实施例中的差分电流检测电路可以采用现有技术中的电路结构,例如如图6所示包括两个电流-电压转换器和一个电压差分放大器;其中电流-电压转换器由一个运算放大器和一个阻性负载构成,运算放大器的负极输入端为所述电流-电压转换器的电流输入端口,运算放大器的输出端为所述电流-电压转换器的电压输出端口,运算放大器的正极输入端外加直流电平Vb,所述阻性负载连接在运算放大器的负极输入端与运算放大器的输出端之间,所述电压差分放大器由一个运算放大器、两个阻值相同的电阻R1、R3和两个阻值相同的电阻R2、R4构成,所述电压差分放大器的两个电压输入端口分别通过电阻R1、R3连接到运算放大器的正、负极输入端,运算放大器的正极输入端通过电阻R2连接到直流电平Vb,运算放大器的负极输入端通过电阻R4连接到运算放大器的输出端,运算放大器的输出端为所述电压差分放大器的电压输出端口。
实施例3
如图7所示,本实施例提供一种基于实施例2所述的NOR Flash模拟乘法器的乘累加电路,包括若干个NOR Flash模拟乘法器,其中若干个NOR Flash模拟乘法器共栅极且共用同一个差分电流检测电路和温度补偿电路,每个模拟乘法器中该对浮栅场效应管的共漏极或共源极分别接入对应的输入电压信号;
差分电流检测电路的输出端输出结果为每个模拟乘法电路输出的基于该对浮栅场效应管输出电流差值的函数之和。
实施例4
如图8所示本实施例提供一种采用如实施例1所述的温度补偿电路的NOR Flash模拟乘法器,该NOR Flash模拟乘法器包括匹配设计的两个浮栅场效应管M1和M2、两个电流缓冲器电路、两个所述温度补偿电路和全差分ADC电路;
所述M1和M2共栅极并接入电压源,共漏极或共源极并接入模拟电压输入,所述两个电流缓冲器电路的电流输入端对应连接M1和M2各自源极或漏极、电流输出端分别对应接入两个所述温度补偿电路中运算放大器的同相输入端;
其中ADC电路采集两个所述温度补偿电路的输出电压,并将运算结果转换为数字量进行输出。
在本实施例中的电流缓冲器电路配置成将浮栅场效应管的输出电压钳制在固定点,并将输出电流复制输出到后续负载中;
如图9所示电流缓冲器电路包括第一电流源、第二电流源、第一级电压固定缓冲电路和第二级电压固定缓冲电路;
第一电流源和第二电流源相等,且第一电流源、第一级电压固定缓冲电路和第二电流源依次串联并分别接入逻辑电源的正极和接地端,所述第一级电压固定缓冲电路的输出节点接所述第二级电压固定缓冲电路的输入节点,所述第一级电压固定缓冲电路的输入节点为电流缓冲器电路的输入端,所述第二级电压固定缓冲电路的输出节点为电流缓冲器电路的输出端;
其中所述第一级电压固定缓冲电路包括第一运放OA1和第一MOS管M1',所述第一运放输出端接M1'的栅极,M1'另外两极串联接入两个电流源之间并分别接所述第一级电压固定缓冲电路的输入和输出节点,所述第一运放OA1同相输入端接参考电压Vref1、反相输入端接第一级电压固定缓冲电路的输入节点。
如图10所示的两个电流源与第一级电压固定缓冲电路的连接示意图,其中两个大小相等的电流源的使用可以将来自浮栅管的电流复制,并以很高的内阻(从输出端往回看,可近似看做一个电流源)输出,后级电路会比较容易实现,同时两个电流源的存在又使得M1'和运放OA1能够把浮栅管输出端的电压固定,保证浮栅管乘加运算的正常执行。另外,还可以通过对计算结果的粗略估计,合理控制电流源的大小,降低系统的功耗。
如图11所示的两个电流源的结构示意图,其中第一电流源为PMOS电流源,第二电流源为NMOS电流源,如图12a所示的PMOS电流源与NMOS电流源电流存在一定的偏差,这一偏差会叠加在复制输出的电流里,但从图12b所示可以看出,全差分ADC采样到的差分电压里,会有PMOS电流源偏差之间相减和NMOS电流源偏差之间相减的项,因而在对同种类型的电流源之间进行良好的版图匹配的情况下,输出的差分电压可以非常好地反映出两个WL上总电流的差值,因此不受偏差的影响。
如图13所示本实施例中的第二级电压固定缓冲电路包括电压固定电路和第二MOS管M2',所述电压固定电路为第二运放OA2,所述第二运放OA2输出端接M2'的栅极、反相输入端接第二级电压固定缓冲电路的输入节点、同相输入端接参考电压Vref2,所述第二MOS管M2'另外两极分别接第二级电压固定缓冲电路的输入和输出节点。
在本实施例的电路中M1'是为NMOS管,M2'是为PMOS管,通过M1'和运放OA1固定Q点电压,其目的有两点,一是接收输入的电流,二是使与Q点相连的电流源电流大小保持恒定;通过M2'和运放OA2固定P点电压,P点电压保持恒定进一步保证了两个电流源的电流能保持相等,从而使得输出电流Iout能够成为Iin的精确复制,电流方向如箭头所示;
在图9中,Vref1与Vref2分别约束Q点和P点电压,P、Q点电压差值要保证M1'工作于饱和区,OA2使从输出端向内看电阻很大,相对于实施例2采用的单级放大器,P点可以固定在更高的电压VDD-|VGS-VTHp|,留有更多的电压余量分配到P点以下的电路中去。
本领域人员知晓在本实施例的电路中M1'也可以为PMOS管,M2'也可以为NMOS管,只要做相应的变换即可,在这里不做赘述。
实施例5
本实施例提供一种采用如实施例1所述的温度补偿电路的NOR Flash模拟乘法器,该NOR Flash模拟乘法器与实施例4中的其他电路结构均相同,区别在于,如图14所示,在本实施例中,所述第二级电压固定缓冲电路包括电压固定电路和第二MOS管M2',所述电压固定电路为两个MOS管组成的单级运算放大电路,所述两个MOS管依次串联接入逻辑电源的正极和接地端,所述第二MOS管M2'栅极接所述两个MOS管的共极,M2'另外两极分别接第二级电压固定缓冲电路的输入和输出节点,所述两个MOS管的栅极分别接偏置电压和第二级电压固定缓冲电路的输入节点,如图所示使用PMOS管M3'作为输入管、NMOS管M4'作为电流源负载构成单级放大器取代运放OA2,具有同样的效果,具体的在本实施例中通过M4'上电流大小固定M3'的VGS(M3'、M4'工作于饱和区),从而固定P点电压,P点电压最高可达到VDD-|VGS3|,比使用运放低一个|VTHp|的大小,因而使用运放适用较低电源电压的场合。
本领域人员知晓在本实施例的电路中M1'也可以为PMOS管,M2'也可以为NMOS管,只要做相应的变换即可,在这里不做赘述。
实施例6
如图15所示本实施例提供一种基于实施例4的NOR Flash模拟乘法器的乘累加电路,包括若干个NOR Flash模拟乘法器,所述若干个NOR Flash模拟乘法器共栅极且共用电流缓冲电路和温度补偿电路,所述每个模拟乘法器中该对浮栅场效应管的共漏极或共源极分别接入对应的输入电压信号,其中参考电压Vref1与Vref相等;
其中ADC电路采集两个所述温度补偿电路的输出电压,并将运算结果转换为数字量进行输出。
实施例7
如图16所示本实施例提供一种基于实施例5的NOR Flash模拟乘法器的乘累加电路,包括若干个NOR Flash模拟乘法器,所述若干个NOR Flash模拟乘法器共栅极且共用电流缓冲电路和温度补偿电路,所述每个模拟乘法器中该对浮栅场效应管的共漏极或共源极分别接入对应的输入电压信号;
其中ADC电路采集两个所述温度补偿电路的输出电压,并将运算结果转换为数字量进行输出。
实施例11
本实施例提供一种芯片电路,该芯片电路中包括如前述实施例中任意一种电路。
本发明的一种温度补偿电路根据不同浮栅管之间电流差值的温度特性,在负载端对该电流的温度的温度特性进行补偿,从而得到不受温度影响的输出电压,从而保证在不同温度下使用Nor Flash进行模拟乘法运算其结果的正确性,具有较高的实用价值和广泛的应用前景。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (6)
1.一种NOR Flash模拟乘法器,其特征在于,所述NOR Flash模拟乘法器包括匹配设计的两个浮栅场效应管M1和M2、两个电流缓冲器电路以及两个温度补偿电路;
所述M1和M2共栅极并接入电压源,共漏极或共源极并接入模拟电压输入,所述两个电流缓冲器电路的电流输入端对应连接M1和M2各自源极或漏极、电流输出端分别对应接入两个所述温度补偿电路中运算放大器的同相输入端;
所述温度补偿电路配置成将基于NOR Flash的模拟乘法电路的输出电流转换为不受温度影响的负载电压进行输出,包括:运算放大器,第一反馈电阻、第一匹配电阻以及共栅极的浮栅场效应管MLN和MLP;
所述第一反馈电阻两端分别连接运算放大器输出端和反相输入端;
所述运算放大器的反相输入端经第一匹配电阻接参考电压Vref;
所述MLN、MLP共源极并接所述运算放大器的同相输入端,所述MLN漏极接运算放大器输出端,所述MLP漏极接运算放大器输出端接参考电压Vref;
所述模拟乘法电路的输出电流接入所述运算放大器的同相输入端,并从该同相输入端输出负载电压;
所述电流缓冲器电路配置成将浮栅场效应管的输出电压钳制在固定点,并将输出电流复制输出到后续负载中;
所述电流缓冲器电路包括第一电流源、第二电流源、第一级电压固定缓冲电路和第二级电压固定缓冲电路;
所述第一电流源和第二电流源相等,且第一电流源、第一级电压固定缓冲电路和第二电流源依次串联并分别接入逻辑电源的正极和接地端,所述第一级电压固定缓冲电路的输出节点接所述第二级电压固定缓冲电路的输入节点,所述第一级电压固定缓冲电路的输入节点为电流缓冲器电路的输入端,所述第二级电压固定缓冲电路的输出节点为电流缓冲器电路的输出端;
所述第一级电压固定缓冲电路包括第一运放OA1和第一MOS管M1',所述第一运放输出端接M1'的栅极,M1'另外两极串联接入两个电流源之间并分别接所述第一级电压固定缓冲电路的输入和输出节点,所述第一运放OA1同相输入端接参考电压Vref1、反相输入端接第一级电压固定缓冲电路的输入节点;
所述第二级电压固定缓冲电路包括电压固定电路和第二MOS管M2',所述电压固定电路为第二运放OA2或由两个MOS管组成的单级运算放大电路。
2.根据权利要求1所述的一种NOR Flash模拟乘法器,其特征在于,所述第一反馈电阻和第一匹配电阻参数相同。
3.根据权利要求1所述的一种NOR Flash模拟乘法器,其特征在于,还包括全差分ADC电路,所述ADC电路采集两个所述温度补偿电路的输出电压,并将运算结果转换为数字量进行输出。
4.根据权利要求1所述的一种NOR Flash模拟乘法器,其特征在于,若所述电压固定电路为第二运放OA2,则第二运放输出端接M2'的栅极、反相输入端接第二级电压固定缓冲电路的输入节点、同相输入端接参考电压Vref2,所述第二MOS管M2'另外两极分别接第二级电压固定缓冲电路的输入和输出节点;
若所述电压固定电路为单极运算放大电路,则所述两个MOS管依次串联接入逻辑电源的正极和接地端,所述第二MOS管M2'栅极接所述两个MOS管的共漏极,M2'另外两极分别接第二级电压固定缓冲电路的输入和输出节点,所述两个MOS管的栅极分别接偏置电压和第二级电压固定缓冲电路的输入节点。
5.一种基于如权利要求3所述的NOR Flash模拟乘法器的乘累加电路,其特征在于,包括若干个NOR Flash模拟乘法器,所述若干个NOR Flash模拟乘法器共栅极且共用电流缓冲电路和温度补偿电路,每个模拟乘法器中每对浮栅场效应管的共漏极或共源极分别接入对应的输入电压信号;
所述ADC电路采集两个所述温度补偿电路的输出电压,并将运算结果转换为数字量进行输出。
6.一种芯片电路,其特征在于,所述芯片电路中包括如权利要求1-4任意一项所述的NOR Flash模拟乘法器的电路结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010909640.XA CN112000170B (zh) | 2020-09-02 | 2020-09-02 | 一种NOR Flash模拟乘法器及其应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010909640.XA CN112000170B (zh) | 2020-09-02 | 2020-09-02 | 一种NOR Flash模拟乘法器及其应用 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112000170A CN112000170A (zh) | 2020-11-27 |
CN112000170B true CN112000170B (zh) | 2022-03-11 |
Family
ID=73466111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010909640.XA Active CN112000170B (zh) | 2020-09-02 | 2020-09-02 | 一种NOR Flash模拟乘法器及其应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112000170B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112653411B (zh) * | 2020-12-15 | 2022-08-19 | 重庆西南集成电路设计有限责任公司 | 一种数控移相/数字衰减器温度补偿电路及方法 |
CN113381759B (zh) | 2021-06-21 | 2024-05-03 | 江南大学 | 一种用于神经网络存算阵列的温度补偿单元及方法 |
CN115793769B (zh) * | 2023-01-29 | 2023-06-02 | 江苏润石科技有限公司 | 带隙基准滑动温度补偿电路及方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201177543Y (zh) * | 2008-03-27 | 2009-01-07 | 温州市国大电器有限公司 | 电子式汽车气压传感器 |
JP2009265955A (ja) * | 2008-04-25 | 2009-11-12 | Hitachi Ulsi Systems Co Ltd | 半導体集積回路装置 |
CN101593786B (zh) * | 2009-06-23 | 2013-04-10 | 上海华魏光纤传感技术有限公司 | 用于雪崩光电二极管的温度补偿电路 |
KR101547897B1 (ko) * | 2012-12-21 | 2015-08-28 | 삼성전기주식회사 | 온도 보상 기능을 갖는 전압 조절 회로 |
CN103177692A (zh) * | 2013-03-27 | 2013-06-26 | 深圳市光祥科技有限公司 | 自动调整led显示屏色温温度补偿控制电路及控制方法 |
CN104238619B (zh) * | 2014-09-26 | 2016-08-24 | 深圳市芯海科技有限公司 | 一种参考电压的温度补偿电路 |
CN104361874B (zh) * | 2014-11-20 | 2017-02-22 | 京东方科技集团股份有限公司 | 温度补偿电路、温度补偿方法以及液晶显示器 |
JP6720532B2 (ja) * | 2016-01-06 | 2020-07-08 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
CN205945693U (zh) * | 2016-06-24 | 2017-02-08 | 深圳市炬烜科技有限公司 | 一种超高频率稳定度的模拟温度补偿晶体振荡器 |
CN206077340U (zh) * | 2016-09-07 | 2017-04-05 | 南京铁道职业技术学院 | 一种具有温度补偿功能的光电二极管放大电路 |
CN110007895B (zh) * | 2019-04-15 | 2021-08-06 | 恒烁半导体(合肥)股份有限公司 | 一种模拟乘法电路、模拟乘法方法及其应用 |
-
2020
- 2020-09-02 CN CN202010909640.XA patent/CN112000170B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112000170A (zh) | 2020-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112000170B (zh) | 一种NOR Flash模拟乘法器及其应用 | |
CN105486912B (zh) | 一种低压差线性稳压器的高精度快速过流检测电路 | |
TWI457743B (zh) | 能帶隙參考電路及其雙輸出自我參考穩壓器 | |
CN105242734B (zh) | 一种无外置电容的大功率ldo电路 | |
WO2021179212A1 (zh) | 温度传感器、电子设备和温度检测系统 | |
CN108008180B (zh) | 一种开关电源的电流采样电路 | |
CN110907807B (zh) | 芯片电路功耗测量电路及方法、芯片 | |
CN108345338A (zh) | 用于电压生成的系统和方法 | |
US20210223112A1 (en) | Temperature sensing circuit | |
CN115733116A (zh) | 一种过流保护电路 | |
CN107976261B (zh) | 一种温度检测电路及一种温度检测方法 | |
US20110169551A1 (en) | Temperature sensor and method | |
CN112000169B (zh) | 一种电流缓冲器电路及其应用 | |
US7903455B2 (en) | Magnetic memory device | |
WO2022267912A1 (zh) | 一种用于神经网络存算阵列的温度补偿电路及方法 | |
CN109992036B (zh) | 应用ldo电路的芯片及电子设备 | |
US8035448B1 (en) | Differential amplifier that compensates for process variations | |
JPS5926070B2 (ja) | 対数変換器 | |
CN108362929B (zh) | 双路正端电流采样模块、采样电路、开关电路及采样方法 | |
CN210536593U (zh) | 模拟缓冲器、电压测量电路及电能计量芯片 | |
CN220492857U (zh) | 一种补偿电路及开关电源 | |
TWI804125B (zh) | 用於電源管理系統的埠電流檢測方法和電路 | |
CN211506289U (zh) | 一种用于检测双阈值使能控制信号的电路系统 | |
CN111308161B (zh) | 一种电压采样电路及方法 | |
CN115275956B (zh) | 匹配二极管保护单元的电流补偿电路及放大器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 230000 building 11, alumni Innovation Park, Luyang University of science and technology, northwest of the intersection of Tianshui road and Taihe Road, Luyang District, Hefei City, Anhui Province Applicant after: Hengshuo semiconductor (Hefei) Co.,Ltd. Address before: 230000 building 11, alumni Innovation Park, Luyang University of science and technology, northwest of the intersection of Tianshui road and Taihe Road, Luyang District, Hefei City, Anhui Province Applicant before: ZBIT SEMICONDUCTOR Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |