CN210536593U - 模拟缓冲器、电压测量电路及电能计量芯片 - Google Patents
模拟缓冲器、电压测量电路及电能计量芯片 Download PDFInfo
- Publication number
- CN210536593U CN210536593U CN201921012077.5U CN201921012077U CN210536593U CN 210536593 U CN210536593 U CN 210536593U CN 201921012077 U CN201921012077 U CN 201921012077U CN 210536593 U CN210536593 U CN 210536593U
- Authority
- CN
- China
- Prior art keywords
- differential
- input
- transistor
- analog buffer
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种模拟缓冲器电压测量电路及电能计量芯片,模拟缓冲器分为两级,第一级是两对输入差分放大器,第二级是放大器,第二级的输出反馈会第一级其中一对差分放大器的输入端,形成模拟缓冲器。此模拟缓冲器既可以消除输入信号中的共模部分,使得其输出不饱和输入的共模信号,减轻模拟缓冲器后续电路的共模抑制要求;同时模拟缓冲器又可以保证输出信号为输入差分信号,避免了输入差分信号为强差分信号时,会饱和模拟缓冲器,从而满足应用对于模拟缓冲器线性度的要求。
Description
技术领域
本申请属于电子电路技术领域,尤其涉及一种模拟缓冲器、电压测量电路及电能计量芯片。
背景技术
具有精准的自动故障检测的电能表是智能电能计量系统的重要构成部分,目前带故障检测的电压测量电路中,一般都是经过采样网络将待测量电压衰减到ADC(模数转换器)的输入电压安全范围以内,经过ADC转换后的数字输出进入数字处理单元进行电压幅度和相位的处理;同时经过采样网络后将专门的检测信号送给ADC,经过ADC转换后的数字输出进入数字处理单元进行电压幅度和相位的处理,通过观测检测信号的幅度和相位变化,可以知道片外采样网络中的片外组件故障,从而知道电压测量误差是多少。而往往,由于电压测量装置的内阻不够大,和采样网络一起作用后,导致ADC输入端的检测信号幅度随ADC内阻变化而剧烈变化,因此ADC内阻随着工艺变化时会影响检测信号的测量精度;同时ADC输入端的检测信号为高共模/弱差分信号,要求 ADC能够提供高共模抑制比,而一般的ADC不具有高共模抑制,会影响检测信号的测量精度。因此在ADC和采样网络之间增加一个高输阻抗的模拟缓冲器可以解决上述问题,此模拟缓冲器需要同时处理强差分的被测量电压信号和强共模/弱差分的检测信号,既具有高线性度满足强差分信号的要求,又可以减去高共模信号减轻后续ADC共模抑制要求。
模拟缓冲器应用于许多电子电路中,其目的是把电子电路中的不同电路模块隔离开来,模拟缓冲器是单位增益放大器,具有极高的输入阻抗和极低的输出阻抗,而且线性度极高,可以保证输入的信号线性度不受损。但是传统的模拟缓冲器不具有共模抑制能力,而且其差分增益和共模增益均为1,因此输入端的强共模信号在模拟缓冲器输出端完全没有被抑制,不能减轻后续电路的共模抑制压力,因此不适用于输入信号有强共模/弱差分检测信号的电力测量装置中。
实用新型内容
本申请的目的在于提供一种模拟缓冲器、分压电路参数的检测电路及电能计量芯片,旨在解决传统的模拟缓冲器高输入阻抗、共模抑制能以及线性度不能兼顾的问题。
本申请实施例的第一方面提供了一种模拟缓冲器,包括一对输入端子、一对输出端子、第一负载、第二负载、第一级差分放大电路以及第二级差分放大电路,其中:
所述第一级差分放大电路包括两个差分放大电路,其中一个所述差分放大电路的两个差分输入端分别连接两个所述输入端子以接入输入信号,另一个所述差分放大电路的两个差分输入端分别连接第二级差分放大电路的两个差分输出端,两个所述差分放大电路的第一差分输出端和所述第二级差分放大电路的第一差分输入端共接到所述第一负载,两个所述差分放大电路的第二差分输出端和所述第二级差分放大电路的第二差分输入端共接到所述第二负载,所述第二级差分放大电路的两个输出端分别连接两个所述输出端子,所述第一级差分放大电路能抑制所述输入信号中的共模信号,使得所述模拟缓冲器的输出电压与输入电压差对应。
本申请实施例的第一方面提供了一种电压测量电路,包括以上所述的模拟缓冲器
本申请实施例的第三方面提供了一种电能计量芯片,包括以上所述的电压测量电路。
上述的模拟缓冲器既可以消除输入信号中的共模部分,使得其输出不饱和输入的共模信号,减轻模拟缓冲器后续电路的共模抑制要求;同时模拟缓冲器又可以保证输出信号匹配输入差分信号,避免了输入差分信号为强差分信号时,会饱和模拟缓冲器,从而满足应用对于模拟缓冲器线性度的要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的模拟缓冲器结构示意图;
图2为图1所示的模拟缓冲器的第一种实施例的示例电路原理图;
图3为图1所示的模拟缓冲器的第二种实施例的示例电路原理图;
图4为图1所示的模拟缓冲器的第三种实施例的示例电路原理图;
图5为图1所示的模拟缓冲器的第四种实施例的示例电路原理图;
图6为图1所示的模拟缓冲器的第五种实施例的示例电路原理图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
需要说明的是,当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元件上。术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
请参阅图1,本申请第一实施例提供的模拟缓冲器包括一对输入端子、一对输出端子、第一负载100、第二负载200、第一级差分放大电路300以及第二级差分放大电路400。
第一级差分放大电路300包括两个差分放大电路310、320,分别为第一差分放大电路310和第二差分放大电路320,第一差分放大电路310的两个差分输入端分别连接两个输入端子以接入输入信号Vin1、Vin2,第二差分放大电路的320两个差分输入端分别连接第二级差分放大电路400的两个差分输出端,两个差分放大电路310、320的第一差分输出端和第二级差分放大电路400的第一差分输入端共接到第一负载100,两个差分放大电路310、320的第二差分输出端和第二级差分放大电路400的第二差分输入端共接到第二负载200,第二级差分放大电路400的两个输出端分别连接两个输出端子,第一级差分放大电路300能抑制输入信号Vin1、Vin2中的共模信号,使得模拟缓冲器的输出电压与输入电压差对应。
本实施例中,模拟缓冲器既可以消除输入信号Vin1、Vin2中的共模部分,使得其输出不包含输入的共模信号,减轻模拟缓冲器后续电路的共模抑制要求;同时模拟缓冲器又可以保证输出电压等于或在误差范围内约等于输入电压差,即输出信号Vout等于或在误差范围内约等于输入差分信号,避免了输入差分信号为强差分信号时,会饱和模拟缓冲器,从而满足应用对于模拟缓冲器线性度的要求模拟缓冲器具有高线性度;且模拟缓冲器增益为1,保证强输入差分信号不会饱和模拟缓冲器。
请参阅图2至图6,在该实施例中,两个差分放大电路310、320均包括第一晶体管M1/M3、第二晶体管M2/M4以及一电流源Idc1/Idc2,第一晶体管 M1/M3的栅极和第二晶体管M2/M4的栅极分别连接两个输入端子,第一晶体管M1/M3的源极与第二晶体管M2/M4的源极共接电流源Idc1/Idc2的第一端,第一晶体管M1/M3的漏极连接第一负载100的第一端,第二晶体管M2/M4的漏极连接第二负载200的第一端,第一负载100的第二端和第二负载200的第二端共接到第一节点,第一节点和电流源Idc1/Idc2的第二端其中一个连接电源,另一个连接公共电位。两个差分放大电路310、320采用对称结构,可以使得模拟缓冲器的输出电压等于或约等于输入电压差,因此当模拟缓冲器的输入电压为强差分电压时,其输出也不会饱和模拟缓冲器的输出电压。
图2示出了两个第一晶体管M1/M3和两个第二晶体管M2/M4为NMOS 管,第一负载100和第二负载200为电流源的实施例。本实施例中,第一负载 100的第二端和第一负载100的第二端共接到电源,电流源Idc1/Idc2的第二端接公共电位(如大地)。在其他实施例中,第一负载100和第二负载200还可以为电阻、电容、电感及晶体管至少一种构成的电路。本实施例中,作为第一负载100的电流源和作为第二负载200的电流源电气参数相同,可以理解的是,电气参数相同是在被允许的范围内有误差。
在其中一个实施例中,第一晶体管M1/M3和第二晶体管M2/M4的为本征 MOS管。目的是为了提高栅极(即输入端子)的输入电压范围。以第一晶体管 M1为例,输入信号Vin1、Vin2为Vin1,电流源Idc1、第一负载100上的压降分别为VIdc1、VIdc3,第一晶体管M1的阈值电压为Vth1,电源电压为Vdd,则第一晶体管M1栅极输入端的电压范围为:
VIdc1+Vth1+Idc1*R1<Vin1<Vdd-VIdc3
如果第一晶体管M1为普通NMOS器件,则其阈值电压Vth1一般为0.7V,而第一晶体管M1为本征管,其阈值电压Vth1一般为0V,因此当第一晶体管 M1为本征器件时,其栅极输入电压Vin1的最小输入电压比为普通NMOS器件小了0.7V,从而增大了栅极输入电压范围,即增大了模拟缓冲器的输入电压范围,可以输入端子更大的电压摆幅,可以应用于同时处理强差分信号和强共模/ 弱差分信号的场景。
请参阅图3和图4,在其中一个实施例中,每个差分放大电路310、320均还包括两个用于提高输入差分信号线性度的负反馈模块R1、R2,两个负反馈模块R1、R2分别串接在第一晶体管M1/M3的源极、第二晶体管M2/M4的源极与电流源Idc1/Idc2的第一端之间。负反馈模块R1、R2可以为电阻、电容、电感及晶体管至少一种构成的电路。本例中,负反馈模块R1为电阻。图3和图4分别示出了差分放大电路310、320上的两个第一晶体管M1/M3和两个第二晶体管M2/M4为NMOS管和PMOS管的实施例。本实施例中,第一负载100 的第二端和第一负载100的第二端共接到公共电位,电流源Idc1/Idc2的第二端接电源。
本实施例中,差分放大电路的源级负反馈电阻目的是提高差分对的线性度,以第一晶体管M1为例,其宽长比为WI/L1,假定流过第一晶体管M1的电流为 IM1,栅源电压差为Vgs1,且第一晶体管M1工作在饱和区,则其电流公式为:
因此第一晶体管M1的栅源电压差为:
Vgs1=Vin1-IM1·R1
因此,负反馈电阻R1的存在减小了输入差分对中第一晶体管M1/M3的栅源电压差,从而提高了输入差分对的线性度,因此模拟缓冲器输入为强差分信号时,可以满足线性度要求。
在进一步的实施例中,两个差分放大电路310、320的电气参数相同。具体地两个差分放大电路310、320中的第一晶体管M1/M3、第二晶体管M2/M4以及电流源Idc1/Idc2的器件参数在允许的误差范围内分别相同。进一步地,第一晶体管M1/M3和第二晶体管M2/M4的器件参数也相同。
假定模拟缓冲器的输入信号Vin1、Vin2为:
Vin1=Vin1,dm+Vin,cm
Vin2=Vin2,dm+Vin,cm
其中,Vin1,dm、Vin2,dm为差分部分,Vin,cm为共模部分,另外,假定第一差分放大电路310的第一晶体管M1、第二晶体管M2的跨导为gm1,2,第二差分放大电路的第一晶体管M3、第二晶体管M4的跨导为gm3,4,第一差分放大电路310的负反馈电阻R1、R2的阻值为rR1,R2,第二差分放大电路320的电阻R1、R2的阻值为rR3,R4,第一负载100、第二负载200的输入阻抗为ro3,4,第二级差分放大电路400的差分增益为A,则模拟缓冲器的差分输出为:
因为第一晶体管M1/M3、第二晶体管M2/M4器件参数相同,两组负反馈电阻R1/R2器件参数相同,第一负载100、第二负载200电气参数相同,所以当第二级差分放大电路400差分增益A足够大时:
VOUT=(Vin1,dm-Vin2,dm)
可见,模拟缓冲器的输出电压等于输入电压差,当缓冲器的输入电压为强差分电压时,其输出也不会饱和模拟缓冲器的输出电压。
对于输入信号Vin1、Vin2中的共模信号而言,因为输入差分对可以消除输入共模,因此模拟缓冲器的输出不包含输入共模信号,减轻了模拟缓冲器后续电路对共模抑制的要求。
请参阅图3和图4,在其中一个实施例中,每个差分放大电路310、320均还包括两个用于提高输入差分信号线性度的运算放大器U1、U2,两个运算放大器U1、U2的第一输入端分别连接两个输入端子,两个运算放大器U1、U2 的第二输入端分别连接第一晶体管M1/M3的源极、第二晶体管M2/M4的源极,两个运算放大器U1、U2的输出端分别连接第一晶体管M1/M3的栅极、第二晶体管M2/M4的栅极。栅极输入级连接运算放大器U1、U2其作用在于进一步提高输入信号Vin1/Vin2的线性度。
请参阅图2至图6,在其中一个实施例中,第二级差分放大电路400包括一差分放大器A1,差分放大器A1的正相输入端、反相输入端、两个输出端分别作为第二级差分放大电路400的第一差分输入端、第二差分输入端、两个输出端。
本申请的核心是全差分输入输出的模拟缓冲器,一共两级,第一级的两对输入差分对采用本征管和源级负反馈电阻,具有宽输入电压范围。此模拟缓冲器可以同时处理强差分信号和强共模/弱差分信号,可以在不放大信号的基础上抑制强共模信号,保证其差分输出信号Vout不包含输入共模信号部分,减轻后续电路共模抑制要求;此模拟缓冲器具有高线性度,而且增益为1,保证强输入差分信号不会饱和模拟缓冲器;避免了输入差分信号为强差分信号时饱和模拟缓冲器,从而满足应用对于模拟缓冲器线性度的要求。
本申请实施例的第一方面提供了一种电压测量电路,包括以上所述的模拟缓冲器
本申请实施例的第三方面提供了一种电能计量芯片,包括以上所述的电压测量电路。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本申请的保护范围之内。
Claims (12)
1.一种模拟缓冲器,其特征在于,包括一对输入端子、一对输出端子、第一负载、第二负载、第一级差分放大电路以及第二级差分放大电路,其中:
所述第一级差分放大电路包括两个差分放大电路,其中一个所述差分放大电路的两个差分输入端分别连接两个所述输入端子以接入输入信号,另一个所述差分放大电路的两个差分输入端分别连接第二级差分放大电路的两个差分输出端,两个所述差分放大电路的第一差分输出端和所述第二级差分放大电路的第一差分输入端共接到所述第一负载,两个所述差分放大电路的第二差分输出端和所述第二级差分放大电路的第二差分输入端共接到所述第二负载,所述第二级差分放大电路的两个输出端分别连接两个所述输出端子,所述第一级差分放大电路能抑制所述输入信号中的共模信号,使得所述模拟缓冲器的输出电压与输入电压差对应。
2.如权利要求1所述的模拟缓冲器,其特征在于,两个所述差分放大电路均包括第一晶体管、第二晶体管以及一电流源,所述第一晶体管的栅极和所述第二晶体管的栅极分别连接两个所述输入端子,所述第一晶体管的源极与所述第二晶体管的源极共接所述电流源的第一端,所述第一晶体管的漏极连接所述第一负载的第一端,所述第二晶体管的漏极连接所述第二负载的第一端,所述第一负载的第二端和所述第二负载的第二端共接到第一节点,所述第一节点和所述电流源的第二端其中一个连接电源,另一个连接公共电位。
3.如权利要求2所述的模拟缓冲器,其特征在于,所述第一晶体管和所述第二晶体管的为本征MOS管。
4.如权利要求2所述的模拟缓冲器,其特征在于,两个所述差分放大电路电气参数相同。
5.如权利要求2所述的模拟缓冲器,其特征在于,所述第一晶体管和所述第二晶体管的器件参数相同。
6.如权利要求2所述的模拟缓冲器,其特征在于,每个所述差分放大电路均还包括两个用于提高输入差分信号线性度的负反馈模块,两个所述负反馈模块分别串接在所述第一晶体管的源极、所述第二晶体管的源极与所述电流源的第一端之间。
7.如权利要求2至6任一项所述的模拟缓冲器,其特征在于,每个所述差分放大电路均还包括两个用于提高输入差分信号线性度的运算放大器,两个所述运算放大器的第一输入端分别连接两个所述输入端子,两个所述运算放大器的第二输入端分别连接所述第一晶体管的源极、所述第二晶体管的源极,两个所述运算放大器的输出端分别连接所述第一晶体管的栅极、所述第二晶体管的栅极。
8.如权利要求1至6任一项所述的模拟缓冲器,其特征在于,所述第二级差分放大电路包括一差分放大器,所述差分放大器的正相输入端、反相输入端、两个输出端分别作为所述第二级差分放大电路的第一差分输入端、第二差分输入端、两个输出端。
9.如权利要求1所述的模拟缓冲器,其特征在于,所述第一负载和所述第二负载为电流源。
10.如权利要求1所述的模拟缓冲器,其特征在于,作为所述第一负载的电流源和作为第二负载的电流源电气参数相同。
11.一种电压测量电路,其特征在于,包括权利要求1至10任一项所述的模拟缓冲器。
12.一种电能计量芯片,其特征在于,包括权利要求11所述的电压测量电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921012077.5U CN210536593U (zh) | 2019-06-28 | 2019-06-28 | 模拟缓冲器、电压测量电路及电能计量芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921012077.5U CN210536593U (zh) | 2019-06-28 | 2019-06-28 | 模拟缓冲器、电压测量电路及电能计量芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210536593U true CN210536593U (zh) | 2020-05-15 |
Family
ID=70596423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921012077.5U Active CN210536593U (zh) | 2019-06-28 | 2019-06-28 | 模拟缓冲器、电压测量电路及电能计量芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210536593U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110224678A (zh) * | 2019-06-28 | 2019-09-10 | 深圳市锐能微科技有限公司 | 模拟缓冲器、电压测量电路及电能计量芯片 |
-
2019
- 2019-06-28 CN CN201921012077.5U patent/CN210536593U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110224678A (zh) * | 2019-06-28 | 2019-09-10 | 深圳市锐能微科技有限公司 | 模拟缓冲器、电压测量电路及电能计量芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111628735A (zh) | 一种高精度的线性霍尔传感器读出电路 | |
CN210536593U (zh) | 模拟缓冲器、电压测量电路及电能计量芯片 | |
CN106067822A (zh) | 一种高速高精度的cmos锁存比较器 | |
CN110361646B (zh) | 一种运算放大器测试电路及测试方法 | |
US11621683B2 (en) | Current sensing circuitry | |
CN103580628A (zh) | 基于多输出跨导放大器的仪器放大器 | |
WO2022027750A1 (zh) | 一种比较器及模数转换器 | |
CN110247645B (zh) | 一种电压比较器 | |
CN110224678A (zh) | 模拟缓冲器、电压测量电路及电能计量芯片 | |
CN110224700A (zh) | 一种高速互补类型双电源运算放大器 | |
CN107219392B (zh) | 一种实时电流信号数据处理系统 | |
CN116015256A (zh) | 自带失调消除的比较器 | |
CN102749528B (zh) | 高速信号检测电路及系统 | |
CN115498970A (zh) | 放大电路、差分放大电路和放大器 | |
CN115333486A (zh) | 基于霍尔传感器的放大电路 | |
CN114094947A (zh) | 一种共源共栅放大器偏置方法、装置及偏置电路 | |
CN203933538U (zh) | 一种智慧型微小电压测量放大电路 | |
Shojaei-Baghini et al. | An ultra low-power CMOS instrumentation amplifier for biomedical applications | |
CN212723089U (zh) | 绝缘电阻测试仪用信号采集模块 | |
CN201893757U (zh) | 一种新型差分放大器 | |
CN215300588U (zh) | 一种低失调差分输出的电路结构 | |
US20220253086A1 (en) | Current mirror circuit | |
CN109347453A (zh) | 一种高线性精度的全差分运算放大器电路结构 | |
CN219871521U (zh) | 一种基于cmos结构的宽电压范围采样电路 | |
CN210405229U (zh) | 前置放大器、前置差分放大器以及集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |