CN219871521U - 一种基于cmos结构的宽电压范围采样电路 - Google Patents

Abstract

本实用新型提供一种基于CMOS结构的宽电压范围采样电路，包括第一跟随器和第二跟随器，第一跟随器通过第三电阻与运放器的同相输入端连接，第二跟随器通过第四电阻与运放器的反相输入端连接，输出级电路反馈钳位电流至运放器的同相输入端，第二跟随器与第一电流镜电路连接产生第三电流，第三电流与钳位电流相等，电流电压转换电路将第一采样电流信号转换为采样电压信号输出，通过改变第三电阻和采样电阻的阻值比例，实现采样电压信号放大倍数的调整。本实用新型通过运放电路将采样钳位电流进行反馈，使采样电压完全跟随外部待采样电压，采样钳位电流不再经过外部PCB应用板的采样路径，以提高采样电路功耗和精度方面的性能。

Description

一种基于CMOS结构的宽电压范围采样电路

技术领域

本实用新型涉及集成电路技术领域，具体涉及一种基于CMOS结构的宽电压范围采样电路。

背景技术

在现代集成电路电源管理系统中，电路的采样电流和电压的应用范围越来越广，对采样电路低功耗、高精度要求越来越高。传统的电流采样技术包括电阻采样、RDS采样、SenseFET采样以及DCR(Direct Current Resistance)采样等。采样电阻一般需要使用精密电阻，其阻值精密度一般在±1％以内，但对精密度要求更高的电路，需要采样电阻的精密度一般在±0.01％，但是生产在低温度系数、高精密度和超低阻值上做到满足电路要求的采样电阻的难度很大。此外，在传统的电阻电流采样电路中，若内部运放的正相钳位采样路径需要从外部PCB应用板上流经电流，那么PCB板上的寄生电阻压降会产生采样误差，如果想消除此误差就需要PCB和内部电路版图做精确对称匹配处理，因此传统的外置或者内置电阻电流采样正在逐渐被淘汰。

DCR采样可以达到无损电流采样的目的，因此利用电感电阻DCR采样电流的技术应用越来越广泛。参见图1，图1是典型的DCR电流采样电路原理图，其主要包括典型开关稳压系统、电感L1、电感的电阻R_DCR1、输出电容C₀以及输出负载R_L。目前典型的DCR电阻电流采样应用阻容(图中R_S1和C_S1)结构。根据DCR采样原理，R_S1和C_S1若参数满足条件R_S1C_S1＝L/R_DCR1，则C_S1两端的电压V_S1基本跟随R_DCR1两端的电压V_DCR1。通过将电压V_S1送入集成电路内部进行采样处理，就可以准确得到流经电感的电流值。但是由于其采样电路结构的特殊性，不同于传统的输出端高边或者低边电阻采样结构，DCR采样结构要求准确采样外部压差且采样路径不能流经电流，否则会严重干扰V_S1的电压值。此外，另外无源元件的容差也会造成电路间测试精度的不同，如电感的温度系数及电容的容差都会增加电流采样的不准确性。电感值和电容值都是不能严格控制的，设计没有调整功能的DCR采样电路会导致最高可达35％电流测量误差。同样，DCR采样电路也需要进行调试后才能准确采样。

因此，需要一种能够适应DCR采样并保持传统电阻采样优势的高精度采样电路，使采样钳位电流不再经过外部PCB应用板的采样路径，以提高采样电路功耗和精度方面的性能，同时可以灵活应用于有宽的电压输入和输出范围要求的电路。

实用新型内容

本实用新型提供的一种基于CMOS结构的宽电压范围采样电路，主要用于解决现有采样电路的采样路径需要从外部PCB应用板上流经电流，由此产生的寄生电阻压降会导致采样误差等问题，从而达到使采样钳位电流不再经过外部PCB应用板的采样路径，以提高采样电路功耗和精度方面的性能，并能够应用于有宽的电压输入和输出范围要求的电路，提高采样电路的灵活性和适用性的效果。

本实用新型通过以下技术方案来实现上述目的：

一种基于CMOS结构的宽电压范围采样电路，包括：源跟随电路、第一偏置电路、运放电路以及电流电压转换电路，所述源跟随电路的输入端与待采样电路连接，包括第一跟随器和第二跟随器，所述第一偏置电路接入电源电压，其第一输入端与所述第一跟随器连接，其第二输入端与所述第二跟随器连接，用于提供偏置电流，所述运放电路包括第三电阻、第四电阻、运放器以及输出级电路，所述第一跟随器通过所述第三电阻与所述运放器的同相输入端连接，所述第二跟随器通过所述第四电阻与所述运放器的反相输入端连接，所述输出级电路与所述运放器的输出端连接，并反馈钳位电流至所述运放器的同相输入端，所述电流电压转换电路包括第一电流镜电路和采样电阻，所述第二跟随器与所述第一电流镜电路连接产生第三电流，所述第三电流与所述钳位电流相等，所述输出级电路输出第一采样电流信号至所述第一电流镜电路，所述电流电压转换电路将所述第一采样电流信号转换为采样电压信号输出，通过改变所述第三电阻和所述采样电阻的阻值比例，实现所述采样电压信号放大倍数的调整。

进一步的方案是，所述源跟随电路还包括第一电阻和第二电阻，所述第一跟随器的第一输出端通过所述第一电阻与高电位连接，所述第二跟随器的第一输出端通过所述第二电阻与高电位连接，流过所述第一电阻的第一电流与流过所述第二电阻的第二电流相等。

进一步的方案是，所述第一偏置电路包括第九晶体管、第一COMS电路以及第二COMS电路，所述第九晶体管的栅极与其漏极短接，其漏极接入所述电源电压，源极接地，所述第一COMS电路和所述第二COMS电路的公共栅极端均接入所述电源电压，所述第一COMS电路的第二输入端接地，其第一输入端与所述第一跟随器的第二输入端连接，所述第二COMS电路的第二输入端接地，其第一输入端与所述第二跟随器的第二输入端连接。

进一步的方案是，所述运放电路还包括第三COMS电路，所述第三COMS电路用于为所述运放器提供浮动电流偏置，所述第三COMS电路的公共栅极端接入所述电源电压，其第一输入端与所述运放器连接，其第二输入端接地。

进一步的方案是，所述第一电流镜电路包括第四CMOS电路和第五CMOS电路，所述第四CMOS电路公共栅极端接入所述电源电压，其第一输入端与所述第二跟随器连接，其第二输入端接地，所述第五CMOS电路的第一输入端与所述输出级电路连接，其第二输入端接地。

进一步的方案是，所述电压电流转换电路还包括第十五晶体管和第二电流镜，所述第二电流镜接入所述电源电压，所述第十五晶体管的漏极与所述第二电流镜连接，其栅极与所述第五CMOS电路连接，其源极接地，流过所述第十五晶体管源极的电流为第十五电流。

进一步的方案是，所述采样电阻的一端与所述第二电流镜连接，另一端接地，流过所述采样电阻的电流为第二采样电流，所述第十五电流与所述第二采样电流相等。

进一步的方案是，还包括滤波电路，所述滤波电路用于将所述采样电压信号进行滤波，以输出平滑的采样电压信号。

因此，本实用新型通过运放电路将采样钳位电流进行反馈，使采样电压完全跟随外部待采样电压，使采样钳位电流不再经过外部PCB应用板的采样路径，提高了采样电路功耗和精度方面的性能，同时通过改变电阻比例实现所述采样电压信号放大倍数的调整，使本发明能够应用于电压变化范围较大电路，提高了采样电路的灵活性和适用性。

下面结合附图和具体实施方式对本实用新型作进一步详细说明。

附图说明

图1是现有技术DCR电流采样电路原理图。

图2是本实用新型基于CMOS结构的宽电压范围采样电路原理图。

图3是本实用新型基于CMOS结构的宽电压范围采样电路波形图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

一种基于CMOS结构的宽电压范围采样电路实施例

参见图2，本实用新型所涉及的一种基于CMOS结构的宽电压范围采样电路，包括：源跟随电路10、第一偏置电路20、运放电路30以及电流电压转换电路40，源跟随电路10的输入端与待采样电路101连接，包括第一跟随器M1和第二跟随器M2，第一偏置电路20接入电源电压，其第一输入端与第一跟随器M1连接，其第二输入端与第二跟随器M2连接，用于提供偏置电流，运放电路30包括第三电阻R3、第四电阻R4、运放器OP1以及输出级电路，第一跟随器M1通过第三电阻R3与运放器OP1的同相输入端连接，第二跟随器M2通过第四电阻R4与运放器OP1的反相输入端连接，所述输出级电路与运放器OP1的输出端连接，并反馈钳位电流i_S至运放器OP1的同相输入端，电流电压转换电路40包括第一电流镜电路和采样电阻R5，第二跟随器M2与所述第一电流镜电路连接产生第三电流i₃，第三电流i₃与钳位电流i_S相等，所述输出级电路输出第一采样电流信号至所述第一电流镜电路，电流电压转换电路40将所述第一采样电流信号转换为采样电压信号V_CS输出，通过改变第三电阻R3和采样电阻R5的阻值比例，实现所述采样电压信号放大倍数的调整。

具体的，本实施例所述待采样电路为DCR采样电路101，DCR采样电路101包括第一采样电阻R_S和第一采样电容C_S，第一采样电阻R_S和第一采样电容C_S串联后并联在电感L上，电感L存在寄生电阻R_DCR。

具体的，本实施例第一跟随器为第一晶体管M1，第二跟随器为第二晶体管M2，第一晶体管M1的栅极和第二晶体管M2的栅极分别与第一采样电容C_S的两端连接。

在本实施例中，源跟随电路10还包括第一电阻R1和第二电阻R2，第一跟随器M1的第一输出端通过第一电阻R1与高电位V_OUT连接，第二跟随器M2的第一输出端通过第二电阻R2与高电位V_OUT连接，流过第一电阻R1的第一电流i₁与流过第二电阻R2的第二电流i₂相等。

具体的，本实施例第一晶体管M1的漏极与第一电阻R1连接，第二晶体管M2的漏极与第二电阻R2连接。

在本实施例中，第一偏置电路20包括第九晶体管M9、第一COMS电路以及第二COMS电路，第九晶体管M9的栅极与其漏极短接，其漏极接入所述电源电压，源极接地，所述第一COMS电路和所述第二COMS电路的公共栅极端均接入所述电源电压，所述第一COMS电路的第二输入端接地，其第一输入端与第一跟随器M1的第二输入端连接，所述第二COMS电路的第二输入端接地，其第一输入端与第二跟随器M2的第二输入端连接。

具体的，第一COMS电路包括第四晶体管M4和第十晶体管M10，第四晶体管M4的漏极与所述第一晶体管M1的源极连接，其源极与第十晶体管M10的漏极连接，第十晶体管M10的源极接地，其源极电流为第四电流i₄。

具体的，第二COMS电路包括第五晶体管M5和第十一晶体管M11，第五晶体管M5的漏极与所述第一晶体管M1的源极连接，其源极与第十一晶体管M11的漏极连接，第十一晶体管M11的源极接地，其源极电流为第五电流i₅。

其中，为使i₁＝i₂，需满足的条件：i₃＝i_S，则有：i₁＝i₄+i_S，i₂＝i₅+i₃，由此可见，只需要设置i₄＝i₅，即可满足i₁＝i₂，使第一跟随器M1和第二跟随器M2上的压差相等，以保证后级采集到的电压完全跟随外部第一采样电容C_S的端电压V_S。

在本实施例中，所述运放电路30还包括第三COMS电路，所述第三COMS电路用于为运放器OP1提供浮动电流偏置，所述第三COMS电路的公共栅极端接入所述电源电压，其第一输入端与运放器OP1连接，其第二输入端接地。

具体的，本实施例所述第三COMS电路包括第六晶体管M6和第十二晶体管M12，第六晶体管M6的漏极与运放器OP1连接，其源极与第十二晶体管M12的漏极连接，第十二晶体管M12的源极接地。

在本实施例中，所述第一电流镜电路包括第四CMOS电路和第五CMOS电路，所述第四CMOS电路公共栅极端接入所述电源电压，其第一输入端与第二跟随器M2连接，其第二输入端接地，所述第五CMOS电路的第一输入端与所述输出级电路连接，其第二输入端接地。

具体的，本实施例第四CMOS电路包括第七晶体管M7和第十三晶体管M13，第七晶体管M7的漏极与第二晶体管M2的源极连接，其源极与第十三晶体管M13的漏极连接，第十三晶体管M13的栅极与第七晶体管M7的栅极连接，第十三晶体管M13的源极接地。

具体的，本实施例输出级电路包括第三晶体管M3，第三晶体管M3的栅极与运放器OP1的输出端连接，其漏极与运放器OP1的同相输入端连接，其源极与所述第五CMOS电路的第一输入端连接。

具体的，本实施例第五CMOS电路包括第八晶体管M8和第十四晶体管M14，第八晶体管M8的漏极与第三晶体管M3的源极连接，其源极与第十四晶体管M14的漏极连接，第十四晶体管M14的源极接地。

在本实施例中，所述电压电流转换电路还包括第十五晶体管M15和第二电流镜，所述第二电流镜接入所述电源电压，第十五晶体管M15的漏极与所述第二电流镜连接，其栅极与所述第五CMOS电路连接，其源极接地，流过第十五晶体管M15源极的电流为第五电流。

具体的，本实施例所述第二电流镜包括第十六晶体管M16和第十七晶体管M17，第十六晶体管M16和第十七晶体管M17均为PMOS管，第十六晶体管M16的漏极与第十七晶体管M17的源极均接入电源电压V_DD，第十六晶体管M16的栅极与其漏极短接，并与第十五晶体管M15的漏极连接，第十七晶体管M17的栅极与第十六晶体管M16的栅极连接，其漏极与采样电阻R5连接。

具体的，本实施例第十五晶体管M15的栅极与第八晶体管M8的源极连接。

在本实施例中，采样电阻R5的一端与所述第二电流镜连接，另一端接地，流过采样电阻R5的电流为第二采样电流i_CS，所述第五电流与第二采样电流i_CS相等。

具体的，本实施例i₁₅＝i_S，V_CS＝i_CS*R₅，由于V_S＝i_S*R₃，可以得到：

其中，V_CS为采样电阻R5两端的电压，R₅为采样电阻R5的阻值。

由上述公式可以看出在内部电路中只要做好采样电阻R5R5和第三电阻R3的比例即可得到一个合适倍数的采样电压V_CS，内部电路中电阻和MOS管的匹配比较容易实现，且此电路中流经第一晶体管M1和第二晶体管M2的电流相等，电平转换的使用并没有额外引入采样误差。

在本实施例中，还包括滤波电路50，滤波电路50用于将所述采样电压信号进行滤波，以输出平滑的采样电压信号。

具体的，本实施例滤波电路50包括第六电阻R6和第六滤波电容C6，第六电阻R6的一端接入第二采样电流i_CS，其另一端输出平滑的采样电压信号V_CSRC，并与第六滤波电容C6的一端连接，第六滤波电容C6的另一端接地。

参见图3，可以看出经采样滤波后能够输出平滑的电压信号V_CSRC。

上述实施方式仅为本实用新型的优选实施方式，不能以此来限定本实用新型保护的范围，本领域的技术人员在本实用新型的基础上所做的任何非实质性的变化及替换均属于本实用新型所要求保护的范围。

Claims (8)

1.一种基于CMOS结构的宽电压范围采样电路，其特征在于，包括：

源跟随电路、第一偏置电路、运放电路以及电流电压转换电路，所述源跟随电路的输入端与待采样电路连接，包括第一跟随器和第二跟随器，所述第一偏置电路接入电源电压，其第一输入端与所述第一跟随器连接，其第二输入端与所述第二跟随器连接，用于提供偏置电流，所述运放电路包括第三电阻、第四电阻、运放器以及输出级电路，所述第一跟随器通过所述第三电阻与所述运放器的同相输入端连接，所述第二跟随器通过所述第四电阻与所述运放器的反相输入端连接，所述输出级电路与所述运放器的输出端连接，并反馈钳位电流至所述运放器的同相输入端，所述电流电压转换电路包括第一电流镜电路和采样电阻，所述第二跟随器与所述第一电流镜电路连接产生第三电流，所述第三电流与所述钳位电流相等，所述输出级电路输出第一采样电流信号至所述第一电流镜电路，所述电流电压转换电路将所述第一采样电流信号转换为采样电压信号输出，通过改变所述第三电阻和所述采样电阻的阻值比例，实现所述采样电压信号放大倍数的调整。

2.根据权利要求1所述的基于CMOS结构的宽电压范围采样电路，其特征在于：

所述源跟随电路还包括第一电阻和第二电阻，所述第一跟随器的第一输出端通过所述第一电阻与高电位连接，所述第二跟随器的第一输出端通过所述第二电阻与所述高电位连接，流过所述第一电阻的第一电流与流过所述第二电阻的第二电流相等。

3.根据权利要求2所述的基于CMOS结构的宽电压范围采样电路，其特征在于：

所述第一偏置电路包括第九晶体管、第一COMS电路以及第二COMS电路，所述第九晶体管的栅极与其漏极短接，其漏极接入所述电源电压，源极接地，所述第一COMS电路和所述第二COMS电路的公共栅极端均接入所述电源电压，所述第一COMS电路的第二输入端接地，其第一输入端与所述第一跟随器的第二输入端连接，所述第二COMS电路的第二输入端接地，其第一输入端与所述第二跟随器的第二输入端连接。

4.根据权利要求1所述的基于CMOS结构的宽电压范围采样电路，其特征在于：

所述运放电路还包括第三COMS电路，所述第三COMS电路用于为所述运放器提供浮动电流偏置，所述第三COMS电路的公共栅极端接入所述电源电压，其第一输入端与所述运放器连接，其第二输入端接地。

5.根据权利要求1所述的基于CMOS结构的宽电压范围采样电路，其特征在于：

所述第一电流镜电路包括第四CMOS电路和第五CMOS电路，所述第四CMOS电路公共栅极端接入所述电源电压，其第一输入端与所述第二跟随器连接，其第二输入端接地，所述第五CMOS电路的第一输入端与所述输出级电路连接，其第二输入端接地。

6.根据权利要求5所述的基于CMOS结构的宽电压范围采样电路，其特征在于：

所述电压电流转换电路还包括第十五晶体管和第二电流镜，所述第二电流镜接入所述电源电压，所述第十五晶体管的漏极与所述第二电流镜连接，其栅极与所述第五CMOS电路连接，其源极接地，流过所述第十五晶体管源极的电流为第十五电流。

7.根据权利要求6所述的基于CMOS结构的宽电压范围采样电路，其特征在于：

所述采样电阻的一端与所述第二电流镜连接，另一端接地，流过所述采样电阻的电流为第二采样电流，所述第十五电流与所述第二采样电流相等。

8.根据权利要求1所述的基于CMOS结构的宽电压范围采样电路，其特征在于：

还包括滤波电路，所述滤波电路用于将所述采样电压信号进行滤波，以输出平滑的采样电压信号。