JP4354101B2 - アナログ式行列演算回路 - Google Patents
アナログ式行列演算回路 Download PDFInfo
- Publication number
- JP4354101B2 JP4354101B2 JP2000234262A JP2000234262A JP4354101B2 JP 4354101 B2 JP4354101 B2 JP 4354101B2 JP 2000234262 A JP2000234262 A JP 2000234262A JP 2000234262 A JP2000234262 A JP 2000234262A JP 4354101 B2 JP4354101 B2 JP 4354101B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- signal
- sample
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、アナログ信号を用いて行列を演算するアナログ式行列演算回路に関するものである。
【0002】
【従来の技術】
従来から、デジタル信号を用いて行列演算を行うデジタル式行列演算回路が知られている。このデジタル式行列演算回路は、例えば、移動体通信の送信機、受信機の送回路の一部に用いられている。
【0003】
その移動体通信では、直交周波数分割多重(いわゆるOFDM)方式が用いられ、送信機側では、入力データを例えば変調回路でQPSK方式により変調し、デジタル式行列演算回路としての逆フーリエ変換回路で逆フーリエ変換し、この逆変換された信号をデジタルアナログ信号変換器でアナログ信号に変換し、ベースバンドOFDM信号として送信し、受信機側では、ベースバンドOFDM信号を受信してアナログデジタル信号変換器でデジタル信号に変換し、この変換されたデジタル信号をデジタル式行列演算回路としてのフーリエ変換回路でフーリエ変換し、フーリエ変換された信号を復調回路でQPSK方式により復調して、元のデータを復調している。
【0004】
【発明が解決しようとする課題】
ところで、このような移動体通信の分野では、データを高速で効率的に処理可能なこと、低消費電力で処理可能なことが要求され、デジタル式行列演算回路においても低消費電力での高速動作が要求される。
【0005】
しかしながら、従来のデジタル式行列演算回路では、ダイナッミクレンジを大きくとって精度を向上させようとすると、それだけ回路規模が大きくなって消費電力が多くなり、低消費電力での高速動作を行わせることが難しい。
【0006】
本発明は、上記の事情に鑑みて為されたもので、デジタル式行列演算回路に較べて回路規模を大きくすることなくダイナミックレンジを大きくとることができ、もって低消費電力での高速動作を行わせることのできるアナログ式行列演算回路を提供することにある。
【0007】
【課題を解決するための手段】
請求項1に記載のアナログ式行列演算回路は、一周期T内にアナログ入力信号をサンプリングして行列演算の行の各要素に対応させたN個のサンプリング信号をそれぞれ記憶するN個の電流フリップフロップを有するサンプルホールド回路部と、
行毎に前記各電流フリップフロップに一対一に対応する乗算回路を有しかつ前記各電流フリップフロップから出力されたサンプリング信号と係数信号とを前記各電流フリップフロップ毎に乗算する乗算回路部と、
前記各電流フリップフロップがN個のサンプリング信号をサンプリングすると同時に前記サンプリング信号を出力するスイッチ部と、
前記行の各要素毎の出力信号に対応されかつ前記乗算回路部の各乗算回路から出力された乗算信号を加算する加算回路部とを有し、
前記各電流フリップフロップは、第1サンプルホールド回路と第2サンプルホールド回路とから構成され、前記第1サンプルホールド回路と前記第2サンプルホールド回路とはそれぞれMOSトランジスタと電流源とサンプルホールドスイッチとを有し、前記第1サンプルホールド回路に入力される電流信号と該第1サンプルホールド回路にホールドされた後第2サンプルホールド回路に転送される電流信号の大きさの絶対値を理想的に等しくするために前記第1サンプルホールド回路のMOSトランジスタのゲート長に対するゲート幅の比と前記第2サンプルホールド回路のMOSトランジスタのゲート長に対するゲート幅の比とが同一とされ、かつ、前記第1サンプルホールド回路の電流源と前記第2サンプルホールド回路の電流源とが同一とされ、
前記加算回路ブロック部はカレントミラー回路からなり、該カレントミラー回路は電流源と一対のMOSトランジスタとからなり、一方のMOSトランジスタのゲート幅と他方のMOSトランジスタのゲート幅とを異ならせることにより、サンプリング信号に乗算すべき係数が異ならされていることを特徴とする。
請求項2に記載のアナログ式行列演算回路は、前記各サンプリング信号は時系列的信号であり、前記各係数信号はフーリエ変換係数であり、前記各乗算回路部と前記各加算回路部とによって前記アナログ信号をフーリエ変換することを特徴とする。
請求項3に記載のアナログ式行列演算回路は、前記各サンプリング信号が空間的に点在する各点の物理量を変換して得られたアナログ信号であることを特徴とする。
【0013】
【発明の実施の形態】
図1は本発明に係わるアナログ式行列演算回路のブロック図である。
このアナログ式行列演算回路は、表1に示すn×n個の行列演算を行うものである。
【0014】
【表1】
【0015】
その表1において、xjはアナログ入力信号x(t)のj番目のサンプリング信号、yiはアナログ出力信号、Cijはアナログ出力信号yiを演算するときに、サンプリング信号xjに乗算されるべき係数で、添え字i、jは0からnまでの自然数である。
【0016】
ここでは、アナログ式行列演算回路は離散的フーリエ変換を行うものであるとする。
アナログ入力信号x(t)は図2に示すように連続的に変化する曲線で表現されるものとし、サンプリング信号xjはそのアナログ入力信号x(t)から周期T内で一定時間間隔でサンプリングされるものとし、そのサンプリング個数はN個であるとする。
【0017】
また、アナログ出力信号yiはそのアナログ入力信号xjをフーリエ変換によって得られる周波数成分であるとする。
【0018】
このとき、i次の周波数成分yiは、
yi=1/N(x0・e-k2π・0・i/N+x1・e-k2π・1・i/N+x2・e-k2π・2・i/N+…++…xj・e-k2π・j・i/N+…+xn-1・e-k2π・(n-1)i/N)
と表現され、
従って、 一般に、i次の周波数成分yiを求めるための係数は、
Cij=e-k2π・j・i/N
である。
【0019】
なお、符号kは虚数を意味する単位記号である。
【0020】
そのアナログ式行列演算回路は電流遅延手段1、スイッチ回路部2、乗算回路部3、加算回路部4を有する。
【0021】
電流遅延手段1はアナログ入力信号x(t)をサンプリングして行列演算の行の各要素に対応させたサンプリング信号xjを記憶する記憶回路部としてのサンプルホールド回路から構成され、そのサンプルホールド回路は、各記憶素子としての電流フリップフロップCDF/Fから構成されている。その電流フリップは行列の列の個数に対応させてN個設けられている。符号CDF/Fjはそのj番目の電流フリップフロップを示している。
【0022】
また、符号T1j(j=0、1、…、N−1)は入力端子、T2j(j=0、1、…、N−1)、T3j(j=0、1、…、N−1)はクロック信号の入力端子、符号T4j(j=0、1、…、N−2)、T5j(j=0、1、…、N−1)はホールドされた電流信号の出力端子である。
【0023】
各電流フリップフロップCDF/Fjは、図3に示すように、第1サンプルホールド回路SH1jと第2サンプルホールド回路SH2jとから構成されている。第1サンプルホールド回路SH1はソース接地のn型MOSトランジスタ(nチャンネルMOSFET)M1、M2を有する。
【0024】
n型MOSトランジスタM1のドレインは定電流源A1を介して電源Vddに接続されると共に、入力端子T1jに接続されている。n型MOSトランジスタM1のゲートはそのドレインに接続されている。
【0025】
n型MOSトランジスタM2のドレインは定電流源A2を介して電源Vddに接続されている。n型MOSトランジスタM2のゲートはサンプルホールドスイッチSW1を介してn型MOSトランジスタM1のゲートに接続されている。
【0026】
第2サンプルホールド回路SH2jは、ソース接地のサンプルホールド用のn型MOSトランジスタ(nチャネルMOSFET)M3〜M5を有する。n型MOSトランジスタM3のドレインは定電流源A3を介して電源Vddに接続されると共にn型MOSトランジスタM2のドレインに接続されている。
【0027】
n型MOSトランジスタM4のドレインは定電流源A4を介して電源Vddに接続されると共に出力端子T4jに接続されている。n型MOSトランジスタM4のゲートはサンプルホールドスイッチSW2を介してn型MOSトランジスタM3のゲートに接続されている。
【0028】
n型MOSトランジスタM5のドレインは定電流源A5を介して電源Vddに接続されると共に出力端子T5iに接続されている。n型MOSトランジスタM5のゲートはn型MOSトランジスタM4のゲートに接続されている。なお、符号C1はn型MOSトランジスタM2のゲート−ソース間の寄生容量であり、符号C2はn型MOSトランジスタM4、M5のゲート−ソース間の寄生容量である。
【0029】
サンプルホールドスイッチSW1、SW2はクロック信号Wによってオンオフされる。クロック信号Wは図4(a)、図4(b)に示すように、時系列的に発生される第1クロックパルスW1と第1クロックパルスW1と逆位相で時系列的に発生される第2クロックパルスW2とからなる。
【0030】
定電流源A1、A2に流れている電流値Jは理想的条件のもとで同一とする。定電流源A3〜A5に流れている電流値Jも理想的条件のもとで定電流源A1、A2と同一とする。また、n型MOSトランジスタM1、M2のゲート長Lに対するゲート幅Wの比(W/L)(図5参照)も同一とする。n型MOSトランジスタM3〜M5のゲート長Lに対するゲート幅Wの比についても同様であるとする。
【0031】
このように構成すると、第1サンプルホールド回路SH1jに入力される電流信号Iinと、第1サンプルホールド回路SH1jにホールドされた後第2サンプルホールド回路SH2jに転送される電流信号Isの大きさの絶対値を理想的には等しくできる。また、第2サンプルホールド回路SH2jに入力される電流信号Isと出力端子T4j、T5jから出力される電流信号Ioutの大きさの絶対値を理想的には等しくできる。また、定電流源A1〜A5の電流値を等しくすると、n個の電流フリップフロップを全て同じ回路で構成できるので、回路設計が容易となる。
【0032】
サンプルホールドスイッチSW1、SW2には、例えば、n型MOSトランジスタが用いられる。このn型MOSトランジスタはそのゲートに電源電圧Vddが印加されると、そのドレイン−ソース間が導通(オン)となり、ゲートに印加される電圧がゼロのとき、ドレイン−ソース間が遮断(オフ)となる。
【0033】
クロックパルスW1、W2の「1」は電源電圧Vddに対応され、第1クロックパルスW1の「0」は電源電圧ゼロに対応されている。従って、サンプルホールドスイッチSW1、SW2は「1」のときオンされ、「0」のときオフされ、サンプルホールドスイッチSW1とサンプルホールドスイッチSW2とは、第1クロックパルスW1、W2が逆位相であるので、同時にオンされず、そのオンオフ関係は逆となる。
【0034】
いま、時刻t1の直前において、図4(c)に示すように、電流信号Iinが第1サンプルホールド回路SH1jに流入したとする。この電流信号IinはMOSトランジスタM1のドレインに入力され、MOSトランジスタM1のドレイン−ソース間に流れる電流は、もし、T1jに電流Iinを流し込む電流源が理想電流源であるときには、「J+Iin」となる。
【0035】
次に、時刻t1において第1クロックパルスW1が「1」となり、第2クロックパルスW2が「0」となったとする。第1クロックパルスW1が「1」となることによってサンプルホールドスイッチSW1はオン(閉成)となり、第2クロックパルスW2が「0」となることによって、サンプルホールドスイッチSW2はオフ(開成)となる。
【0036】
サンプルホールドスイッチSW1が閉じられることによって、MOSトランジスタM1のゲートとMOSトランジスタM2のゲートとが短絡され、サンプルホールドスイッチSW2が開かれることによって、MOSトランジスタM3のゲートとMOSトランジスタM4のゲートは切り離される。
【0037】
また、MOSトランジスタM1の電流系統とMOSトランジスタM2の電流系統とは、サンプルホールドスイッチSW1が閉じられることによって、カレントミラー回路を構成し、MOSトランジスタM2のドレイン−ソース間にはMOSトランジスタM1に流れる電流「J+Iin」と同じ電流「J+Iin」が流れる。これにより、MOSトランジスタM2のドレイン側からMOSトランジスタM3のドレイン側に転送される電流信号Isは、Is=−Iinとなり、図4(d)に示すように、転送電流「I=−Iin」が生成される。
【0038】
この転送電流により、MOSトランジスタM3のドレイン−ソース間に電流「J−Iin」が流れ、MOSトランジスタM2のゲート−ソース間の寄生容量C1に電荷が注入されて充電され、第1サンプルホールド回路SH1jはこの過程により電流信号Iinをサンプリングする。
【0039】
次に、時刻t2において、クロックパルスW1が「0」、クロックパルスW2が「1」となると、サンプルホールドスイッチSW1がオフ(開成)され、サンプルホールドスイッチSW2がオン(閉成)される。サンプルホールドスイッチSW1が開かれるとによって、MOSトランジスタM1のゲートとMOSトランジスタM2のゲートとは切り離されるが、MOSトランジスタM2のドレイン−ソース間には寄生容量C1の存在によって「J+Iin」の電流が流れ続け得る電荷が蓄積され続けるので、電流信号Isも「−Iin」に保持され、この過程により電流信号がホールドされている。
【0040】
従って、第1サンプルホールド回路SH1jは電流信号を遅延させるために第1クロックパルスSW1の立ち上がりで電流信号をサンプリングしかつ立ち下がりでホールドすることになる。
【0041】
また、時刻t2において、サンプルホールドスイッチSW2が閉じられることによって、MOSトランジスタM3のゲートとMOSトランジスタM4、M5のゲートが短絡される。MOSトランジスタM3の電流系統とMOSトランジスタM4、M5の電流系統とは、サンプルホールドスイッチSW2が閉じられることによって、同様にカレントミラー回路を構成し、これにより、MOSトランジスタM4、M5のドレイン−ソース間に流れる電流は共に「J−Iin」となる。
【0042】
その結果、端子T4j、端子T5jから出力される電流信号Ioutは、図4(e)に示す入力された電流信号「Iin」と同じ値となる。また、MOSトランジスタM4、M5のドレイン−ソース間の寄生容量C2に電荷が注入されて充電される。
【0043】
次に、時刻t3において、第1クロックパルスW1が「1」、第2クロックパルスW2が「0」となると、次に到来する電流信号Iinが第1サンプルホールド回路SH1jにサンプルされる。また、サンプリングスイッチSW2が開かれることによって、MOSトランジスタM3のゲートとMOSトランジスタM4、M5のゲートとは切り離されるが、MOSトランジスタM4、M5のドレイン−ソース間には寄生容量C1の存在によって「J−Iin」の電流が流れ続け、電流信号Ioutは電流信号「Iin」に保持される。
【0044】
従って、第2サンプルホールド回路SH2jは第1サンプルホールド回路SH1iにホールドされた電流信号を第2クロックパルスSW2の立ち上がりでサンプリングしかつ立ち下がりでホールドしてホールドされた電流信号を次段の電流フリップCDF/Fj+1に転送すると共に、スイッチ回路部2に出力する。
【0045】
これによって、N個のアナログ電流入力信号x0、x1、…、xj、…、xN-1がサンプルホールドされる。
【0046】
そのスイッチ回路部2は図1に示すようにN個のオンオフスイッチSj(j=0、1、2、…、N−1)を有する。このオンオフスイッチSjは、N個の電流信号をサンプルすると同時にオンされ、各電流信号Ioutが乗算回路部3に出力される。乗算回路部3は行の個数に対応してN個設けられ、i番目の乗算回路ブロック部を符号3iで示す。
【0047】
乗算回路ブロック部3iはN個の乗算回路Qj(j=0、1、2、…、N−1)を有する。i番目の乗算回路ブロック部Qjには、j番目の電流フリップフロップCDF/Fjの出力信号Iout(Xj)が入力されると共に、この出力信号Xjに乗算されるべき係数信号Cijが入力される。その乗算回路ブロック部Qjは、係数信号Cijとj番目の出力信号Iout(Xj)とを乗算して、その信号を後段の加算回路部4に出力する。
【0048】
加算回路部4は、加算回路ブロック4i(i=0、1、2、…、N−1)を有する。この加算回路ブロック部4iは、図6に示すように、ソース接地のn型MOSトランジスタM32、M33、定電流源A32、A33、入力端子T6i、出力端子T7iを有する。その入力端子T6iには、i番目の乗算回路ブロック部3iの各乗算回路Qj(j=0、1、2、…、N−1)出力が入力され、加算回路ブロック部4iは、各乗算回路Qj(j=0、1、2、…、n)出力された乗算信号を加算して周波数成分としての加算信号yi(i=0、1、2、…、N−1)を出力する機能を有するもので、n型MOSトランジスタM32のドレインは電流源A32を介して電源Vddに接続されていると共に、入力端子T6iに接続されている。n型MOSトランジスタM32のゲートはそのドレインに接続されている。n型MOSトランジスタM33のゲートはn型MOSトランジスタM32のゲートに接続されている。n型MOSトランジスタM33のドレインは電流源A33を介して電源Vddに接続されると共に出力端子T7iに接続されている。
【0049】
これによって、各加算回路ブロック部4jはカレントミラー回路を構成し、アナログ入力信号X(t)をサンプリングして得られた時系列的サンプリング信号xjに基づき、アナログ入力信号X(t)がフーリエ変換されてその周波数成分yiが求められる。
【0050】
この実施例では、アナログ入力信号X(t)をサンプリングして時系列的信号をアナログ式行列演算回路に入力させて、その周波数成分を求めることにしたが、サンプリング信号が空間的に点在する各点の物理量を変換して得られたアナログ信号であり、このアナログ信号をアナログ式行列演算回路に入力させて、その周波数成分を求めても良い。
【0051】
以上、この発明の実施の形態では、乗算回路ブロック部3iと加算回路ブロック部4iとを別々の回路ブロック部により構成したが、各サンプリング信号x0、x1、…、xi、…、xN-1に乗ずべき係数信号Cij(j=0、1、2、…、N−1)が同一値の場合には、図7に示すように、i番目の加算回路ブロック部4iを構成するカレントミラー回路のMOSトランジスタM32のドレインに各出力端子T5j(j=0、1、2、…、N−1)を接続し、かつ、MOSトランジスタM32のゲート幅WとMOSトランジスタM33のゲート幅Wとの比を変更することにより、乗ずべき係数値を変えて、加算信号をMOSトランジスタM33の出力端子T7iから取り出す構成とすることもできる。
【0052】
【発明の効果】
本発明は、以上説明したように構成したので、デジタル式行列演算回路に較べて回路規模を大きくすることなくダイナミックレンジを大きくとることができ、もって低消費電力での高速動作を行わせることができる。
また、各電流フリップフロップを第1サンプルホールド回路と第2サンプルホールド回路とから構成し、両サンプルホールド回路を構成するMOSトランジスタのゲート長に対するゲート幅の比と電流源の電流値を等しくすることにしたので、N個の電流フリップフロップの全てを同じ回路で構成できることになり、回路の設計が容易となる。
【図面の簡単な説明】
【図1】 本発明に係わるアナログ式行列演算回路のブロック回路図である。
【図2】 アナログ入力信号の波形図である。
【図3】 図1に示す電流フリップフロップの詳細回路図である。
【図4】 図3に示す電流フリップフロップにサンプリングされるサンプル信号の説明図である。
【図5】 nMOSトランジスタの構成を示す斜視図である。
【図6】 図1に示す加算回路ブロック部の詳細回路図である。
【図7】 本発明に係わるアナログ式行列演算回路の乗算回路部と加算回路部との他の例を説明するための回路図である。
【符号の説明】
1…電流遅延手段(記憶回路部)
3…乗算回路部
4…加算回路部
xj…サンプリング信号
yj…出力信号
Cij…係数信号
x(t)…アナログ入力信号
Claims (3)
- 一周期T内にアナログ入力信号をサンプリングして行列演算の行の各要素に対応させたN個のサンプリング信号をそれぞれ記憶するN個の電流フリップフロップを有するサンプルホールド回路部と、
行毎に前記各電流フリップフロップに一対一に対応する乗算回路を有しかつ前記各電流フリップフロップから出力されたサンプリング信号と係数信号とを前記各電流フリップフロップ毎に乗算する乗算回路部と、
前記各電流フリップフロップがN個のサンプリング信号をサンプリングすると同時に前記サンプリング信号を出力するスイッチ部と、
前記行の各要素毎の出力信号に対応されかつ前記乗算回路部の各乗算回路から出力された乗算信号を加算する加算回路部とを有し、
前記各電流フリップフロップは、第1サンプルホールド回路と第2サンプルホールド回路とから構成され、前記第1サンプルホールド回路と前記第2サンプルホールド回路とはそれぞれMOSトランジスタと電流源とサンプルホールドスイッチとを有し、前記第1サンプルホールド回路に入力される電流信号と該第1サンプルホールド回路にホールドされた後第2サンプルホールド回路に転送される電流信号の大きさの絶対値を理想的に等しくするために前記第1サンプルホールド回路のMOSトランジスタのゲート長に対するゲート幅の比と前記第2サンプルホールド回路のMOSトランジスタのゲート長に対するゲート幅の比とが同一とされ、かつ、前記第1サンプルホールド回路の電流源と前記第2サンプルホールド回路の電流源とが同一とされ、
前記加算回路ブロック部はカレントミラー回路からなり、該カレントミラー回路は電流源と一対のMOSトランジスタとからなり、一方のMOSトランジスタのゲート幅と他方のMOSトランジスタのゲート幅とを異ならせることにより、サンプリング信号に乗算すべき係数が異ならされていることを特徴とするアナログ式行列演算回路。 - 前記各サンプリング信号は時系列的信号であり、前記各係数信号はフーリエ変換係数であり、前記各乗算回路部と前記各加算回路部とによって前記アナログ信号をフーリエ変換することを特徴とする請求項1に記載のアナログ式行列演算回路。
- 前記各サンプリング信号が空間的に点在する各点の物理量を変換して得られたアナログ信号であることを特徴とする請求項1に記載のアナログ式行列演算回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000234262A JP4354101B2 (ja) | 2000-08-02 | 2000-08-02 | アナログ式行列演算回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000234262A JP4354101B2 (ja) | 2000-08-02 | 2000-08-02 | アナログ式行列演算回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002049884A JP2002049884A (ja) | 2002-02-15 |
JP4354101B2 true JP4354101B2 (ja) | 2009-10-28 |
Family
ID=18726653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000234262A Expired - Fee Related JP4354101B2 (ja) | 2000-08-02 | 2000-08-02 | アナログ式行列演算回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4354101B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012002576A1 (ja) * | 2010-07-01 | 2012-01-05 | 日本電気株式会社 | 信号検出器、その信号検出器を備えた通信装置及び通信方法 |
US11194886B2 (en) * | 2019-05-09 | 2021-12-07 | Applied Materials, Inc. | Bit-ordered binary-weighted multiplier-accumulator |
KR102597802B1 (ko) * | 2021-06-11 | 2023-11-02 | 강원대학교산학협력단 | 시분할 다채널 아날로그 행렬 연산기, 이의 동작 방법, 및 이를 포함하는 장치 |
-
2000
- 2000-08-02 JP JP2000234262A patent/JP4354101B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002049884A (ja) | 2002-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8964826B2 (en) | Time domain analog multiplication techniques for adjusting tap weights of feed-forward equalizers | |
US5563819A (en) | Fast high precision discrete-time analog finite impulse response filter | |
US20060123075A1 (en) | High speed filter | |
US20080159374A1 (en) | Filtering, equalization, and powers estimation for enabling higher speed signal transmission | |
JP4354101B2 (ja) | アナログ式行列演算回路 | |
JPS5858846B2 (ja) | シンゴウセイケイカイロ | |
CN107508575B (zh) | 模拟有限脉冲响应滤波器 | |
US8319551B2 (en) | Method and system for improving limiting amplifier phase noise for low slew-rate input signals | |
US6791399B2 (en) | Discrete-time analog filter | |
US20080224750A1 (en) | Digital delay architecture | |
US6696876B2 (en) | Clock interpolation through capacitive weighting | |
Zhao et al. | Structure and realization of pole-shared switched-current complex wavelet filter | |
EP1365530A1 (en) | Data receiving demultiplexer | |
US6768372B2 (en) | Analog filter architecture | |
CN109214085B (zh) | 一种模拟有限脉冲响应滤波器 | |
US7286006B2 (en) | Sign-sign least means square filter | |
KR100201401B1 (ko) | 샘플/홀드 회로 | |
Guilar et al. | A passive switched-capacitor finite-impulse-response equalizer | |
US20050286644A1 (en) | Adaptive filter architecture with efficient use of voltage-to-current converters | |
US20240137035A1 (en) | Scaling-friendly, analog correlators using charge-based margin propagation | |
Jin et al. | A 350 MHz programmable analog FIR filter using mixed-signal multiplier | |
Rivet et al. | 65nm CMOS RF Front End Dedicated to Software Radio in Mobile Terminals | |
Sevüktekin et al. | IID stochastic analysis of PWM signals | |
US20050286623A1 (en) | Adaptive filter structure with two adaptation modes | |
US20100048145A1 (en) | Analog fir filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |