JPS5858846B2 - シンゴウセイケイカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は繰返し時間間隔を持つ入力信号のサンプルを受
信する１対の入力端子と、第１および第２の蓄積用コン
デンサと、第１の蓄積用コンデンサに接続された入力と
出力とを有する結合増幅器とを自む信号成形回路に関す
る。

通信方式においては、入力信号を周期的にサンプルして
、サンプルされた振幅を次に続くサンプル時点まで延長
してその信号のうつしを形成することが望ましいことが
しはしはある。

このサンプル・ホールド技術はアナログ信号をディジタ
ル形式に変換して処理したり、あるいは信号伝送装置に
利用するために応用される。

時分割通信方式においては、共通の通信バスを通して選
択された電話機の間で情報を交換するために周期的に信
号をサンプルする。

選択された短い時間間隔、すなわち繰返し時間フレーム
で生ずるタイムスロットで相互接続され、従って複数個
の同時呼接続が単一のバスによって実行される。

上述した時分割通信方式の一形態においては、選択され
たタイムスロットにおいて、複数個の電話機からの信号
サンプルの和をとって、この和が該電話機に分配されて
、呼接続に必要な交換を行なう。

受信電話機からの出力の分だけ小さい和のサンプルは蓄
積され、蓄積されたサンプルが受信電話機に転送される
。

このようにして複数個の電話機がサンプル・ホールド信
号転送によって単一のタイムスロットで相互接続される
。

しかしながら上述したような構成によるサンプル信号の
保持は接続された電話機に対する信号の転送に歪みを生
ずる。

サンプル・ホールドのプロセスに本質的な帯域制限によ
って生ずる歪みは、当業者には周知のように（ｓｉｎｘ
／ｘ）型の応答を生ずる。

このような歪みは、その特性がサンプル・ホールドによ
る帯域制限を補償するような等化器を挿入することによ
って最小化することができ、サンプル・ボールド回路と
等化器を縦続接続したもので伝達関数を満足できるもの
とすることができる。

通常周知の等化器は精密に決定された受動素子と、時間
遅れ素子と、増幅装置を組合せて形成する。

これらの等化器は通常不経済であり、構成も困難である
。

精密な素子と時間遅延回路を必要とせず、しかもサンプ
ル・ホールド信号処理システムに使用できる経済的な等
化器を構成することが望ましい。

本発明に従えば、上述の問題は、結合用増幅器を通して
第２の蓄積用コンデンサに対して第１の蓄積用コンデン
サに蓄積された信号を各時間間隔で与える第１のスイッ
チング素子と、入力端子に受信された入力サンプル信号
を第１の蓄積用コンデンサに与えるための第２のスイッ
チング素子と、第１および第２のコンデンサを相互接続
して周波数に依存した方法でそこに蓄積された信号を結
合する第３のスイッチング素子とを含み、これによって
増幅器の出力端子に現われる第１の蓄積用コンデンサか
ら誘導された信号がサンプル入力信号に関して所定の方
法で変更されるようにしたことを特徴とする回路によっ
て解決される。

本発明の図示の実施例においては、信号成形回路は第１
および第２の蓄積用コンデンサと、そのゲート電極が第
１の蓄積用コンデンサに接続され、そのドレーン電極が
成形回路の出力に接続された絶縁ゲート電界効果トラン
ジスタＩＧＦＥＴ増幅素子と、３（固のＩＧＰＥＴスイ
ッチとから成る。

第１のＩＧＦＥＴスイッチは成形回路の入力を第１のコ
ンデンサに選択的に接続し、第２のＩＧＦＥＴスイッチ
はＴＧＦＥＴ増幅器のドレーン電極を第２のコンデンサ
に選択的に接続し、第３のＩＧＦＥＴスイッチは第１と
第２のコンデンサを選択的に相互接続する。

各サンプリング時間間隔の第１の時間間隔では、第２の
ＩＧＦＥＴスイッチが閉じて、第１のコンデンサの信号
電圧に比例したサンプルが増幅装置を通して与えられる
。

各サンプリング周期の第２の時間間隔では第１のＩ Ｇ
Ｆ Ｅ Ｔスイッチが閉成して、入力信号のサンプルが
第１のコンデンサに与えられる。

第３のＩＧＦＥＴはサンプリング周期の残りの時間の開
閉じて、これによって第１および第２のコンデンサの間
で電荷の再配分を行なう。

第１のコンデンサに電荷再配分の結果生じた等化された
信号がＩＧＦＥＴ増幅素子に与えられる。

本発明の他の図示の実施例では、信号成形回路は第１、
第２および第３の蓄積用コンデンサと、そのゲート電極
が第２の蓄積用コンデンサに接続され、そのドレイン電
極が成形回路の出力に接続されたＩＧＦＥＴ増幅器と第
１、第２、第３および第４のＩＧＦＥＴスイッチとから
成っている。

サンプル周期の第１の時間間隔の間では成形回路の入力
と第１のコンデンサの間に接続された第１のＩＧＦＥＴ
スイッチが閉或し、増幅素子のドレーン電極と第３のコ
ンデンサの間に接続された第２のＩＧＦＥＴスイッチが
閉或し、これによって、入力信号のサンプルが２４１の
コンデンサに与えられ、第２のコンデンサの信号に比例
したサンプルが第３のコンデンサに与えられる。

サンプリング周期の残りでは、第１および第２のＩＧＦ
ＥＴスイッチが開き、第１のコンデンサ第２のコンデン
サの間に接続された第３のＩＧＦＥＴスイッチが閉或し
、第２のコンデンサと第３のコンデンサの間に接続され
た第４のＩＧＦＥＴスイッチが閉成する。

第１のコンデンサ、第２のコンデンサおよび第３のコン
デンサの電荷は再配分され、電荷の再分配の結果得られ
た第２のコンデンサの等価された信号はＩＧＦＥＴ増幅
素子に与えられる。

第１図は茶漬用コンデンサ１０７および１０８、増幅器
１０５およびスイッチ１０４，１０６および１０９とを
含む本発明に従う等化回路を示す。

周期的サンプルあるいは連続的信号である入力信号が入
力端子１００および１０２の間に与えられる。

第２図の波形Ａはスイッチ１０９に与えられるタイミン
グ信号である。

第２図の波形Ｂはスイッチ１０４に与えられるタイミン
グ信号、波形Ｃはスイッチ１０９に与えられるタイミン
グ信号である。

第２図に示すように、タイミング信号波形Ａ、Ｂおよび
Ｃは各サンプリング周期の間欠々に与えられる。

サンプリング周期Ｔｎでは波形Ａは時刻ｔｎ、、ｔｎ２
の間で人力スイッチ１０６に与えられる。

波形Ｂは時刻ｔｎ２とｔｎ３の間でスイッチ１０４に与
えられ、波形Ｃはｔｎ３とサンプリング周期Ｔｎの終り
の間でスイッチ１０９に与えられる。

波形のこのシーケンスはサンプリング周期Ｔ ｎ−ｔ−
１でもその後のサンプリング周期でも、くりかえされる
。

説明のために入力信号の第ｎ番目のサンプル動作の直前
にコンデンサ１０８が信号ｖｎ−ｔを含んでいたとしよ
う。

時刻ｔｎ１では第２図の信号Ａが与えられ、スイッチ１
０６を閉或してこれによってコンデンサ１０８の信号ｖ
ｎ−１は、増幅器１０５とスイッチ１０６を通して蓄積
用コンデンサ１０７に結合される。

時刻ｔｎ２において、スイッチ１０６が開いて、信号Ｂ
に応動じてスイッチ１０４が閉或する。

時刻ｔｎ２とｔｎ３の間の時間間隔では、入力信号ｅｎ
が端子１０６から閉或したスイッチ１０４を通してコン
デンサ１０８に与えられる。

時刻ｔ ｎ ３の直前では、コンデンサ１０８は入力信
号の現在のサンプルであるｅｎを含み、コンデンサ１０
７は前のサンプリング周期の動作の結果として電圧■１
１−１を含んでいる。

時刻ｔｎ３において、信号Ｃに応動じてスイッチ１０４
が闘き、スイッチ１０９が閉じて、これによってコンデ
ンサ１０７および１０８が相互接続される。

電気回路の周知の原理に従って、コンデンサ１０７およ
び１０８上の電荷はその間で再配分されて、スイッチ１
０９のインピーダンスが低い場合には再配分は極めて急
速に行なわれる。

第１図の回路において、前のサンプリング周期の回路の
出力電力に比例した信号が反転されて第１の短い時間間
隔の間にコンデンサ１０７に蓄積される。

第２の短い時間間隔の間に現在の入力サンプルがコンデ
ンサ１０８に蓄積され、次にコンデンサ１０７および１
０８が相互接続される。

コンデンサ１０７と１０８の間の電荷の再配分は周波数
に依存しており、低周波成分とサンプリング周波数に近
い成分は減衰され、一方低周波成分とサンプリング周波
数成分の間の成分は所定の方法で増幅される。

増幅器の利得とコンデンサ１０７および１０８の比は所
望の等化応答を得るために適切に選択される。

本発明に従う１対の結合された蓄積用コンデンサの間の
電荷の再配分によって、すべての以前のサンプリングに
よって生ずる信号Ｆｙ、分がフィルタの関数に含まれる
ようになる。

Ｃ１をコンデンサ１０８の値、Ｃ２をコンデンサ１０７
の値、とし、増幅器１０５の利得を−Ｇとすれば、ｔｎ
３の直後の電荷の再配分の後のコンデンサ１０８の電圧
は となる。

ｍをＣＩ／Ｃ２とし、ｅｎを時刻ｔｎ２およびｔｎ３の
間にコンデンサ１０８に転送される信号電圧とすれば、
コンデンサ１０８の電圧はとなる。

より詳しくいえば、サンプリング周期Ｔｏにおいてコン
デンサ１０８に与えられる電圧をｅ。

とじ、この時点におけるコンデンサー０７の信号電圧を
Ｏボルトとすれば、サンプリング周期Ｔ。

の間の再配分の後のコンデンサ１０８の電圧は である。

次のサンプリング周期Ｔ１における第２の電荷の再配分
の後では、コンデンサ１０８上の電圧は となる。

サンプリング周期Ｔ２の後の第３の再配分の後はコンデ
ンサ１０８の電圧は となる。

式（５）はのように書き替えられる。

一般的に、サンプリング周期Ｔｎの電荷の再配分の終っ
たときの、コンデンサ１０８の電圧は、 で与えられる。

ここでｉはサンプリング周期Ｏからサンプリング周期ｎ
の間の各サンプリング周期であり、式（７）はｎサンプ
リング周期の後のコンデンサ１０８の電圧を表わす。

増幅器１０５の利得は−Ｇであるから、出力端子１１２
および１１３の間の出力電圧は−ＧＶｎである。

入力端子１００，１０２間に一定の信号が与えられたと
きには、増幅器１０５の利得はｍで与えることができる
。

一定入力信号に対しては、第ｎサンプリング周期の電荷
の再配分の後のコンデンサ１０８の電玉はｅｎ／Ｇでｅ
ｎ＝＝ＧＶｎ−ｔである。

この条件では式（１）は となる。

このようにしてＧはコンデンサ１０８と１０７の値の比
であるｍによって表わすことができる。

式（９）で得られたＧを代入すると、第ｎ回目の電荷の
再配分の後のコンデンサ１０８の電圧Ｖｎは となる。

これはｍ＞２であれば収束する。第３図は第１図の回路
に与えられる入力信号の周波数成分の波形を示す。

波形３０１は二つの連続するサンプリング時点ｔ＝ｎ／
ｆｓとｔ ＝（ｎ＋ １）／ｆ ｓの間の直流信号成分
を示す。

時刻ｔ ＝ ｎ ／ ｆ ｓ と時刻ｔ ＝ （ｎ−
）１ ）／ｆ ｓで波形３０１のサンプル電圧は同一で
ある。

ｆｓはサンプリング周波数を示す。弐〇〇）は（−１）
ｌの項を含んでいるので式（１０）の和は式（６）に示
すような逆符号の項を含んでいる。

従って電圧Ｖｎは第３図の波形３０１で示されるサンプ
ル電圧より小さいことになる。

式α０）で示す伝達関数でわかるように第１図の回路は
入力信号の直流成分を減衰することになる。

第３図の波形３０２はサンプリング周波数と同一の周波
数成分の正弦波信号を示す。

連続したサンプリング時点ｔ＝ｎ／ｆｓとｔ −（ｎ＋
１ ）／ｆｓにおいて、波形３０２のサンプル電圧は等
しい。

式’１０）で項毎に符号が変化することを考えれば、入
力信号のｆｓの周波数成分は直流成分と同様に減衰され
る。

ｆｓの約数に当るすべての周波数成分でも、同様な減衰
が見られる。

波形３０３は第１図の回路に与えられた入力信号の（１
／２ｆｓ）の周波数成分を表わしている。

時刻ｔ＝ｎ／ｆｓにおいては、（１／２ｆｓ）の周波数
成分のサンプル値は正であり、一方決のサンプリング時
点ｔ −（ｎ＋１ ）／ｆｓの（１／２）ｆｓの周波数
成分は負である。

式（１０）の和のシーケンスで考えれば、（１／２）ｆ
ｓの成分の各サンプル値はすべて正で加算され、これに
よって第１図の回路の（１／２）ｆｓの周波数成分に対
する応答は減衰するのではなく増幅される。

直流成分と（１／２ ） ｆ ｓの周波数成分の間では
、第１図の回路の応答は増大する。

（１／２）ｆｓの周波数成分とｆｓの周波数成分の間で
は第１図の回路の応答は減少し、第４図は周波数の関数
として示した第１図の回路の応答となる。

Ｏ周波教戒分とサンプリング周波数ｆｓでは、回路の応
答は同一の最小値に減衰される。

周波数成分子 ｓ ／２では、回路の応答は最大である
。

周波数ｆｓと２ｆｓの間およびこれに続く周波数間隔で
は、第１図の回路の応答がくりかえされる。

第５図の波形５０１は第１図の等化回路のない場合の零
次ホールドサンプリング装置の周波数応答を示す。

当業者には周知のように、この応答はｓｉｎ ｘ／ｘの
形を持っている。

曲線５０１は第１図の等化回路で補正するに適した零次
のサンプリング装置を示している。

第１図の等化器回路の周波数応答は曲線５０２に示され
ており、第１図の回路とサンプリング装置を直列接続し
て得られる周波数応答は曲線５０１および５０２を組合
せたもので、曲線５０３に示されている。

曲線５０３は０周波数とサンプリング周波数ｆｓの間に
比較的応答が平担である区間を有しており、これは比較
的ひずみの少ない理想的な低域フィルタのより正確な近
似となっている。

従って、本発明に従えば、第１図の回路を０次のサンプ
リング装置と組合せれば、入力信号の連続したサンプリ
ングによって生ずる歪みを補償することができる。

有利なことは、等花器の各素子は高精度のものである必
要はなく、時間遅れ素子も不要でコンデンサの値の比で
あるｍと回路増幅器の利得だけに依存することである。

第１図の回路の応答をもつと詳しく説明するために、入
力信号が直流成分Ｅｉと、サンプリング周波数成分Ｅ２
ＣＯ５２πｆｓｔと、サンプリング周波数の半分の周波
数成分Ｅ３ｃｏｓπｆｓｔを含む場合を考えよう。

極めて多数のサンプルの後で、ｎが無限大に達するとき
、その直流成分は式（１０）より次式によって評価でき
る。

である。

ここでＸ＝− １／ （ｍ − ）である。

従って 従って である。

サンプリング周波数の成分であるＥ２ ｃｏｓ ２πｆ
ｓｔ についても各サンプリング時点でのサンプルは
Ｅ２であるから同じ結果が得られる。

しかしなから、サンプリング周波数の半分の成分の信号
■ は符号が一つおきに変化しＸ−となり、 −１ 従って、 ｍ＝ ３ 、 Ｅ＝Ｅ１ ＝Ｅ２＝Ｅ３では、第１図の
回路の直流成分とサンプリング周波数成分に対する応答
は（１／２）Ｅとなり、サンプリング周波数の半分の周
波数成分に対する応答は第５図の曲線５０２と第４図に
示すような応答となる。

第６図は絶縁ゲート電界効果トランジスタ増幅器とＩＧ
ＦＥＴスイッチを使用した第１図の回路の一形態である
。

この形態には集積回路技術を応用できる。

第６図においては、コンデンサ６０γおよび６０８はそ
れぞれ第１図のコンデンサ１０７および１０８に対応し
ている。

第１図のスイッチ１０６．１０４および１０９はそれぞ
れＮ型ＩＧＦＥＴスイッチ６１５，８１０および６２０
に対応する。

ＩＧＦＥＴスイッチに与えられる制御信号の振幅はＩＧ
ＦＥＴが閉成したときに導通を保障するためにソースあ
るいはドレーンの信号より大きくなければならない。

ＩＧＦＥＴ増幅器６０５は第１図の増幅器１０５に対応
し、ＩＧＦＥＴ ６２５は増幅器６０５の負荷インピー
ダンスとなり、これは当業者には周知なようにＩＧＦＥ
Ｔ増幅器６０５の非線形応答を補正する。

サンプリング周期の間にＩＧＦＥＴ６１５のゲート電極
６１８に信号Ａ（第２図）が与えられると、ドレーン電
極６１６とソース電極６１７の間に導通路が形成され、
ゲート電極６０２に与えられたコンデンサ６０８の信号
が反転されて、ドレーン電極６０９とＩＧＦＥＴ６１５
のソース・ドレーン通路を通してコンデンサ６０７に与
えられる。

信号Ａが終了するとＩＧＦＥＴスイッチ６１５は開いて
、ゲート電極６１３に与えられる信号Ｂ（第２図）に応
動じて、ＩＧＦＥＴ６１０のドレーン電極６１１とソー
ス電極６１２の間に導通路が設定される。

従って端子６００と６０１の間に与えられた入力信号の
サンプルはコンデンサ６０８に蓄積される。

信号Ｂが除去されると、ＩＧＦＥＴ６１０は開いて、信
号ＣがＩＧＦＥＴ６２０に与えられる。

信号Ｃに応動じてドレーン電極６２１とソース電極６２
２の間に導通路が設定され、これによってコンデンサ６
０７はコンデンサ６０８に接続される。

こうしてコンデンサ６０７と６０８の間で電荷の再配分
が起る。

電荷の再配分の結果としてコンデンサ６０８に与えられ
た電荷はゲート電極６０２に与えられる。

ＩＧＦＥＴ動作の周知の原理に従って、コンデンサ６０
８の式（１０）の型の再配分信号の増幅反転されたもの
は、このとき出力端子６３２で利用できる。

このようにして、本発明に従って等価機能が実行される
。

ＩＧＦＥＴ以外の素子を使用してこのフィルタ機能を実
行することもできるし、当業者には周知のフィードバッ
ク増幅器を用いれば回路の安定性を向上することができ
る。

第７図は本発明に従う等花器回路の変形であり、ここで
は２相のｆｆ１ｌＪ ＸＩパルス発生器が利用される。

第７図において、コンデンサ７１０は時刻ｔ ｎ ｔと
ｔｎ２（第８図）の間で生ずる制（財）信号Ｐに応動じ
てスイッチ７１１を経由して入力信号のサンプルを受信
する。

これと同時にスイッチ７１６に与えられる信号Ｐは応動
じてコンデンサ７０８の信号は反転され、増幅器７０５
とスイッチ７１６を経由してコンデンサ７０７に転送さ
れる。

時刻ｔｎ２における信号Ｐの終了の後で、信号Ｐはスイ
ッチ７１４と７１８とに与えられる。

このときに、スイッチ７１１と７１６が開き、スイッチ
７１４と７１５が閉じる。

スイッチ７１４および７１８はサンプリング周期の残り
の期間の開閉じたままである。

スイッチ７１４はコンデンサ７１０のサンプル信号がコ
ンデンサ７０８に転送されるようにする。

コンデンサ７０８がコンデンサ７１０に比較して小さけ
れば、本質的にコンデンサ７１０の全サンプル信号電圧
がコンデンサ７０８に現われる。

スイッチ７１８はまた信号Ｐに応動じて閉成し、これに
よって前のサンプリング周期の回路出力を含むコンデン
サ７０７と入力信号の現在のサンプルを含むコンデンサ
７１０および７０８の間に電荷の再配分が行なわれる。

電荷の再配分の結果としてコンデンサ７０８上の信号電
圧は第４図に示した式（８）の応答に従うようになり、
この等化された信号は増幅器７０５を経由して反転され
て出カフ１２に与えられる。

式（１０）においては、Ｃ１はコンデンサ７０８と７１
０の並列接続の値を示し、Ｃ２はコンデンサ７０７の値
を示す。

第９図はＩＧＦＥＴスイッチとＩＧＦＥＴ増幅器を使用
した第７図の回路の説明図である。

ここでＩＧＦＥＴ増幅器９０５は増幅器７０５に対応し
、ＩＧＦＥＴスイッチ９１１．９１４，９１６および９
１８はそれぞれ第７図のスイッチ７１１，７１４゜７１
６および７１８に対応する。

ＩＧＦＥＴ ９３２はＩＧＦＥＴ増幅器９０５の負荷イ
ンピーダンスであり、当業者には周知のように増幅素子
９０５の非線形応答を補償する。

ＩＧＦＥＴ増幅器９０５はＩＧＦＥＴ ９３２によって
正の電源９３０によってその線形領域にバイアスされる
。

第８図のサンプリング周期Ｔｎの時刻ｔｎ１とｔｎ２の
間では制（財）パルスＰがＩＧＦＥＴスイッチ９１１と
９１６に与えられる。

このときには、入力信号のサンプルは閉成したＩＧＦＥ
Ｔスイッチ９１１を経由してコンデンサ９１０に転送さ
れ、前のサンプリング周期の結果どしてコンデンサ９０
８に蓄積されていた信号は増幅器９０５および閉成した
ＩＧＦＥＴスイッチ９１６を経由してコンデンサ９０７
に転送される。

時刻ｔｎ２において、側脚信号Ｐの終了によってスイッ
チ９１１および９１６は開き、ｔｎ２とサンプリング周
期Ｔｎの終りまでの制御信号Ｐによってスイッチ９１４
および９１６が閉成する。

コンデンサ９０８はコンデ７す９１０に比較して小さい
ので、コンデンサ９１０上の信号電圧は本質的にすべて
ただちにコンデンサ９０８に転送され、コンデンサ９０
７とコンデンサ９０８，９１０の間で電荷の再配分が行
なわれる。

式α０）に従うコンデンサ９０８の信号電圧はＩＧＦＥ
Ｔ増幅器９０５のゲートに与えられ、反転されて増幅さ
れたコンデンサ９０８の信号電圧は出力端子９１２に得
られる。

前のサンプリングからの等化された信号は制御信号Ｐが
与えられたときに得られる。

電荷の再配分は極めて短い時間間隔で完了するから、等
化された出力信号は極めて短い時間で得られ、全サンプ
リング期間および次のサンプリング期間の制（財）信号
Ｐの生じている期間で利用できる。

以上本発明を要約すれば次の通りである。

（１）周期的に発生する間開間隔で入力信号のサンプル
を受信するための手段と、第１および第２の蓄積手段と
、該第１の蓄積手段に接続された入力と出力とを有する
結合手段と、該時間間隔の第］の部分の間に該第１の蓄
積手段の信号を該結合手段を通して該第２の蓄積手段に
与える第１の手段と、該第１の部分の間に該受信手段か
らの該入力信号のサンプルを該第１の蓄積手段に別個に
与える第２の手段と、該時間間隔の残りの部分の間に動
作して該第１および第２の蓄積手段を相互接続して該第
１の蓄積手段の信号サンプルを該第２の蓄積手段に先に
与えられている結合された信号と組合せる第３の手段と
を３み、これによって該結合手段の出力は該入力信号に
関して所定の方法で変更されるようにした信号成形回路
である。

（２）該第１および第２の蓄積手段の各々は蓄積用コン
デンサであり、該結合手段は増幅手段であることを特徴
とする前記第１項記載の信号成形回路である。

（３）該第１の手段は該時間間隔の第１の部分の間の一
部分該増幅手段の出力を該第２の蓄積用コンデンサに接
続するためのスイッチ手段を含み、該第２の手段は該時
間間隔の第１の部分に続く部分の間に該受信手段を該第
１の蓄積用コンデンサに接続するためのスイッチ手段を
含み、該第３の手段は該第１の蓄積用コンデンサを該時
間間隔の残りの部分の間で該第２の蓄積用コンデンサに
接続するスイッチ手段を含む前記第（２）項記載の信号
成形回路である。

（４）周期的にくりかえすタイム・スロットのグループ
の内の選択されたタイムスロットで入力信号のサンプル
を受信する手段と、第１および第２の蓄積用コンデンサ
と、該第１の蓄積用コンデンサに接続された入力と出力
とを有する増幅手段と、第１、第２および第３の連続的
に発生する周期的制御信号を発生する手段と、第１、第
２および第３の制御□□電極を有する第１、第２および
第３のスイッチを有し、該第１のスイッチ手段の第１の
電極は該増幅手段の出力に接続されその第２の電極は該
第２の蓄積用コンデンサに接続され、その制御電極に与
えられた第１の制御信号に応動して該増幅手段の出力を
該第２の蓄積用コンデンサに接続するように動作し、該
第２のスイッチの第１の電極は該受信手段に接続されそ
の第２の電極は該第１の蓄積用コンデンサに接続され、
該第２の匍１□□□信号に応動じて該受信手段を該第１
の蓄積用コンデンサに接続し、該第３のスイッチの第１
の電極は該第１の蓄積用コンデンサに接続されその第２
の電極は該第２の蓄積用コンデンサに接続され該第３の
制（財）信号に応動じて該第１の蓄積用コンデンサを該
第２の蓄積用コンデンサに接続し、これによって該増幅
手段の出力が該入力信号に関して所定の方法で変更され
ることを特徴とする信号等化回路である。

（５）該第１の蓄積用コンデンサと該第２の蓄積用コン
デンサの比が所定の値であり、該増幅手段は反転増幅器
であることを特徴とする前記第（４）項記載の信号等化
回路である。

（６）該所定の値はｍ＞２であり、反転増幅器の利記載
の信号等化回路である。

（７）該第１、第２および第３のスイッチはゲート、ソ
ースおよびドレーンを有する絶縁ゲート電界効果トラン
ジスタであり、該ゲートは該スイッチの制御電極に対応
し、該ドレーンは該スイッチの第１の電極に対応し、該
ソースは該スイッチの第２の電極に対応することを特徴
とする前記第（６）項記載の信号等化回路である。

（８）該反転増幅器はゲート、ソースおよびドレーンを
有するＩＧＦＥＴを含み、該ゲートは増幅器の入力であ
り、該ドレーンは増幅器の出力であり、該ソースは規準
電圧に接続されている前記第（７）項記載の信号等化回
路である。

（９）周期的に発生する時間間隔で入力信号のサンプル
を受信する手段と、第１５第２および第３の蓄積装置と
、該第２の蓄積装置に接続された入力と出力とを有する
結合手段と、各時間間隔で第１および第２の連続した制
御信号を発生する手段と、該受信手段と該第１の蓄積手
段に接続され該第１の制御信号に応動じて該入力信号の
サンプルを該第１の蓄積装置に与える第１の手段と、該
結合手段の出力と該第３の蓄積装置に接続され該第１の
制御信号に応動じて該第２の蓄積装置から得られた信号
を該第３の蓄積装置に与える第２の手段と、該第１およ
び第２の蓄積装置に接続され該第２の制御信号に応動じ
て該第１および第２の蓄積装置を相互接続する第３の手
段と、該第２および第３の蓄積装置の間に接続され該第
２の制御信号に応動じて該第１および第２の蓄積装置の
信号を該第３の蓄積装置に先に与えられている結合され
た信号と組合せる第４の手段とを含み、これによって該
結合手段の出力が該入力信号に関連して所定の方法で変
更されることを特徴とする信号成形回路である。

（１０）該第１、第２および第３の蓄積装置は蓄積用コ
ンデンサであり、該結合装置は増幅手段であることを特
徴とする前記第（９）項記載の成形回路である。

０υ 該第１、第２、第３および第４の手段はスイッチ
手段を含み、該別（財）信号発生手段は各時間間隔のは
じめに短い第１の制御信号を発生する手段と時間間隔の
残りの間に第２の制御信号を発生する手段とを官むこと
を特徴とする前記第Ｃｌ０）項記載の信号成形回路であ
る。

（１２）周期的に繰返すタイムスロットのグループの中
の選択されたタイムスロットの間に入力信号のサンプル
を受信する手段と、第１、第２および第３の蓄積用コン
デンサと、該第２の蓄積用コンデンサに接続された入力
と出力とを有する増幅手段と、第１および第２の連続的
な周期的制御□□信号を発生する手段と、各々が第１％
’ＩＫ２および制御電極を有する第１、第２、第３お
よび第４のスイッチとを含み、該第１のスイッチの第１
の電極は該信号受信手段に接続され第２の電極は該第１
の蓄積用コンデンサに接続されその制（財）電極に与え
られた該第１の制（財）信号に応動して該受信手段を該
第１の蓄積用コンデンサに与え、該第２のスイッチの第
１の電極は該増幅手段の出力に接続されその第２の電極
は該第３の蓄積用コンデンサに接続され、その制（財）
電極に与えられた第１の制御信号に応動じて該増幅手段
の出力を該第３の蓄積用コンデンサに接続し、該第３の
スイッチの第１の電極は該第１の蓄積用コンデンサに接
続されその第２の電極は該第２の蓄積用コンデンサに接
続されその制（財）電極に与えられた該第２の制御□□
信号に応動じて該第１および第２の蓄積用コンデンサを
相互に接続し、該第４のスイッチの第１の電極は該第３
の蓄積用コンデンサに接続されその第２の電極は該第２
の蓄積用コンデンサに接続されその制（財）電極に与え
られた第２の制却信号に応動して該第２および第３の蓄
積用コンデンサを相互接続し、これによって該増幅手段
の出力における信号が該入力信号に関して所定の方法で
修正されることを特徴とする信号等化回路である。

０３）該第２の蓄積用コンデンサは該第１の蓄積用コン
デンサよりはるかに小さく、該第１および第２の蓄積用
コンデンサの和の該第３の蓄積用コンデンサに対する比
は所定の値であり、該増幅手段は反転増幅器であること
を特徴とする前記第（１２）項記載の信号等化回路であ
る。

０４）該所定の値はｍ＞２であり、該反転増幅器の項記
載の信号等化回路である。

０５）該第１１第２、第３および第４のスイッチの各々
はゲートと、ソースと、ドレーンとを官むるＩＧＦＥＴ
であり、該ゲートは該スイッチの制（財）電極に対応し
、該ドレーンは該スイッチの第１の電極に対応し、該ソ
ースは該スイッチの第２の電極に対応することを特徴と
する前記第０４）項記載の信号等化回路である。

（１６） ’Ｄ反転増幅器はゲート、ドレーンのおび
ソースを有するＩＧＦＥＴを含み、該ゲートは増幅器の
入力であり、該ドレーンは増幅器の出力であり、該ソー
スは規準電圧に接続されていることを特徴とする前記第
（１５）項記載の信号等化回路である。

（Ｌ７）選択されたタイムスロットで入力信号のサンプ
ルを受信する手段と、第１、第２および第３の蓄積用コ
ンデンサと該第２の蓄積用コンデンサに接続された入力
と出力とを有する増幅器を含むフィルタ回路と、該入力
信号のサンプルを該第１の蓄積用コンデンサに与える第
１の手段と該第２の蓄積用コンデンサの増幅された内容
を該第３の蓄積用コンデンサに与える第２の手段とを自
む該選択されたタイムスロットで動作する装置と、該連
続したタイムスロットがくりかえして生ずる間に該第１
および第２の蓄積用コンデンサを相互接続する手段と該
第２および第３の蓄積用コンデンサを相互接続して該第
１と第２のコンデンサと該第３のコンデンサの間で電荷
の再配分を行ない、これによって該増幅手段の出力が該
入力信号に関して所定の方法で修正されるようにしたこ
とを特徴とするくりかえしのフレームで生ずる複数１固
のタイムスロットを用いる時分割通信方式である。

（１８）該第１の手段は該信号受信手段と該第１の蓄積
用コンデンサの間に接続されたスイッチを含み、該第２
の手段は該増幅手段の出力と該第３の蓄積用コンデンサ
の間に接続されたスイッチを含み、該第３の手段は該第
１および第２の蓄積用コンデンサの間に接続されたスイ
ッチを含み、該第４の手段は該第２および第３の蓄積用
コンデンサの間に接続されたスイッチを含み、該増幅手
段は反転増幅器を含み前記第（１７）項記載の選択され
たタイムスロットにおいて入力信号のサンプルを受信す
る手段と、フィルタ回路とを有する複数個のタイムスロ
ットが繰返しのフレームで生ずる時分割通信方式である
。

住■ 該第２の蓄積用コンデンサは該第１の蓄積用コン
デンサよりはるかに小さく、該第１と第２の蓄積用コン
デンサの和の該第３蓄積用コンデンサの比は所定の値ｍ
＞２であり、該増幅器の項記載の選択されたタイムスロ
ットにおいて入力信号のサンプルを受信する手段と、フ
ィルタ回路とを有する複数１固のタイムスロットが繰返
しのフレームで生ずる時分割通信方式である。

（２０） ０次のホールド・サンプリング装置を有す
る信号伝送方式において、該０次ホールド装置の出力を
周期的にサンプルする手段と、第１およよび第２のコン
デンサと、該第１のコンデンサに接続された入力と出力
とを有する反転増幅器と、該０次ホールド装置のサンプ
リングの直前に動作して該第１のコンデンサに蓄積され
た信号に対応する信号を該増幅器の出力から該第２の蓄
積用コンデンサに与える手段と、該サンプリングの間に
動作して該０次ホールド装置からのサンプルを該第１の
コンデンサに与える手段と、該サンプリングの直後に動
作して該第１および第２の蓄積用コンデンサを相互接続
してその間の電荷を再配分してこれによって該増幅器出
力信号が該サンプル入力に関して所定の方法で修正され
る信号等化回路である。

（２１）入力信号を周期的にサンプルする手段と、第１
および第２の蓄積手段と、該第１の蓄積手段に接続され
た入力と出力とを有する結合手段と、該第１の蓄積手段
の内容を該結合手段を経由して該第２の蓄積手段に与え
る第１の手段と、該入力信号のサンプルを該第１の蓄積
手段に与える第２の手段と、該第１の蓄積手段のサンプ
ルされた信号を該第２の蓄積手段の内容と組合せこれに
よって該結合手段の出力が該サンプルされた入力信号に
関して所定の方法で修正される信号成形回路である。

（２２）該第１および第２の蓄積手段は蓄積用コンデン
サであり該第３の手段は該第１の蓄積用コンデンサの該
サンプル信号に対応する電荷を該第２の茶漬用コンデン
サの電荷と共に再配分する手段を含むことを特徴とする
前記第（２］）項記載の信号成形回路である。

【図面の簡単な説明】

第１図は本発明の一実施例の一般的な回路図、第２図は
第１図の回路図を説明するのに有用な波形図、第３図は
第１図の回路を与えられる入力信号の異なる波形を示す
図、第４図は第１図の回路の周波数応答を示す図、第５
図は第１図の回路の説明に有用な周波数応答波形の図、
第６図は第１図の回路に従った絶縁ゲート型電界効果ト
ランジスタ（ＩＧＦＥＴ）と蓄積用コンデンサを用いた
等化器の説明図、第７図は本発明の他の図示の実施例の
一般的ブロック図、第８図は第７図の回路の説明に有用
な波形図、第９図は第７図の回路に従ったＩＧＦＥＴと
蓄積用コンデンサを用いた等化器の説明図である。 主要部分の符号の説明、一対の入力端子・・・、１００
，１０２；７００，７０１、タイムインターバル゛・°
・・・Ｔｎ、第１の蓄積コンデンサ・・・・・・１０８
；７０８、第２の蓄積コンデンサ・・・・・・１０７；
７０７、結合用増幅器・・・・・・１０５；７０５、第
１のスイッチング素子・・・・・・１０６；７１６、ｇ
ｔの部分・・・・・・ｔｎ１〜ｔｎ２、第２のスイッチ
ング素子・・・・・・１０４ニア１４、第２の部分・・
・・・・ｔｎ２〜ｔｎ３、第３のスイッチング素子・・
・・・・１０９；７１８、第３の部分・・・”°Ｔｎ
−（ｔｎｔ −ｔｎ３ ）。

Claims (1)

1. 【特許請求の範囲】 １ 繰返しのタイムインターバルで入力信号のサンプル
   を受信するための一対の入力端子、第１および第２の蓄
   積用コンデンサ、及び該第１の蓄積用コンデンサに接続
   された入力と出力端子とを有する結合用増幅器を含む信
   号成形回路において、 該信号成形回路はさらに、 各タイムインターバルの第１の部分の間に該第１の蓄積
   用コンデンサに蓄積されていた信号を結合用増幅器を経
   由して該第２の蓄積用コンデンサに与えるための第１の
   スイッチング素子、各タイムインターバル内で前記第１
   の部分の後に続く第２の部分の間に、該入力端子に受信
   された入力サンプル信号を第１の蓄積用コンデンサに与
   えるための第２のスイッチング素子、及び前記各タイム
   インターバル内で前記第２の部分の後に続く第３の部分
   の間に、第１および第２のコンデンサを相互接続するこ
   とによりその中に蓄積されていた信号を周波数に依存す
   る方法で結合させる第３のスイッチ素子を含み、それに
   よって増幅器の出力端子に現われかつ第１の蓄積用コン
   デンサから得られる信号を該サンプル入力信号に関して
   所定の方法で修正することを特徴とする信号成形回路。