JPH04317206A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH04317206A JPH04317206A JP11101891A JP11101891A JPH04317206A JP H04317206 A JPH04317206 A JP H04317206A JP 11101891 A JP11101891 A JP 11101891A JP 11101891 A JP11101891 A JP 11101891A JP H04317206 A JPH04317206 A JP H04317206A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate terminal
- series
- inductance
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロ波帯で広帯
域に使用される高出力ＦＥＴ増幅器に関するものである
。
域に使用される高出力ＦＥＴ増幅器に関するものである
。
【０００２】
【従来の技術】図４は例えば、『６−１４ＧＨｚ帯０．
５Ｗモノリシック増幅器』１９８９年電子情報通信学会
秋季全国大会、Ｃ−３６３に示された従来の高出力ＦＥ
Ｔ増幅器の構成図であり、図において、１はソース接地
されたＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ，電界効果トランジスタ）、１３は入力整合
回路、１４は出力整合回路、４、５は上気ＦＥＴ１のゲ
ート端子に並列に接続されたインダクタと抵抗である。 また、ＦＥＴ１内の１８はゲート・ソース間抵抗（Ｒｉ
）、１９はゲート・ソース間キャパシタンス（Ｃｇｓ）
、２０は相互コンダクタンス（ｇｍ）、２１はドレイン
・ソース間キャパシタンス（Ｃｄｓ）、２２はドレイン
・ソース間抵抗（Ｒｄｓ）を表わしている。
５Ｗモノリシック増幅器』１９８９年電子情報通信学会
秋季全国大会、Ｃ−３６３に示された従来の高出力ＦＥ
Ｔ増幅器の構成図であり、図において、１はソース接地
されたＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ，電界効果トランジスタ）、１３は入力整合
回路、１４は出力整合回路、４、５は上気ＦＥＴ１のゲ
ート端子に並列に接続されたインダクタと抵抗である。 また、ＦＥＴ１内の１８はゲート・ソース間抵抗（Ｒｉ
）、１９はゲート・ソース間キャパシタンス（Ｃｇｓ）
、２０は相互コンダクタンス（ｇｍ）、２１はドレイン
・ソース間キャパシタンス（Ｃｄｓ）、２２はドレイン
・ソース間抵抗（Ｒｄｓ）を表わしている。
【０００３】次に動作について説明する。図４の高出力
ＦＥＴ増幅器においては、ソース接地されたＦＥＴ１の
ゲート端子に並列に、上記ＦＥＴ１のゲート・ソース間
抵抗１８に等しい値を有する抵抗５と、上記ＦＥＴ１の
ゲート・ソース間抵抗１８の２乗と上記ＦＥＴ１のゲー
ト・ソース間キャパシタンス１９との積に等しい値を有
するインダクタ４を接続することにより、上記ＦＥＴ１
の入力インピーダンスの周波数特性をなくし、高出力Ｆ
ＥＴ増幅器の広帯域化を図っている。
ＦＥＴ増幅器においては、ソース接地されたＦＥＴ１の
ゲート端子に並列に、上記ＦＥＴ１のゲート・ソース間
抵抗１８に等しい値を有する抵抗５と、上記ＦＥＴ１の
ゲート・ソース間抵抗１８の２乗と上記ＦＥＴ１のゲー
ト・ソース間キャパシタンス１９との積に等しい値を有
するインダクタ４を接続することにより、上記ＦＥＴ１
の入力インピーダンスの周波数特性をなくし、高出力Ｆ
ＥＴ増幅器の広帯域化を図っている。
【０００４】
【発明が解決しようとする課題】従来のこの種の増幅器
は以上のように構成されているので、ソース接地された
ＦＥＴのゲート端子に直列のインダクタンスが含まれる
場合、例えば高出力ＦＥＴ増幅器を高い周波数で動作さ
せる場合や、ＦＥＴのゲート端子と入力整合回路間を金
ワイヤで接続する場合には、等価的にＦＥＴのゲート端
子に直列にインダクタンスが入ることになり、入力イン
ピーダンスが誘導性に大きくずれる。従って、直列のイ
ンダクタンスを含むＦＥＴのゲート端子に並列に抵抗と
インダクタを接続するだけでは広帯域に亘って整合させ
ることが難しくなり、増幅器の帯域が劣化するという問
題点があった。
は以上のように構成されているので、ソース接地された
ＦＥＴのゲート端子に直列のインダクタンスが含まれる
場合、例えば高出力ＦＥＴ増幅器を高い周波数で動作さ
せる場合や、ＦＥＴのゲート端子と入力整合回路間を金
ワイヤで接続する場合には、等価的にＦＥＴのゲート端
子に直列にインダクタンスが入ることになり、入力イン
ピーダンスが誘導性に大きくずれる。従って、直列のイ
ンダクタンスを含むＦＥＴのゲート端子に並列に抵抗と
インダクタを接続するだけでは広帯域に亘って整合させ
ることが難しくなり、増幅器の帯域が劣化するという問
題点があった。
【０００５】この発明は上記のような問題点を解決する
ためになされたもので、この種の増幅器の広帯域化を図
ることを目的とする。
ためになされたもので、この種の増幅器の広帯域化を図
ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る増幅器は
、直列のインダクタンスを含んだＦＥＴのゲート端子と
接地間に、キャパシタとインダクタより構成される並列
共振回路と抵抗を直列に接続したものである。
、直列のインダクタンスを含んだＦＥＴのゲート端子と
接地間に、キャパシタとインダクタより構成される並列
共振回路と抵抗を直列に接続したものである。
【０００７】
【作用】この発明においては、ゲート端子に直列のイン
ダクタンスを含んだＦＥＴの周波数による入力インピー
ダンスの変化を、ＦＥＴのゲート端子と接地間にキャパ
シタとインダクタより構成される並列共振回路と抵抗と
の直列回路を接続することにより打ち消すことができ、
広帯域に亘り良好な整合特性を得ることができる。
ダクタンスを含んだＦＥＴの周波数による入力インピー
ダンスの変化を、ＦＥＴのゲート端子と接地間にキャパ
シタとインダクタより構成される並列共振回路と抵抗と
の直列回路を接続することにより打ち消すことができ、
広帯域に亘り良好な整合特性を得ることができる。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１は本実施例による高出力ＦＥＴ増幅器の構成
図であり、図において、１はソース接地されたＦＥＴで
、ゲート端子Ｇ、ドレイン端子Ｄ、ソース端子Ｓを有し
ている。ソース端子Ｓはバイヤホールまたはワイヤボン
ディングにより接地される。２，９は上気ＦＥＴ１のゲ
ートおよびドレイン端子に直列に接続されるインダクタ
（Ｌｉ，Ｌｏ）、３，４，５は上気ＦＥＴ１のゲート端
子と接地間に接続されるキャパシタ（Ｃ），インダクタ
（Ｌ）および抵抗（Ｒ）である。キャパシタ３とインダ
クタ４は並列に接続されて共振回路を構成し、この並列
共振回路と直列に抵抗５が接続されている。１３は入力
整合回路、１４は出力整合回路であり、６，７，８は上
記入力整合回路１３を構成する分布定数線路、１０，１
１，１２は上記出力整合回路１４を構成する分布定数線
路である。
する。図１は本実施例による高出力ＦＥＴ増幅器の構成
図であり、図において、１はソース接地されたＦＥＴで
、ゲート端子Ｇ、ドレイン端子Ｄ、ソース端子Ｓを有し
ている。ソース端子Ｓはバイヤホールまたはワイヤボン
ディングにより接地される。２，９は上気ＦＥＴ１のゲ
ートおよびドレイン端子に直列に接続されるインダクタ
（Ｌｉ，Ｌｏ）、３，４，５は上気ＦＥＴ１のゲート端
子と接地間に接続されるキャパシタ（Ｃ），インダクタ
（Ｌ）および抵抗（Ｒ）である。キャパシタ３とインダ
クタ４は並列に接続されて共振回路を構成し、この並列
共振回路と直列に抵抗５が接続されている。１３は入力
整合回路、１４は出力整合回路であり、６，７，８は上
記入力整合回路１３を構成する分布定数線路、１０，１
１，１２は上記出力整合回路１４を構成する分布定数線
路である。
【０００９】次に動作について説明する。ソース接地さ
れたＦＥＴ１の等価回路は図２の様に表わされるので、
直列のインダクタンスを含んだＦＥＴ１のゲート端子よ
り見たＦＥＴ１の入力アドミタンスＹｉｎ（ω）は、入
力信号の角周波数をωとすると、数１で示される。
れたＦＥＴ１の等価回路は図２の様に表わされるので、
直列のインダクタンスを含んだＦＥＴ１のゲート端子よ
り見たＦＥＴ１の入力アドミタンスＹｉｎ（ω）は、入
力信号の角周波数をωとすると、数１で示される。
【００１０】
【数１】
【００１１】高出力ＦＥＴ増幅器の場合、ＦＥＴはかな
り低いインピーダンスを示すため、これをインピーダン
ス変換を行なう目的で１／４波長インピーダンス変成器
がしばしば用いられるが、このためにはＹｉｎ（ω）が
実数を示す必要がある。従って、数１の虚数部をゼロに
おき、角周波数ωに関する項がゼロという条件を数１に
適用すると数２，３，４に示す関係式が得られる。
り低いインピーダンスを示すため、これをインピーダン
ス変換を行なう目的で１／４波長インピーダンス変成器
がしばしば用いられるが、このためにはＹｉｎ（ω）が
実数を示す必要がある。従って、数１の虚数部をゼロに
おき、角周波数ωに関する項がゼロという条件を数１に
適用すると数２，３，４に示す関係式が得られる。
【００１２】
【数２】
【００１３】
【数３】
【００１４】
【数４】
【００１５】数２，３，４を満たすようなＬ，Ｃ，Ｒの
値を選ぶと、Ｙｉｎ（ω）は数５の様になり、周波数に
無関係な値になる。
値を選ぶと、Ｙｉｎ（ω）は数５の様になり、周波数に
無関係な値になる。
【００１６】
【数５】
【００１７】これにより、数５のＦＥＴの入力アドミタ
ンスは入力側に接続される入力整合回路により広帯域に
亘って所望のインピーダンスに整合させることができる
。
ンスは入力側に接続される入力整合回路により広帯域に
亘って所望のインピーダンスに整合させることができる
。
【００１８】図３は、図１の構成を実現する増幅器の一
例を示す構造図であり、図において、１はソース接地さ
れたＦＥＴ、２，９は入出力整合回路とＦＥＴ１を接続
する金ワイヤによるインダクタ、３，４は並列共振回路
を構成するＭＩＭキャパシタと金ワイヤによるインダク
タ、５は薄膜抵抗、１３は入力整合回路、１４は出力整
合回路、６，７，８は上記入力整合回路１３を構成する
分布定数線路、１０，１１，１２は上記出力整合回路１
４を構成する分布定数線路である。
例を示す構造図であり、図において、１はソース接地さ
れたＦＥＴ、２，９は入出力整合回路とＦＥＴ１を接続
する金ワイヤによるインダクタ、３，４は並列共振回路
を構成するＭＩＭキャパシタと金ワイヤによるインダク
タ、５は薄膜抵抗、１３は入力整合回路、１４は出力整
合回路、６，７，８は上記入力整合回路１３を構成する
分布定数線路、１０，１１，１２は上記出力整合回路１
４を構成する分布定数線路である。
【００１９】このように、本実施例では、ソース接地さ
れたＦＥＴのゲート端子に直列のインダクタンスが含ま
れる場合には、そのインダクタンスを含むＦＥＴのゲー
ト端子と接地間に、ＦＥＴゲート・ソース間抵抗の２乗
とゲート・ソース間キャパシタンスの積に等しい値を有
するインダクタと、ＦＥＴのゲートに直列に接続される
金ワイヤのインダクタンスをＦＥＴのゲート・ソース間
抵抗の２乗で除算した値を有するキャパシタとにより構
成される並列共振回路と、ＦＥＴのゲート・ソース間抵
抗に等しい値を有する抵抗を直列に接続することにより
、直列のインダクタンスを含んだＦＥＴのゲート端子か
ら見たＦＥＴの入力インピーダンスが周波数に依存せず
一定値を示すため、広帯域に亘って良好な整合特性が得
られると共に、入力整合回路に用いるインピーダンス変
成器の設計を容易にするという効果がある。
れたＦＥＴのゲート端子に直列のインダクタンスが含ま
れる場合には、そのインダクタンスを含むＦＥＴのゲー
ト端子と接地間に、ＦＥＴゲート・ソース間抵抗の２乗
とゲート・ソース間キャパシタンスの積に等しい値を有
するインダクタと、ＦＥＴのゲートに直列に接続される
金ワイヤのインダクタンスをＦＥＴのゲート・ソース間
抵抗の２乗で除算した値を有するキャパシタとにより構
成される並列共振回路と、ＦＥＴのゲート・ソース間抵
抗に等しい値を有する抵抗を直列に接続することにより
、直列のインダクタンスを含んだＦＥＴのゲート端子か
ら見たＦＥＴの入力インピーダンスが周波数に依存せず
一定値を示すため、広帯域に亘って良好な整合特性が得
られると共に、入力整合回路に用いるインピーダンス変
成器の設計を容易にするという効果がある。
【００２０】
【発明の効果】以上のように、この発明によれば、イン
ダクタンスを含むＦＥＴのゲート端子と接地間にキャパ
シタとインダクタより構成される並列共振回路と抵抗を
直列に接続したので、広帯域に亘って良好な整合特性が
得られ、増幅器の広帯域化が図れる効果がある。
ダクタンスを含むＦＥＴのゲート端子と接地間にキャパ
シタとインダクタより構成される並列共振回路と抵抗を
直列に接続したので、広帯域に亘って良好な整合特性が
得られ、増幅器の広帯域化が図れる効果がある。
【図１】この発明の一実施例による増幅器の構成図であ
る。
る。
【図２】図１で示したソース接地のＦＥＴの等価回路図
である。
である。
【図３】図１で示した増幅器の一例を示す構造図である
。
。
【図４】従来の増幅器の構成図である。
１ ＦＥＴ
２ インダクタ
３ キャパシタ
４ インダクタ
５ 抵抗
６ 分布定数線路
７ 分布定数線路
８ 分布定数線路
９ インダクタ
１０ 分布定数線路
１１ 分布定数線路
１２ 分布定数線路
１３ 入力整合回路
１４ 出力整合回路
１８ ゲート・ソース間抵抗
１９ ゲート・ソース間キャパシタンス２０ 相互
コンダクタンス ２１ ドレイン・ソース間キャパシタンス２２ ド
レイン・ソース間抵抗
コンダクタンス ２１ ドレイン・ソース間キャパシタンス２２ ド
レイン・ソース間抵抗
Claims (1)
- 【請求項１】 ソース接地されたＦＥＴと入力整合回
路と出力整合回路からなり、上記ＦＥＴのゲート端子に
直列のインダクタンスが含まれる増幅器において、イン
ダクタンスを含むＦＥＴのゲート端子と接地間にキャパ
シタとインダクタより構成される並列共振回路と抵抗を
直列に接続したことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101891A JP2724253B2 (ja) | 1991-04-16 | 1991-04-16 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101891A JP2724253B2 (ja) | 1991-04-16 | 1991-04-16 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04317206A true JPH04317206A (ja) | 1992-11-09 |
| JP2724253B2 JP2724253B2 (ja) | 1998-03-09 |
Family
ID=14550315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11101891A Expired - Fee Related JP2724253B2 (ja) | 1991-04-16 | 1991-04-16 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2724253B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066150A (ja) * | 1992-06-18 | 1994-01-14 | Mitsubishi Electric Corp | 高周波トランジスタ回路 |
| JPH1065464A (ja) * | 1996-08-23 | 1998-03-06 | Toshiba Corp | マイクロ波回路 |
| JPH11103205A (ja) * | 1997-09-29 | 1999-04-13 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002325021A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | マイクロ波広帯域増幅器 |
| WO2009054096A1 (ja) * | 2007-10-22 | 2009-04-30 | Advantest Corporation | 分布型増幅装置および増幅器 |
| JP2009207060A (ja) * | 2008-02-29 | 2009-09-10 | Mitsubishi Electric Corp | 高周波半導体増幅器 |
| JP2009284005A (ja) * | 2008-05-19 | 2009-12-03 | Mitsubishi Electric Corp | 高周波増幅回路 |
| JP2010154235A (ja) * | 2008-12-25 | 2010-07-08 | Mitsubishi Electric Corp | 高周波半導体増幅器 |
| CN102594264A (zh) * | 2012-02-22 | 2012-07-18 | 刘轶 | 射频功率放大器及其输入匹配电路 |
-
1991
- 1991-04-16 JP JP11101891A patent/JP2724253B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066150A (ja) * | 1992-06-18 | 1994-01-14 | Mitsubishi Electric Corp | 高周波トランジスタ回路 |
| JPH1065464A (ja) * | 1996-08-23 | 1998-03-06 | Toshiba Corp | マイクロ波回路 |
| JPH11103205A (ja) * | 1997-09-29 | 1999-04-13 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002325021A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | マイクロ波広帯域増幅器 |
| WO2009054096A1 (ja) * | 2007-10-22 | 2009-04-30 | Advantest Corporation | 分布型増幅装置および増幅器 |
| US7915957B2 (en) | 2007-10-22 | 2011-03-29 | Advantest Corporation | Distributed amplification apparatus and amplifier |
| JP5211061B2 (ja) * | 2007-10-22 | 2013-06-12 | 株式会社アドバンテスト | 分布型増幅装置および増幅器 |
| JP2009207060A (ja) * | 2008-02-29 | 2009-09-10 | Mitsubishi Electric Corp | 高周波半導体増幅器 |
| JP2009284005A (ja) * | 2008-05-19 | 2009-12-03 | Mitsubishi Electric Corp | 高周波増幅回路 |
| JP2010154235A (ja) * | 2008-12-25 | 2010-07-08 | Mitsubishi Electric Corp | 高周波半導体増幅器 |
| CN102594264A (zh) * | 2012-02-22 | 2012-07-18 | 刘轶 | 射频功率放大器及其输入匹配电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2724253B2 (ja) | 1998-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015968A (en) | Feedback cascode amplifier | |
| JP3883707B2 (ja) | ２周波整合回路 | |
| Ritter | SDA, A New Solution for Transceivers | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| JPH0477009A (ja) | 増幅回路 | |
| US5349306A (en) | Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits | |
| US5072199A (en) | Broadband N-way active power splitter | |
| JPH0396007A (ja) | インピーダンス変換を行うための装置 | |
| JPH04317206A (ja) | 増幅器 | |
| JPH06103810B2 (ja) | 電界効果トランジスタ増幅器 | |
| US5315265A (en) | Low intermodulation distortion FET amplifier using parasitic resonant matching | |
| JP5246028B2 (ja) | マイクロ波増幅器 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JP3522630B2 (ja) | 単相信号／差動信号変換型の電圧増幅器 | |
| US5099155A (en) | Active element filter network | |
| US7202762B2 (en) | Q enhancement circuit and method | |
| JPH08204472A (ja) | 高周波増幅回路 | |
| JPH0514081A (ja) | 電界効果トランジスタ増幅器 | |
| JP3150806B2 (ja) | マイクロ波フィルタ回路 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0514080A (ja) | 電界効果トランジスタ増幅器 | |
| JP2841724B2 (ja) | 半導体装置 | |
| JPH0766659A (ja) | マイクロ波増幅器 | |
| JPH0115221Y2 (ja) | ||
| JP2763031B2 (ja) | 位相反転器及びこれを用いたプッシュプル電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |