JPH0115221Y2 - - Google Patents
Info
- Publication number
- JPH0115221Y2 JPH0115221Y2 JP7409780U JP7409780U JPH0115221Y2 JP H0115221 Y2 JPH0115221 Y2 JP H0115221Y2 JP 7409780 U JP7409780 U JP 7409780U JP 7409780 U JP7409780 U JP 7409780U JP H0115221 Y2 JPH0115221 Y2 JP H0115221Y2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- blocking capacitor
- field effect
- source
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【考案の詳細な説明】
本考案はソース接地電界効果トランジスタ増幅
器に関し、特に低周波側に帯域を広げた超広帯域
電界効果トランジスタ増幅器に関する。
器に関し、特に低周波側に帯域を広げた超広帯域
電界効果トランジスタ増幅器に関する。
通常ソース接地電界効果トランジスタの入力イ
ンピーダンスは、マイクロ波帯等の高い周波数帯
を除けば信号源内部抵抗に比べて充分に高い。し
たがつて増幅器の初段に用いられるFETのゲー
ト電極とソース電極の間に、信号源内部抵抗と等
しい抵抗値をもつ抵抗器を接続することにより、
増幅器入力インピーダンスは信号源インピーダン
スに整合がとれる。このとき通常FETのゲート
電極に加えられるバイアス電圧が信号源に加わら
ないようにするために該ゲート電極と信号源の間
に直列に第一の直流阻止用キヤパシタを設ける。
さらにゲート電極と接地面とを直流的に隔離する
ために、前記初段FETのゲート電極とソース電
極の間に、該抵抗器と第二の直流阻止用キヤパシ
タを直列に接続することが行なわれている。ここ
で前記第一のキヤパシタと第二のキヤパシタは、
前述したように直流阻止用であり、交流に対して
は広い周波数帯にわたつて可能な限り低いインピ
ーダンス値を示すものが望ましい。したがつて直
流阻止用キヤパシタには周波数特性がよいことと
同時に大静電容量であることが要求される。しか
しながら、この周波数特性が良いことと、大静電
容量であることは通常互いに相反する。したがつ
て周波数特性を考慮すると、静電容量を大きくす
ることには制限が生じ、増幅器の低域遮断周波数
は高くならざるを得ないという欠点があつた。
ンピーダンスは、マイクロ波帯等の高い周波数帯
を除けば信号源内部抵抗に比べて充分に高い。し
たがつて増幅器の初段に用いられるFETのゲー
ト電極とソース電極の間に、信号源内部抵抗と等
しい抵抗値をもつ抵抗器を接続することにより、
増幅器入力インピーダンスは信号源インピーダン
スに整合がとれる。このとき通常FETのゲート
電極に加えられるバイアス電圧が信号源に加わら
ないようにするために該ゲート電極と信号源の間
に直列に第一の直流阻止用キヤパシタを設ける。
さらにゲート電極と接地面とを直流的に隔離する
ために、前記初段FETのゲート電極とソース電
極の間に、該抵抗器と第二の直流阻止用キヤパシ
タを直列に接続することが行なわれている。ここ
で前記第一のキヤパシタと第二のキヤパシタは、
前述したように直流阻止用であり、交流に対して
は広い周波数帯にわたつて可能な限り低いインピ
ーダンス値を示すものが望ましい。したがつて直
流阻止用キヤパシタには周波数特性がよいことと
同時に大静電容量であることが要求される。しか
しながら、この周波数特性が良いことと、大静電
容量であることは通常互いに相反する。したがつ
て周波数特性を考慮すると、静電容量を大きくす
ることには制限が生じ、増幅器の低域遮断周波数
は高くならざるを得ないという欠点があつた。
本考案の目的は、前記、欠点が起らない超広帯
域電界効果トランジスタ増幅器を提供することに
ある。
域電界効果トランジスタ増幅器を提供することに
ある。
本考案によればソース接地電界効果トランジス
タ増幅器において、信号源が接続される入力端子
と初段電界効果トランジスタのゲート電極との間
に第一の直流阻止用キヤパシタを直列に接続し、
信号源内部抵抗と等しい抵抗値を持つ抵抗と第二
の直流阻止用キヤパシタとの直列接続回路を前記
初段電界効果トランジスタのゲート電極とソース
電極との間に並列接続し、さらに前記第一の直流
阻止用キヤパシタの静電容量値と前記第二の直流
阻止用キヤパシタの静電容量値とを等しくしたこ
とを特徴とする超広帯域電界効果トランジスタ増
幅器が得られる。
タ増幅器において、信号源が接続される入力端子
と初段電界効果トランジスタのゲート電極との間
に第一の直流阻止用キヤパシタを直列に接続し、
信号源内部抵抗と等しい抵抗値を持つ抵抗と第二
の直流阻止用キヤパシタとの直列接続回路を前記
初段電界効果トランジスタのゲート電極とソース
電極との間に並列接続し、さらに前記第一の直流
阻止用キヤパシタの静電容量値と前記第二の直流
阻止用キヤパシタの静電容量値とを等しくしたこ
とを特徴とする超広帯域電界効果トランジスタ増
幅器が得られる。
本考案においては、直流阻止用キヤパシタの容
量値とは無関係に低域遮断周波数が極めて低いと
いう特徴を有するため、特に大静電容量キヤパシ
タを実現しにくいマイクロ波帯にまで帯域上限を
伸ばした超広帯域電界効果トランジスタにおいて
その効果は顕著になる。
量値とは無関係に低域遮断周波数が極めて低いと
いう特徴を有するため、特に大静電容量キヤパシ
タを実現しにくいマイクロ波帯にまで帯域上限を
伸ばした超広帯域電界効果トランジスタにおいて
その効果は顕著になる。
以下本考案を図面を用いて詳述する。
図は本考案を説明するための図である。図にお
いてソース接地された電界効果トランジスタ１の
ゲート電極２とソース電極３の間が抵抗R0およ
びキヤパシタC2の直列回路で結ばれ、信号源イ
ンピーダンスR0をもつた信号源４の入力端子５
と前記ゲート電極２の間はキヤパシタC1で結ば
れている。ここで電界効果トランジスタ１の入力
インピーダンスは低周波域では無限大と見なせ
る。したがつて電界効果トランジスタのゲート２
とソース３の間に加わる信号電圧V2、信号源電
圧V1とするとR0，C1，C2を用いてV2／V1は V2／V1＝R0＋１／jwC2／R0＋１／jwC1＋R0＋１／jwC2
…(1) と表わされる。(1)式においてｗが充分大きいと lim ｗ→∞V2／V1＝R0／R0＋R0＝１／２ …(2) となり、C1，C2の値に関係なくV2／V1は1/2に
なる。そこでV2／V1がｗによらず1/2になる条件
を求めると R0＋１／jwC2／2R0＋１／jw（１／C1＋１／C2）＝１
／２…(3) より C1＝C2 …(4) を得る。以上より電界効果トランジスタの入力イ
ンピーダンスが無限大と見なせる周波数域では、
C1＝C2とするとV2／V1は周波数によらず一定
で、常に1/2になる。したがつて、電界効果トラ
ンジスタの入力端電圧V2は１／２V1の一定値を保 ち、入力回路における電圧利得の変化を無くする
ことができる。
いてソース接地された電界効果トランジスタ１の
ゲート電極２とソース電極３の間が抵抗R0およ
びキヤパシタC2の直列回路で結ばれ、信号源イ
ンピーダンスR0をもつた信号源４の入力端子５
と前記ゲート電極２の間はキヤパシタC1で結ば
れている。ここで電界効果トランジスタ１の入力
インピーダンスは低周波域では無限大と見なせ
る。したがつて電界効果トランジスタのゲート２
とソース３の間に加わる信号電圧V2、信号源電
圧V1とするとR0，C1，C2を用いてV2／V1は V2／V1＝R0＋１／jwC2／R0＋１／jwC1＋R0＋１／jwC2
…(1) と表わされる。(1)式においてｗが充分大きいと lim ｗ→∞V2／V1＝R0／R0＋R0＝１／２ …(2) となり、C1，C2の値に関係なくV2／V1は1/2に
なる。そこでV2／V1がｗによらず1/2になる条件
を求めると R0＋１／jwC2／2R0＋１／jw（１／C1＋１／C2）＝１
／２…(3) より C1＝C2 …(4) を得る。以上より電界効果トランジスタの入力イ
ンピーダンスが無限大と見なせる周波数域では、
C1＝C2とするとV2／V1は周波数によらず一定
で、常に1/2になる。したがつて、電界効果トラ
ンジスタの入力端電圧V2は１／２V1の一定値を保 ち、入力回路における電圧利得の変化を無くする
ことができる。
このような本考案によれば、直流阻止用キヤパ
シタの静電容量値とは無関係に低域遮断周波数を
限りなく直流に近づけることができ、特に大静電
容量を実現しにくいマイクロ波帯にまで帯域上限
を伸ばした超広帯域電界効果トランジスタにおい
てその効果は顕著になる。
シタの静電容量値とは無関係に低域遮断周波数を
限りなく直流に近づけることができ、特に大静電
容量を実現しにくいマイクロ波帯にまで帯域上限
を伸ばした超広帯域電界効果トランジスタにおい
てその効果は顕著になる。
なお、本実施例においてはゲート入力回路は省
略してあるが、マイクロストリツプ型分布定数マ
イクロ波回路等の低周波帯では単なる短絡回路と
して働くマイクロ波回路をゲート入力回路として
用いることができる。
略してあるが、マイクロストリツプ型分布定数マ
イクロ波回路等の低周波帯では単なる短絡回路と
して働くマイクロ波回路をゲート入力回路として
用いることができる。
図は本考案を説明するための図で、図において
１はソース接地電界効果トランジスタ、２はゲー
ト電極、３はソース電極、４は信号源、５は入力
端子であり、R0は抵抗、C1，C2はキヤパシタを
表す。
１はソース接地電界効果トランジスタ、２はゲー
ト電極、３はソース電極、４は信号源、５は入力
端子であり、R0は抵抗、C1，C2はキヤパシタを
表す。
Claims (1)
- ソース接地電界効果トランジスタ増幅器におい
て、信号源が接続される入力端子と初段電界効果
トランジスタのゲート電極との間に第一の直流阻
止用キヤパシタを直列に接続し、信号源内部抵抗
と等しい抵抗値を持つ抵抗と第二の直流阻止用キ
ヤパシタとの直列接続回路を前記初段電界効果ト
ランジスタのゲート電極とソース電極との間に並
列接続し、さらに前記第一の直流阻止用キヤパシ
タの静電容量値と前記第二の直流阻止用キヤパシ
タの静電容量値とを等しくしたことを特徴とする
超広帯域電界効果トランジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7409780U JPH0115221Y2 (ja) | 1980-05-29 | 1980-05-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7409780U JPH0115221Y2 (ja) | 1980-05-29 | 1980-05-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56176516U JPS56176516U (ja) | 1981-12-26 |
| JPH0115221Y2 true JPH0115221Y2 (ja) | 1989-05-08 |
Family
ID=29436838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7409780U Expired JPH0115221Y2 (ja) | 1980-05-29 | 1980-05-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0115221Y2 (ja) |
-
1980
- 1980-05-29 JP JP7409780U patent/JPH0115221Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56176516U (ja) | 1981-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724253B2 (ja) | 増幅器 | |
| JPH0115221Y2 (ja) | ||
| JP2864195B2 (ja) | 分布増幅器 | |
| JP3373435B2 (ja) | 抵抗帰還トランジスタ | |
| JPH05251962A (ja) | 増幅器 | |
| JPH0232626A (ja) | 高周波増幅回路 | |
| JPS642448Y2 (ja) | ||
| JPS5899913U (ja) | 高周波増幅器 | |
| JP2642600B2 (ja) | 半導体高周波スイッチ回路 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JP2841724B2 (ja) | 半導体装置 | |
| JPH08321726A (ja) | 増幅回路 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JP3114179B2 (ja) | Ｆｅｔ集積装置 | |
| JPS6327104A (ja) | 並列帰還型増幅器 | |
| JP3315299B2 (ja) | マイクロ波スイッチ | |
| JPS5924196Y2 (ja) | Ｆｅｔスイツチ回路 | |
| JP3207451B2 (ja) | マイクロ波半導体装置 | |
| JPH0542491Y2 (ja) | ||
| JP2591229B2 (ja) | 分布増幅器 | |
| JPH1065464A (ja) | マイクロ波回路 | |
| JPH0514081A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0374534B2 (ja) | ||
| JPH0570325B2 (ja) | ||
| JP2876701B2 (ja) | 演算増幅回路 |