JPH0542491Y2 - - Google Patents
Info
- Publication number
- JPH0542491Y2 JPH0542491Y2 JP12991587U JP12991587U JPH0542491Y2 JP H0542491 Y2 JPH0542491 Y2 JP H0542491Y2 JP 12991587 U JP12991587 U JP 12991587U JP 12991587 U JP12991587 U JP 12991587U JP H0542491 Y2 JPH0542491 Y2 JP H0542491Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- resistor
- output terminal
- noise
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 6
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、定電流回路に関するものであり、詳
しくは演算増幅器で電流制御素子を駆動するよう
に構成された定電流回路の改善に関するものであ
る。
しくは演算増幅器で電流制御素子を駆動するよう
に構成された定電流回路の改善に関するものであ
る。
（従来の技術）
定電流回路の一種に、演算増幅器で電流制御素
子を駆動するように構成されたものがある。
子を駆動するように構成されたものがある。
第３図は、このような従来の定電流回路の一例
を示す回路図である。第３図において、１は演算
増幅器であり、非反転入力端子には基準電圧Vr
が加えられ、出力端子はFET２のゲートに接続
され、反転入力端子はFET２のソースに接続さ
れている。FET２のドレインには負荷RLを介し
て電源＋Ｖが接続され、ソースは抵抗Rrを介し
て接地されている。
を示す回路図である。第３図において、１は演算
増幅器であり、非反転入力端子には基準電圧Vr
が加えられ、出力端子はFET２のゲートに接続
され、反転入力端子はFET２のソースに接続さ
れている。FET２のドレインには負荷RLを介し
て電源＋Ｖが接続され、ソースは抵抗Rrを介し
て接地されている。
このような構成において、演算増幅器１は、負
荷電流ILによる抵抗Rrにおける電圧降下IL・Rrと
基準電圧Vrとが等しくなるようにFET２のゲー
ト電圧を制御する。これらの関係を式で示すと、 IL＝Vr／Rr になる。これにより、負荷RLから一定電流ILが吸
収されることになる。
荷電流ILによる抵抗Rrにおける電圧降下IL・Rrと
基準電圧Vrとが等しくなるようにFET２のゲー
ト電圧を制御する。これらの関係を式で示すと、 IL＝Vr／Rr になる。これにより、負荷RLから一定電流ILが吸
収されることになる。
ところで、このような従来の構成によれば、演
算増幅器１の内部雑音による高域雑音が比較的大
きいという問題がある。
算増幅器１の内部雑音による高域雑音が比較的大
きいという問題がある。
そこで、このような雑音を低減するために、例
えば第４図に示すように、演算増幅器１の出力端
子とFET２のゲートとの間に抵抗R1を接続する
とともにこれらFET２のゲートと抵抗R1との接
続点をコンデンサC1と抵抗Rcとの直列回路を介
して接地することが行われている。これら抵抗
R1とコンデンサC1は演算増幅器１の雑音を除去
するためのカツトオフ周波数fc＝１／（2πC1R1）
のローパスフイルタを形成し、抵抗Rcは位相補
正用の抵抗として作用する。
えば第４図に示すように、演算増幅器１の出力端
子とFET２のゲートとの間に抵抗R1を接続する
とともにこれらFET２のゲートと抵抗R1との接
続点をコンデンサC1と抵抗Rcとの直列回路を介
して接地することが行われている。これら抵抗
R1とコンデンサC1は演算増幅器１の雑音を除去
するためのカツトオフ周波数fc＝１／（2πC1R1）
のローパスフイルタを形成し、抵抗Rcは位相補
正用の抵抗として作用する。
これにより、雑音は、Rc／（R1＋Rc）に減少
する。
する。
ところが、このような構成において、位相補正
用の抵抗Rcを小さくすると回路の伝達特性にピ
ークが発生して動作が不安定になつてしまい、雑
音の低減には限界がある。
用の抵抗Rcを小さくすると回路の伝達特性にピ
ークが発生して動作が不安定になつてしまい、雑
音の低減には限界がある。
（考案が解決しようとする問題点）
本考案は、これらの問題点に着目してなされた
ものであり、その目的は、演算増幅器が発生する
雑音を効果的に除去でき、低雑音で安定に動作す
る定電流回路を提供することにある。
ものであり、その目的は、演算増幅器が発生する
雑音を効果的に除去でき、低雑音で安定に動作す
る定電流回路を提供することにある。
（問題点を解決するための手段）
このような問題点を解決する本考案は、
オフセツト調整端子を有する演算増幅器と、
この演算増幅器の出力端子とオフセツト調整端
子との間に接続された位相補正コンデンサと、 前記演算増幅器の出力端子に接続されたローパ
スフイルタと、 このローパスフイルタを介して加えられる前記
演算増幅器の出力信号により駆動される電流制御
素子、 とで構成されたことを特徴とする。
子との間に接続された位相補正コンデンサと、 前記演算増幅器の出力端子に接続されたローパ
スフイルタと、 このローパスフイルタを介して加えられる前記
演算増幅器の出力信号により駆動される電流制御
素子、 とで構成されたことを特徴とする。
（実施例）
以下、図面を用いて本考案の実施例を詳細に説
明する。
明する。
第１図は本考案の一実施例を示す回路図であ
り、第３図と同一部分には同一符号を付けてい
る。第１図において、３はオフセツト調整端子
T1を有する演算増幅器であり、オフセツト調整
端子T1と出力端子T6との間には位相補正コンデ
ンサCcが接続されている。なお、T2は演算増幅
器３の初段増幅部の反転入力端子を示し、T3は
演算増幅器３の初段増幅部の非反転入力端子を示
している。第２図は、このような演算増幅器３の
内部の要部回路図である。第２図に示すように、
位相補正コンデンサCcは、出力増幅部の反転入
力端子T1と出力端子T6との間に接続されること
になる。
り、第３図と同一部分には同一符号を付けてい
る。第１図において、３はオフセツト調整端子
T1を有する演算増幅器であり、オフセツト調整
端子T1と出力端子T6との間には位相補正コンデ
ンサCcが接続されている。なお、T2は演算増幅
器３の初段増幅部の反転入力端子を示し、T3は
演算増幅器３の初段増幅部の非反転入力端子を示
している。第２図は、このような演算増幅器３の
内部の要部回路図である。第２図に示すように、
位相補正コンデンサCcは、出力増幅部の反転入
力端子T1と出力端子T6との間に接続されること
になる。
このような構成において、演算増幅器３から出
力される雑音は、従来の第４図と同様に、コンデ
ンサC1と抵抗R1とで形成されるローパスフイル
タにより大幅に低減される。一方、これらコンデ
ンサC1と抵抗R1とで形成されるローパスフイル
タによりポールが１つ増えることから、位相補正
コンデンサCcを出力増幅部の反転入力端子T1と
出力端子T6との間に接続しない状態では伝達特
性にピークを生じることになる。しかし、このピ
ークは出力増幅部の反転入力端子T1と出力端子
T6との間に位相補正コンデンサCcを接続して出
力電流を帰還することにより消滅させることがで
きる。すなわち、伝達特性に発生するピークは位
相補正コンデンサCcの大きさに応じて低域にシ
フトすることになり、適切な値（例えば0.01μF）
に選定することにより消滅させることができる。
力される雑音は、従来の第４図と同様に、コンデ
ンサC1と抵抗R1とで形成されるローパスフイル
タにより大幅に低減される。一方、これらコンデ
ンサC1と抵抗R1とで形成されるローパスフイル
タによりポールが１つ増えることから、位相補正
コンデンサCcを出力増幅部の反転入力端子T1と
出力端子T6との間に接続しない状態では伝達特
性にピークを生じることになる。しかし、このピ
ークは出力増幅部の反転入力端子T1と出力端子
T6との間に位相補正コンデンサCcを接続して出
力電流を帰還することにより消滅させることがで
きる。すなわち、伝達特性に発生するピークは位
相補正コンデンサCcの大きさに応じて低域にシ
フトすることになり、適切な値（例えば0.01μF）
に選定することにより消滅させることができる。
ここで、位相補正コンデンサCcを演算増幅器
３の反転入力端子と出力端子の間に接続すること
も考えられるが、この場合には演算増幅器の雑音
は位相補正コンデンサCcを通つて抵抗Rrに直接
流れ込むことになり、雑音を低減できなくなる。
３の反転入力端子と出力端子の間に接続すること
も考えられるが、この場合には演算増幅器の雑音
は位相補正コンデンサCcを通つて抵抗Rrに直接
流れ込むことになり、雑音を低減できなくなる。
なお、上記実施例では、電流制御素子として
FETを用いる例を示したが、通常のトランジス
タであつてもよい。
FETを用いる例を示したが、通常のトランジス
タであつてもよい。
また、上記実施例では、一端が電源に接続され
ている負荷から一定電流を吸収する例を示した
が、一端が接地されている負荷に一定電流を流し
込む回路にも有効である。
ている負荷から一定電流を吸収する例を示した
が、一端が接地されている負荷に一定電流を流し
込む回路にも有効である。
（考案の効果）
以上説明したように、本考案によれば、演算増
幅器が発生する雑音を効果的に除去でき、低雑音
で安定に動作する定電流回路が実現でき、実用上
の効果は大きい。
幅器が発生する雑音を効果的に除去でき、低雑音
で安定に動作する定電流回路が実現でき、実用上
の効果は大きい。
第１図は本考案の一実施例を示す回路図、第２
図は第１図で用いる演算増幅器の内部の要部回路
図、第３図および第４図はそれぞれ従来の定電流
回路の一例を示す回路図である。 ２……FET（電流制御素子）、３……演算増幅
器、Rr，R1……抵抗、C1，Cc……コンデンサ。
図は第１図で用いる演算増幅器の内部の要部回路
図、第３図および第４図はそれぞれ従来の定電流
回路の一例を示す回路図である。 ２……FET（電流制御素子）、３……演算増幅
器、Rr，R1……抵抗、C1，Cc……コンデンサ。
Claims (1)
- 【実用新案登録請求の範囲】 オフセツト調整端子を有する演算増幅器と、 この演算増幅器の出力端子とオフセツト調整端
子との間に接続された位相補正コンデンサと、 前記演算増幅器の出力端子に接続されたローパ
スフイルタと、 このローパスフイルタを介して加えられる前記
演算増幅器の出力信号により駆動される電流制御
素子、 とで構成されたことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12991587U JPH0542491Y2 (ja) | 1987-08-26 | 1987-08-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12991587U JPH0542491Y2 (ja) | 1987-08-26 | 1987-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6435410U JPS6435410U (ja) | 1989-03-03 |
| JPH0542491Y2 true JPH0542491Y2 (ja) | 1993-10-26 |
Family
ID=31384627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12991587U Expired - Lifetime JPH0542491Y2 (ja) | 1987-08-26 | 1987-08-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0542491Y2 (ja) |
-
1987
- 1987-08-26 JP JP12991587U patent/JPH0542491Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6435410U (ja) | 1989-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6315765B2 (ja) | ||
| US5216375A (en) | Variable time-constant type differentiator | |
| JPH0616570B2 (ja) | 演算増幅器 | |
| JPH0542491Y2 (ja) | ||
| JPS5931048Y2 (ja) | 低雑音増幅器 | |
| JPS6017935Y2 (ja) | 増幅器 | |
| JP3057397B2 (ja) | 変位比例型変換器 | |
| JPH0533059Y2 (ja) | ||
| JPS6133707Y2 (ja) | ||
| JPH0793547B2 (ja) | マイクロ波電力増幅器 | |
| JP2876701B2 (ja) | 演算増幅回路 | |
| JPS6336745Y2 (ja) | ||
| JPS584327Y2 (ja) | 増幅回路 | |
| JPH0323690Y2 (ja) | ||
| JP3300421B2 (ja) | 高周波増幅器 | |
| JPS59813Y2 (ja) | 増幅回路 | |
| JPS58978Y2 (ja) | チヤ−ジアンプ | |
| JP2001094361A (ja) | 高周波増幅回路 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPH0115221Y2 (ja) | ||
| JPH0540575Y2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPH0221782Y2 (ja) | ||
| JPH05335850A (ja) | Ｂｔｌアンプ | |
| JPS6234166B2 (ja) |