JP3207451B2 - マイクロ波半導体装置 - Google Patents
マイクロ波半導体装置Info
- Publication number
- JP3207451B2 JP3207451B2 JP13881691A JP13881691A JP3207451B2 JP 3207451 B2 JP3207451 B2 JP 3207451B2 JP 13881691 A JP13881691 A JP 13881691A JP 13881691 A JP13881691 A JP 13881691A JP 3207451 B2 JP3207451 B2 JP 3207451B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- resistance
- feedback circuit
- microwave semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、例えばマイクロ波の
増幅装置等に用いられるマイクロ波半導体装置に関す
る。
増幅装置等に用いられるマイクロ波半導体装置に関す
る。
【０００２】
【従来の技術】一般に、この種のマイクロ波半導体装置
は電界効果トランジスタ（ＦＥＴ）を用いて、例えばマ
イクロ波の周波数帯域において増幅器を構成する場合、
ＦＥＴの入出力にはそれぞれのインピーダンスに複素共
役整合する回路を設ける必要がある。この入出力の双方
を複素共役整合するためには、回路の安定指数（Ｋ）を
１より大きく設定しなければならない。このようなマイ
クロ波半導体装置にあっては、Ｇa Ａs ＦＥＴを用いた
場合、数ＧＨz 程度以下の周波数帯域で、Ｋが１より小
さく、このため安定化の回路を設ける必要がある。
は電界効果トランジスタ（ＦＥＴ）を用いて、例えばマ
イクロ波の周波数帯域において増幅器を構成する場合、
ＦＥＴの入出力にはそれぞれのインピーダンスに複素共
役整合する回路を設ける必要がある。この入出力の双方
を複素共役整合するためには、回路の安定指数（Ｋ）を
１より大きく設定しなければならない。このようなマイ
クロ波半導体装置にあっては、Ｇa Ａs ＦＥＴを用いた
場合、数ＧＨz 程度以下の周波数帯域で、Ｋが１より小
さく、このため安定化の回路を設ける必要がある。
【０００３】ところで、このような回路を安定化する手
段として、特にＧa Ａs モノリシックマイクロ波集積回
路（ＭＭＩＣ）においては、ＦＥＴのゲート端子とドレ
イン端子との間に抵抗素子による帰還回路を設ける方法
が採られている。この帰還回路は、ＦＥＴのゲートとド
レインを直流的に分離する直流阻止キャパシタンス素子
を設ける必要があるために、その抵抗素子とキャパシタ
ンス素子が直列に接続構成される。この帰還回路の抵抗
素子は薄膜抵抗もしくはＧa Ａs ＦＥＴの能動層と同層
のｎ層に形成され、そのキャパシタンス素子は２つの金
属膜の間に誘電体膜を挟んだいわゆるＭＩＭ構造に形成
される。そして、このような帰還回路は所望の抵抗値及
びキャパシタンス値を有することが要求されるうえ、素
子間を接続構成しなければならないために、物理的に一
定の大きさを有する。
段として、特にＧa Ａs モノリシックマイクロ波集積回
路（ＭＭＩＣ）においては、ＦＥＴのゲート端子とドレ
イン端子との間に抵抗素子による帰還回路を設ける方法
が採られている。この帰還回路は、ＦＥＴのゲートとド
レインを直流的に分離する直流阻止キャパシタンス素子
を設ける必要があるために、その抵抗素子とキャパシタ
ンス素子が直列に接続構成される。この帰還回路の抵抗
素子は薄膜抵抗もしくはＧa Ａs ＦＥＴの能動層と同層
のｎ層に形成され、そのキャパシタンス素子は２つの金
属膜の間に誘電体膜を挟んだいわゆるＭＩＭ構造に形成
される。そして、このような帰還回路は所望の抵抗値及
びキャパシタンス値を有することが要求されるうえ、素
子間を接続構成しなければならないために、物理的に一
定の大きさを有する。
【０００４】しかしながら、上記マイクロ波半導体装置
では、マイクロ波の周波数帯域における信号の波長が短
いために、帰還回路の寸法が無視できず、該帰還回路の
いわゆる分布定数効果により著しく高周波特性が劣化さ
れ、所望の特性を確保することが困難となるという問題
を有していた。
では、マイクロ波の周波数帯域における信号の波長が短
いために、帰還回路の寸法が無視できず、該帰還回路の
いわゆる分布定数効果により著しく高周波特性が劣化さ
れ、所望の特性を確保することが困難となるという問題
を有していた。
【０００５】
【発明が解決しようとする課題】以上述べたように、従
来のマイクロ波半導体装置では、帰還回路の分布定数効
果により高周波特性が劣化されるという問題を有してい
た。
来のマイクロ波半導体装置では、帰還回路の分布定数効
果により高周波特性が劣化されるという問題を有してい
た。
【０００６】この発明は上記の事情に鑑みてなされたも
ので、構成簡易にして、帰還回路の分布定数効果による
高周波特性の劣化を効果的に防止し得るようにしたマイ
クロ波半導体装置を提供することを目的とする。
ので、構成簡易にして、帰還回路の分布定数効果による
高周波特性の劣化を効果的に防止し得るようにしたマイ
クロ波半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明は、ソース端子
を接地した電界効果トランジスタのゲート端子とドレイ
ン端子の間にキャパシタンス素子と抵抗素子からなる帰
還回路を半絶縁性半導体基板上にモノリシックに集積形
成したマイクロ波半導体装置において、前記抵抗素子を
抵抗値の等しい第１及び第２の抵抗素子で構成して、前
記第１の抵抗素子の一方の端子を前記電界効果トランジ
スタのゲート端子に接続し、その他方の端子を前記キャ
パシタンス素子の一方の端子に接続し、且つ、前記第２
の抵抗素子の一方の端子を前記キャパシタンス素子の他
方の端子に接続し、その他方の端子を前記電界効果トラ
ンジスタのドレイン端子に接続するようにしたものであ
る。
を接地した電界効果トランジスタのゲート端子とドレイ
ン端子の間にキャパシタンス素子と抵抗素子からなる帰
還回路を半絶縁性半導体基板上にモノリシックに集積形
成したマイクロ波半導体装置において、前記抵抗素子を
抵抗値の等しい第１及び第２の抵抗素子で構成して、前
記第１の抵抗素子の一方の端子を前記電界効果トランジ
スタのゲート端子に接続し、その他方の端子を前記キャ
パシタンス素子の一方の端子に接続し、且つ、前記第２
の抵抗素子の一方の端子を前記キャパシタンス素子の他
方の端子に接続し、その他方の端子を前記電界効果トラ
ンジスタのドレイン端子に接続するようにしたものであ
る。
【０００８】
【作用】上記構成によれば、帰還回路は第１及び第２の
抵抗素子の作用により、入出力を複素共役整合した場合
の最大有能利得が向上される。従って、帰還回路の分布
定数効果による高周波特性の向上が図れ、特性向上が図
れる。
抵抗素子の作用により、入出力を複素共役整合した場合
の最大有能利得が向上される。従って、帰還回路の分布
定数効果による高周波特性の向上が図れ、特性向上が図
れる。
【０００９】
【実施例】以下、この発明の実施例について、図面を参
照して詳細に説明する。
照して詳細に説明する。
【００１０】図１及び図２はこの発明の一実施例に係る
マイクロ波半導体装置を示すもので、例えば半絶縁性Ｇ
a Ａs 基板上に形成された電界効果トランジスタ（ＦＥ
Ｔ）１０はソース端子１１ａ，１１ｂが基板を貫通する
バイアホール１２ａ，１２ｂにより基板の背面に形成さ
れた接地電極に接続される。このＦＥＴ１０のゲート端
子１３とドレイン端子１４間には抵抗値の等しい第１及
び第２の抵抗素子１５，１６とキャパシタンス素子１７
とを接続構成した帰還回路が配設される。このうち第１
及び第２の抵抗素子１５，１６は薄膜抵抗あるいはＧa
Ａs ＦＥＴの能動層と同層のｎ層に形成され、他方のキ
ャパシタンス素子１７はＭＩＭ構造あるいはインタディ
ジタル構造等により形成される。
マイクロ波半導体装置を示すもので、例えば半絶縁性Ｇ
a Ａs 基板上に形成された電界効果トランジスタ（ＦＥ
Ｔ）１０はソース端子１１ａ，１１ｂが基板を貫通する
バイアホール１２ａ，１２ｂにより基板の背面に形成さ
れた接地電極に接続される。このＦＥＴ１０のゲート端
子１３とドレイン端子１４間には抵抗値の等しい第１及
び第２の抵抗素子１５，１６とキャパシタンス素子１７
とを接続構成した帰還回路が配設される。このうち第１
及び第２の抵抗素子１５，１６は薄膜抵抗あるいはＧa
Ａs ＦＥＴの能動層と同層のｎ層に形成され、他方のキ
ャパシタンス素子１７はＭＩＭ構造あるいはインタディ
ジタル構造等により形成される。
【００１１】すなわち、第１の抵抗素子１５は、その一
方の端子がＦＥＴ１０のゲート端子１３に接続され、そ
の他方の端子にはキャパシタンス素子１７の一方の端子
が接続される。キャパシタンス素子１７の他方の端子は
第２の抵抗素子１６の一方の端子が接続され、この第２
の抵抗素子１６の他端にはＦＥＴ１０のドレイン端子１
４が接続される。
方の端子がＦＥＴ１０のゲート端子１３に接続され、そ
の他方の端子にはキャパシタンス素子１７の一方の端子
が接続される。キャパシタンス素子１７の他方の端子は
第２の抵抗素子１６の一方の端子が接続され、この第２
の抵抗素子１６の他端にはＦＥＴ１０のドレイン端子１
４が接続される。
【００１２】上記構成において、例えば、ゲート長が
０．８μｍ、ゲート幅が４００μｍのＦＥＴ１０を構成
した場合には、１０ＧＨz で安定指数Ｋが１より小さく
なり無条件安定とならないことにより、その安定化を図
るために、抵抗値Ｒ1 ，Ｒ2 がともに３００Ωの抵抗値
が等しい第１及び第２の抵抗素子１５，１６と、キャパ
シタンス値Ｃ＝２ｐＦのキャパシタンス素子１７を接続
構成した帰還回路がＦＥＴ１０のゲート端子１３とドレ
イン端子１４間に配設される。これによると、１０ＧＨ
z において、入出力を複素共役整合した場合、図３に示
すように第１及び第２の抵抗素子１５，１６の抵抗値Ｒ
1 ，Ｒ2 をそれぞれ３００Ωに設定した状態で、最大有
能利得（ＭＡＧ）が得られる。このＭＡＧは、従来のよ
うにＲ1 ＋Ｒ2 の抵抗値（６００Ω）を持つ１個の抵抗
素子を接続構成した帰還回路に比べて０．２〜０．３ｄ
Ｂ程度増加され、帰還回路の分布定数効果による高周波
特性の向上が図られる。
０．８μｍ、ゲート幅が４００μｍのＦＥＴ１０を構成
した場合には、１０ＧＨz で安定指数Ｋが１より小さく
なり無条件安定とならないことにより、その安定化を図
るために、抵抗値Ｒ1 ，Ｒ2 がともに３００Ωの抵抗値
が等しい第１及び第２の抵抗素子１５，１６と、キャパ
シタンス値Ｃ＝２ｐＦのキャパシタンス素子１７を接続
構成した帰還回路がＦＥＴ１０のゲート端子１３とドレ
イン端子１４間に配設される。これによると、１０ＧＨ
z において、入出力を複素共役整合した場合、図３に示
すように第１及び第２の抵抗素子１５，１６の抵抗値Ｒ
1 ，Ｒ2 をそれぞれ３００Ωに設定した状態で、最大有
能利得（ＭＡＧ）が得られる。このＭＡＧは、従来のよ
うにＲ1 ＋Ｒ2 の抵抗値（６００Ω）を持つ１個の抵抗
素子を接続構成した帰還回路に比べて０．２〜０．３ｄ
Ｂ程度増加され、帰還回路の分布定数効果による高周波
特性の向上が図られる。
【００１３】このように、上記マイクロ波半導体装置は
ＦＥＴ１０のゲート端子１３とドレイン端子１４間に抵
抗値の等しい第１及び第２の抵抗素子１５，１６、キャ
パシタンス素子１７を接続構成した帰還回路を備えて構
成した。これによれば、入出力を複素共役整合した場合
に得られるＭＡＧが増加し、帰還回路の分布定数効果に
よる高周波特性の向上が図れて、所望の特性を容易に確
保することが可能となる。
ＦＥＴ１０のゲート端子１３とドレイン端子１４間に抵
抗値の等しい第１及び第２の抵抗素子１５，１６、キャ
パシタンス素子１７を接続構成した帰還回路を備えて構
成した。これによれば、入出力を複素共役整合した場合
に得られるＭＡＧが増加し、帰還回路の分布定数効果に
よる高周波特性の向上が図れて、所望の特性を容易に確
保することが可能となる。
【００１４】なお、上記実施例では、ＦＥＴ１０のソー
ス端子１１ａ，１１ｂをバイアホール１２ａ，１２ｂに
接地するように構成した場合で説明したが、これに限る
ことなく、ボンディングワイヤ等を用いて接地電極と接
続する構成のものにも適用可能である。よって、この発
明は上記実施例に限ることなく、その他、この発明の要
旨を逸脱しない範囲で種々の変形を実施し得ることは勿
論である。
ス端子１１ａ，１１ｂをバイアホール１２ａ，１２ｂに
接地するように構成した場合で説明したが、これに限る
ことなく、ボンディングワイヤ等を用いて接地電極と接
続する構成のものにも適用可能である。よって、この発
明は上記実施例に限ることなく、その他、この発明の要
旨を逸脱しない範囲で種々の変形を実施し得ることは勿
論である。
【００１５】
【発明の効果】以上詳述したように、この発明によれ
ば、構成簡易にして、帰還回路の分布定数効果による高
周波特性の劣化を効果的に防止し得るようにしたマイク
ロ波半導体装置を提供することができる。
ば、構成簡易にして、帰還回路の分布定数効果による高
周波特性の劣化を効果的に防止し得るようにしたマイク
ロ波半導体装置を提供することができる。
【図１】この発明の一実施例に係るマイクロ波半導体装
置の構成を示した図。
置の構成を示した図。
【図２】図１の等価回路を示した図。
【図３】図１の第１及び第２の抵抗素子に対する最大有
能利得の変化を示した図。
能利得の変化を示した図。
１０…ＦＥＴ、１１ａ，１１ｂ…ソース端子、１２ａ，
１２ｂ…バイアホール、１３…ゲート端子、１４…ドレ
イン端子、１５，１６…第１及び第２の抵抗素子、１７
…キャパシタンス素子。
１２ｂ…バイアホール、１３…ゲート端子、１４…ドレ
イン端子、１５，１６…第１及び第２の抵抗素子、１７
…キャパシタンス素子。
Claims (1)
- 【請求項１】 ソース端子を接地した電界効果トランジ
スタのゲート端子とドレイン端子の間にキャパシタンス
素子と抵抗素子からなる帰還回路を半絶縁性半導体基板
上にモノリシックに集積形成したマイクロ波半導体装置
において、前記抵抗素子は抵抗値の等しい第１及び第２
の抵抗素子で構成され、前記第１の抵抗素子の一方の端
子が前記電界効果トランジスタのゲート端子に接続さ
れ、その他方の端子が前記キャパシタンス素子の一方の
端子に接続され、且つ、前記第２の抵抗素子の一方の端
子が前記キャパシタンス素子の他方の端子に接続され、
その他方の端子が前記電界効果トランジスタのドレイン
端子に接続されてなることを特徴とするマイクロ波半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13881691A JP3207451B2 (ja) | 1991-06-11 | 1991-06-11 | マイクロ波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13881691A JP3207451B2 (ja) | 1991-06-11 | 1991-06-11 | マイクロ波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04364082A JPH04364082A (ja) | 1992-12-16 |
| JP3207451B2 true JP3207451B2 (ja) | 2001-09-10 |
Family
ID=15230911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13881691A Expired - Lifetime JP3207451B2 (ja) | 1991-06-11 | 1991-06-11 | マイクロ波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207451B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3793069B2 (ja) * | 2001-10-30 | 2006-07-05 | 三菱電機株式会社 | 半導体装置 |
-
1991
- 1991-06-11 JP JP13881691A patent/JP3207451B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04364082A (ja) | 1992-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208547A (en) | Distributed amplifier having negative feedback | |
| US5365197A (en) | Low-noise distributed amplifier | |
| US4543535A (en) | Distributed power amplifier | |
| US4486719A (en) | Distributed amplifier | |
| US5028879A (en) | Compensation of the gate loading loss for travelling wave power amplifiers | |
| US4875023A (en) | Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship | |
| US4772858A (en) | Distributed amplifying switch/rf combiner | |
| US4908531A (en) | Monolithic active isolator | |
| JP3439344B2 (ja) | 半導体増幅器 | |
| JP3207451B2 (ja) | マイクロ波半導体装置 | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| US4786881A (en) | Amplifier with integrated feedback network | |
| JPH0758870B2 (ja) | 低抗帰還形増幅器 | |
| JP2841724B2 (ja) | 半導体装置 | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JP2798051B2 (ja) | 電界効果トランジスタ | |
| JP2878900B2 (ja) | 高出力半導体増幅器 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JPH06120414A (ja) | マイクロ波集積回路素子 | |
| JPH0793547B2 (ja) | マイクロ波電力増幅器 | |
| JPH11346131A (ja) | 高周波利得可変増幅回路 | |
| JP2518544B2 (ja) | マイクロ波集積回路 | |
| JPH0774557A (ja) | マイクロ波半導体装置 | |
| JPH06101653B2 (ja) | モノリシツクマイクロ波増幅器 | |
| JP2003069352A (ja) | Ｆｅｔ差動増幅回路およびそれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |