JPH04266239A - ディジタルストリーム伝送回路およびディジタルループ伝送システム - Google Patents
ディジタルストリーム伝送回路およびディジタルループ伝送システムInfo
- Publication number
- JPH04266239A JPH04266239A JP3291970A JP29197091A JPH04266239A JP H04266239 A JPH04266239 A JP H04266239A JP 3291970 A JP3291970 A JP 3291970A JP 29197091 A JP29197091 A JP 29197091A JP H04266239 A JPH04266239 A JP H04266239A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- message
- control unit
- bytes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims abstract description 45
- 238000004891 communication Methods 0.000 abstract description 11
- 238000001514 detection method Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L51/00—User-to-user messaging in packet-switching networks, transmitted according to store-and-forward or real-time protocols, e.g. e-mail
- H04L51/21—Monitoring or handling of messages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、バンク制御ユニットと
周辺装置との間で利用できるようなメッセージ指向デジ
タル通信に関する。
周辺装置との間で利用できるようなメッセージ指向デジ
タル通信に関する。
【０００２】
【従来の技術】現在のデジタル・ループ技術では、中央
オフィス端末とリモート端末との間、およびリモート端
末と加入者との間でデジタル伝送が発生する。チャネル
などの種々のリモート端末が、バンク制御ユニットによ
って制御されが、バンク制御ユニットは、レジスタ指向
のインタフェースを通して種々の周辺ユニットと通信を
行う。
オフィス端末とリモート端末との間、およびリモート端
末と加入者との間でデジタル伝送が発生する。チャネル
などの種々のリモート端末が、バンク制御ユニットによ
って制御されが、バンク制御ユニットは、レジスタ指向
のインタフェースを通して種々の周辺ユニットと通信を
行う。
【０００３】自動チャネル検査ユニット（米国特許第５
，０１８，１８４号参照）およびチャネル・ユニット目
録管理機構のようなループ・システムにおける新たな設
備の発展には大きなデータ・ブロック（一般には、数十
バイト乃至数百バイト）の転送が必要となる。このよう
な転送には、既存のバンク制御装置のリンク・プロトコ
ルの能力を超える可能性のあるエラーに対する保護が必
要とされる。
，０１８，１８４号参照）およびチャネル・ユニット目
録管理機構のようなループ・システムにおける新たな設
備の発展には大きなデータ・ブロック（一般には、数十
バイト乃至数百バイト）の転送が必要となる。このよう
な転送には、既存のバンク制御装置のリンク・プロトコ
ルの能力を超える可能性のあるエラーに対する保護が必
要とされる。
【０００４】
【発明が解決しようとする課題】データ通信のためのメ
ッセージ指向システム（例えば、米国特許第４，５６２
，５３３号参照）が提案されてきた。そこで、発明が解
決しようとする課題は、任意の内容および長さのエラー
保護されたメッセージを伝送し、かつ既存のバンク制御
装置ユニットのプロトコルと互換性があるメッセージ指
向システムを与えることである。
ッセージ指向システム（例えば、米国特許第４，５６２
，５３３号参照）が提案されてきた。そこで、発明が解
決しようとする課題は、任意の内容および長さのエラー
保護されたメッセージを伝送し、かつ既存のバンク制御
装置ユニットのプロトコルと互換性があるメッセージ指
向システムを与えることである。
【０００５】
【課題を解決するための手段】前記およびその他の目的
は本発明によって果たすことができる。本発明は、ある
面では、データおよび制御用の信号のバイトを多数含む
デジタル・ストリームを送受信する回路である。この回
路は、少なくとも４個のレジスタを備えている。第１の
レジスタは、デジタル・ストリームの一部である制御信
号を受信し、第２のレジスタは、デジタル・ストリーム
の一部として制御信号を送信するようになっている。第
３のレジスタは、デジタル・ストリームの一部であるデ
ータを受信し、第４のレジスタは、デジタル・ストリー
ムの一部としてデータを送信する。第４のレジスタによ
って送信されるデータを格納しておき、第４のレジスタ
からのデータの送信時にエラーがあった場合そのデータ
を送信するために、第５のレジスタを備えることもある
。
は本発明によって果たすことができる。本発明は、ある
面では、データおよび制御用の信号のバイトを多数含む
デジタル・ストリームを送受信する回路である。この回
路は、少なくとも４個のレジスタを備えている。第１の
レジスタは、デジタル・ストリームの一部である制御信
号を受信し、第２のレジスタは、デジタル・ストリーム
の一部として制御信号を送信するようになっている。第
３のレジスタは、デジタル・ストリームの一部であるデ
ータを受信し、第４のレジスタは、デジタル・ストリー
ムの一部としてデータを送信する。第４のレジスタによ
って送信されるデータを格納しておき、第４のレジスタ
からのデータの送信時にエラーがあった場合そのデータ
を送信するために、第５のレジスタを備えることもある
。
【０００６】
【実施例】図１に、デジタル・ループ伝送システムの中
央オフィス端末または遠隔アクセス端末における周辺装
置への典型的なバンク制御ユニット・リンクを示す。バ
ンク制御ユニット（ＢＣＵ）１０は、通常は警報・表示
ユニット（ＡＤＵ）１３の一部であるシリアル制御リン
ク・ドライバ（ＳＣＬＤ）１２と通信するマイクロプロ
セッサ１１を含む。通信はデータ／アドレス・バス（Ｄ
／ＡＢＵＳ）２８によって行われる。シリアル制御リン
ク・ドライバ１２と１４のような各バンク周辺装置（Ｂ
ＰＤ）との通信は、双方向シリアル・データ・バス１７
の他に、ＮＰ ＬＥＡＤおよびＮＱ ＬＥＡＤと示され
た２組の導線１５および１６によって行われる。１つの
ＮＰ導線、１つのＮＱ導線、およびデータ・バスが、各
周辺装置回路の一部である１８のようなバンク制御リン
ク終端器上で終端する。ＮＰ導線およびＮＱ導線は、共
同で周辺装置を選択し、データ・バスは、データを双方
向に伝達する。終端器には、周辺装置のマイクロプロセ
ッサ１９がアクセスできるレジスタ（図示せず）が含ま
れる。
央オフィス端末または遠隔アクセス端末における周辺装
置への典型的なバンク制御ユニット・リンクを示す。バ
ンク制御ユニット（ＢＣＵ）１０は、通常は警報・表示
ユニット（ＡＤＵ）１３の一部であるシリアル制御リン
ク・ドライバ（ＳＣＬＤ）１２と通信するマイクロプロ
セッサ１１を含む。通信はデータ／アドレス・バス（Ｄ
／ＡＢＵＳ）２８によって行われる。シリアル制御リン
ク・ドライバ１２と１４のような各バンク周辺装置（Ｂ
ＰＤ）との通信は、双方向シリアル・データ・バス１７
の他に、ＮＰ ＬＥＡＤおよびＮＱ ＬＥＡＤと示され
た２組の導線１５および１６によって行われる。１つの
ＮＰ導線、１つのＮＱ導線、およびデータ・バスが、各
周辺装置回路の一部である１８のようなバンク制御リン
ク終端器上で終端する。ＮＰ導線およびＮＱ導線は、共
同で周辺装置を選択し、データ・バスは、データを双方
向に伝達する。終端器には、周辺装置のマイクロプロセ
ッサ１９がアクセスできるレジスタ（図示せず）が含ま
れる。
【０００７】また、各周辺装置１４は、バンク制御ユニ
ット１０に直結され、かつ幾つかの周辺装置との間で分
配されたサービス要求導線２０を有する。この導線によ
り、周辺装置との通常のＢＣＵ（バンク制御ユニット）
通信の最中に割り込み機能を与えることができる。
ット１０に直結され、かつ幾つかの周辺装置との間で分
配されたサービス要求導線２０を有する。この導線によ
り、周辺装置との通常のＢＣＵ（バンク制御ユニット）
通信の最中に割り込み機能を与えることができる。
【０００８】レジスタ指向のシステムの場合を説明する
。ＢＣＵ１０の指示によって、ＳＣＬＤ（シリアル制御
リンク・ドライバ）１２が、一般に８ビットのデータが
含まれるメッセージを周辺装置の指定されたレジスタに
送る。次に、ＳＣＬＤ１２は、そのメッセージを周辺装
置１４の終端器に送るが、これは、その周辺装置へのＮ
ＰおよびＮＱ導線の波形と共に図４にさらに示したよう
に行われる。メッセージは、リード／ライト選択ビット
、１６のメッセージ・ビット、およびパリティ・ビット
からなる。図４のとおり、１６のメッセージ・ビットは
、そのメッセージを受信するように指定されたレジスタ
を特定するアドレス・フィールド（Ａ０−Ａ７）、およ
びそのレジスタに書き込まれるべきデータが入るデータ
・フィールドに分割されるのが一般的である。周辺装置
は、受信したパリティと計算したパリティとが一致する
かどうか、さらにレジスタのアドレスが有効かどうかを
示すために２つの検査符号ビット（Ｃ０−Ｃ１）を送り
返す。検査符号の値が｛１，０｝ならば、パリティの一
致および有効なレジスタ・アドレスを表す。値｛０，１
｝は、パリティの不一致を表す。値｛０，０｝は、パリ
ティは一致しているがレジスタ・アドレスが無効である
ことを表す。周辺装置からメッセージを受信するために
、シリアル制御リンク・ドライバ（ＳＣＬＤ）１２は、
メッセージを同じフォーマットではあるが、図５に示し
たようにリード／ライト選択ビットは「リード」に設定
し、データ・フィールドにはすべて０を入れて送る。周
辺装置は、２つの検査符号ビット（Ｃ０−Ｃ１）、１６
のメッセージ・ビット、およびパリティ・ビット（Ｐ）
を送り返す。再び、メッセージ・ビットは、読み出され
るレジスタを特定するアドレス・フィールド（Ａ０−Ａ
７）、およびそのレジスタにおけるデータを収容するデ
ータ・フィールド（Ｄ０−Ｄ７）に分割される。また、
ＳＣＬＤは、受信と計算との間でパリティが一致するか
どうかの検査も行う。リードおよびライトの各動作の後
、ＢＣＵが、ＳＣＬＤ上のレジスタを読む。このレジス
タの内容は、動作にエラーが無かったかどうかを示す。 リード動作にエラーが無い場合、ＢＣＵは、ＳＣＬＤに
あるさらにもう１つのレジスタを読む。このレジスタに
は、周辺装置から得たデータが入っている。エラーが報
告されると、ＢＣＵは再試行する。リード動作時の付加
的なエラー保護のために、ＢＣＵは、ＳＣＬＤによって
送受信されるメッセージにおけるアドレス・レジスタ情
報を比較する。
。ＢＣＵ１０の指示によって、ＳＣＬＤ（シリアル制御
リンク・ドライバ）１２が、一般に８ビットのデータが
含まれるメッセージを周辺装置の指定されたレジスタに
送る。次に、ＳＣＬＤ１２は、そのメッセージを周辺装
置１４の終端器に送るが、これは、その周辺装置へのＮ
ＰおよびＮＱ導線の波形と共に図４にさらに示したよう
に行われる。メッセージは、リード／ライト選択ビット
、１６のメッセージ・ビット、およびパリティ・ビット
からなる。図４のとおり、１６のメッセージ・ビットは
、そのメッセージを受信するように指定されたレジスタ
を特定するアドレス・フィールド（Ａ０−Ａ７）、およ
びそのレジスタに書き込まれるべきデータが入るデータ
・フィールドに分割されるのが一般的である。周辺装置
は、受信したパリティと計算したパリティとが一致する
かどうか、さらにレジスタのアドレスが有効かどうかを
示すために２つの検査符号ビット（Ｃ０−Ｃ１）を送り
返す。検査符号の値が｛１，０｝ならば、パリティの一
致および有効なレジスタ・アドレスを表す。値｛０，１
｝は、パリティの不一致を表す。値｛０，０｝は、パリ
ティは一致しているがレジスタ・アドレスが無効である
ことを表す。周辺装置からメッセージを受信するために
、シリアル制御リンク・ドライバ（ＳＣＬＤ）１２は、
メッセージを同じフォーマットではあるが、図５に示し
たようにリード／ライト選択ビットは「リード」に設定
し、データ・フィールドにはすべて０を入れて送る。周
辺装置は、２つの検査符号ビット（Ｃ０−Ｃ１）、１６
のメッセージ・ビット、およびパリティ・ビット（Ｐ）
を送り返す。再び、メッセージ・ビットは、読み出され
るレジスタを特定するアドレス・フィールド（Ａ０−Ａ
７）、およびそのレジスタにおけるデータを収容するデ
ータ・フィールド（Ｄ０−Ｄ７）に分割される。また、
ＳＣＬＤは、受信と計算との間でパリティが一致するか
どうかの検査も行う。リードおよびライトの各動作の後
、ＢＣＵが、ＳＣＬＤ上のレジスタを読む。このレジス
タの内容は、動作にエラーが無かったかどうかを示す。 リード動作にエラーが無い場合、ＢＣＵは、ＳＣＬＤに
あるさらにもう１つのレジスタを読む。このレジスタに
は、周辺装置から得たデータが入っている。エラーが報
告されると、ＢＣＵは再試行する。リード動作時の付加
的なエラー保護のために、ＢＣＵは、ＳＣＬＤによって
送受信されるメッセージにおけるアドレス・レジスタ情
報を比較する。
【０００９】本発明の１つの特徴によれば、各周辺装置
の終端器は、図２のブロック図に例示したように、その
装置とのメッセージ指向の通信に専ら使用される少なく
とも４個、好ましくは５個のレジスタを備えている。こ
の例では、各レジスタ２１〜２５は、８ビット幅である
。「ＳＩＧ＿ＯＵＴ」と表示されたレジスタ２１は、出
て行く制御信号を受信し、「ＤＡＴＡ＿ＯＵＴ」と表示
されたレジスタ２２は、出て行くメッセージ・データを
受信する。（「出て行く」とは、ＢＣＵから周辺装置に
向かう通信のことであり、一方、「到来する」は、周辺
装置からＢＣＵへの通信を表す。）到来する通信は３個
のレジスタによって処理される。「ＳＩＧ＿ＩＮ」と表
示されたレジスタ２３は、周辺装置から制御信号を受信
し、「ＤＡＴＡ＿ＩＮ１」と表示されたレジスタ２４は
、データ・メッセージを受信する。「ＤＡＴＡ＿ＩＮ２
」と表示された最後のオプションのレジスタ２５は、Ｓ
ＣＬＤによって「ＤＡＴＡ＿ＩＮ１」から読み出された
最後のバイトを保持する。エラーがある場合、ＳＣＬＤ
はこの補助レジスタからこのバイトを読むことができる
。制御回路２６および２７により、レジスタの選択、選
択されたレジスタのリード／ライトの判断、ＢＣＵから
の通信中のエラー発生の有無の判断、および伝送エラー
発生の有無をＢＣＵまたは周辺装置へ通知することを含
め、幾つかの機能が与えられる。出て行くメッセージに
おけるエラーのＢＣＵへの通知は、既に述べた検査符号
の値を制御することによって行われる。
の終端器は、図２のブロック図に例示したように、その
装置とのメッセージ指向の通信に専ら使用される少なく
とも４個、好ましくは５個のレジスタを備えている。こ
の例では、各レジスタ２１〜２５は、８ビット幅である
。「ＳＩＧ＿ＯＵＴ」と表示されたレジスタ２１は、出
て行く制御信号を受信し、「ＤＡＴＡ＿ＯＵＴ」と表示
されたレジスタ２２は、出て行くメッセージ・データを
受信する。（「出て行く」とは、ＢＣＵから周辺装置に
向かう通信のことであり、一方、「到来する」は、周辺
装置からＢＣＵへの通信を表す。）到来する通信は３個
のレジスタによって処理される。「ＳＩＧ＿ＩＮ」と表
示されたレジスタ２３は、周辺装置から制御信号を受信
し、「ＤＡＴＡ＿ＩＮ１」と表示されたレジスタ２４は
、データ・メッセージを受信する。「ＤＡＴＡ＿ＩＮ２
」と表示された最後のオプションのレジスタ２５は、Ｓ
ＣＬＤによって「ＤＡＴＡ＿ＩＮ１」から読み出された
最後のバイトを保持する。エラーがある場合、ＳＣＬＤ
はこの補助レジスタからこのバイトを読むことができる
。制御回路２６および２７により、レジスタの選択、選
択されたレジスタのリード／ライトの判断、ＢＣＵから
の通信中のエラー発生の有無の判断、および伝送エラー
発生の有無をＢＣＵまたは周辺装置へ通知することを含
め、幾つかの機能が与えられる。出て行くメッセージに
おけるエラーのＢＣＵへの通知は、既に述べた検査符号
の値を制御することによって行われる。
【００１０】ＳＩＮ＿ＩＮレジスタ２３にＩＤＬＥ以外
の制御信号値が入っている場合は、常に、周辺装置が、
サービス要求導線２０に接続されたＢＣＵに対してサー
ビス要求を送る。この性質により、ＢＣＵは、ＳＩＧ＿
ＩＮレジスタを周期的にポーリングすることなく未解決
の情報伝送を認識することがでる。ポーリングをしなけ
れば、ＢＣＵの処理能力の一部を他の仕事から逸らさず
に済む。ＳＩＧ＿ＩＮレジスタにＩＤＬＥという信号値
があると、そのサービス要求は取り下げられる。この例
では、ＩＤＬＥの値は、ゼロである。
の制御信号値が入っている場合は、常に、周辺装置が、
サービス要求導線２０に接続されたＢＣＵに対してサー
ビス要求を送る。この性質により、ＢＣＵは、ＳＩＧ＿
ＩＮレジスタを周期的にポーリングすることなく未解決
の情報伝送を認識することがでる。ポーリングをしなけ
れば、ＢＣＵの処理能力の一部を他の仕事から逸らさず
に済む。ＳＩＧ＿ＩＮレジスタにＩＤＬＥという信号値
があると、そのサービス要求は取り下げられる。この例
では、ＩＤＬＥの値は、ゼロである。
【００１１】さらに本発明によれば、検査符号の新たな
値を用いることによって、流れ制御が実施される。流れ
制御によって、周辺装置がデータを受信または送信でき
る以上の速さでＢＣＵがデータを送信または受信しない
ことが保証される。特に、ＢＣＵは、バンク周辺装置（
ＢＰＤ）のマイクロプロセッサ（１９）が、そのＤＡＴ
Ａ＿ＯＵＴレジスタから前のバイトをコピーする前に、
ＢＰＤのＤＡＴＡ＿ＯＵＴレジスタにバイトを書き込ん
だり、ＢＰＤのＤＡＴＡ＿ＩＮ１レジスタの中にＢＣＵ
によって前に読まれたデータが入っているときにＤＡＴ
Ａ＿ＩＮ１レジスタを読み出したり、あるいはＤＡＴＡ
＿ＩＮ２レジスタに現在のデータが入っていないときに
ＤＡＴＡ＿ＩＮ２レジスタを読み出したりしてはならな
い。これらの何れかの場合、レジスタが読出しまたは書
込みの準備ができていなければ、検査符号は、そのレジ
スタがＢＵＳＹであることを示す。
値を用いることによって、流れ制御が実施される。流れ
制御によって、周辺装置がデータを受信または送信でき
る以上の速さでＢＣＵがデータを送信または受信しない
ことが保証される。特に、ＢＣＵは、バンク周辺装置（
ＢＰＤ）のマイクロプロセッサ（１９）が、そのＤＡＴ
Ａ＿ＯＵＴレジスタから前のバイトをコピーする前に、
ＢＰＤのＤＡＴＡ＿ＯＵＴレジスタにバイトを書き込ん
だり、ＢＰＤのＤＡＴＡ＿ＩＮ１レジスタの中にＢＣＵ
によって前に読まれたデータが入っているときにＤＡＴ
Ａ＿ＩＮ１レジスタを読み出したり、あるいはＤＡＴＡ
＿ＩＮ２レジスタに現在のデータが入っていないときに
ＤＡＴＡ＿ＩＮ２レジスタを読み出したりしてはならな
い。これらの何れかの場合、レジスタが読出しまたは書
込みの準備ができていなければ、検査符号は、そのレジ
スタがＢＵＳＹであることを示す。
【００１２】従って、レジスタがＢＵＳＹの時に、ＢＣ
Ｕが、データ・レジスタ（２２、２４または２５）の何
れかにアクセスしようとすると、その終端器が、ＢＵＳ
ＹであることをＢＣＵに示すべく新たに指定された値の
現在の２ビットの検査符号を送出する。つまり、｛１，
１｝という新たに指定された値によって、パリティが正
しく、レジスタ・アドレスが有効であるが、データ・レ
ジスタがビジーであることを示す。
Ｕが、データ・レジスタ（２２、２４または２５）の何
れかにアクセスしようとすると、その終端器が、ＢＵＳ
ＹであることをＢＣＵに示すべく新たに指定された値の
現在の２ビットの検査符号を送出する。つまり、｛１，
１｝という新たに指定された値によって、パリティが正
しく、レジスタ・アドレスが有効であるが、データ・レ
ジスタがビジーであることを示す。
【００１３】図３に示したフォーマットのメッセージが
、ＢＣＵからＤＡＴＡ＿ＯＵＴレジスタ２２を介して周
辺装置に送られたり、周辺装置からＤＡＴＡ＿ＩＮ１レ
ジスタ２４およびＤＡＴＡ＿ＩＮ２レジスタ２５を介し
てＢＣＵへと送られたりする。各区分（「情報」は例外
として）は、メッセージのうちの１バイトを示す。最初
の２バイト３１および３２は、「長さ（下位）」および
「長さ（上位）」と記され、この長さのバイトそのもの
、ストップ・バイト４０、およびチェックサム・バイト
４１を含むメッセージ全体の長さを表す。長さ（下位）
バイトには、長さを表す２進数の下位８ビットが入り、
長さ（上位）バイトには、長さを表す２進数の上位８ビ
ットが入る。物理目標（簡略）バイト３３は、メッセー
ジが送られるべき特定の中央オフィスまたは遠隔アクセ
ス端末を指定する。物理目標（詳細）バイト３４は、メ
ッセージが送られる中央オフィスまたは遠隔アクセス端
末における特定の回路カードを示す。ファームウェア目
標（簡略）バイト３５は、メッセージを受信するファー
ムウェアまたはソフトウェアの広い範疇を指定する。フ
ァームウェア目標（詳細）３６は、伝送先のファームウ
ェア対象の特定の関数（例えば、周辺装置から登録情報
を受け付ける関数）を示す。物理的送信元（簡略）バイ
ト３７は、メッセージが送信される中央オフィスまたは
遠隔アクセス端末を指定し、物理的送信元（詳細）バイ
トは、メッセージを発する中央オフィスまたは遠隔アク
セス端末の中にある回路カードを示す。
、ＢＣＵからＤＡＴＡ＿ＯＵＴレジスタ２２を介して周
辺装置に送られたり、周辺装置からＤＡＴＡ＿ＩＮ１レ
ジスタ２４およびＤＡＴＡ＿ＩＮ２レジスタ２５を介し
てＢＣＵへと送られたりする。各区分（「情報」は例外
として）は、メッセージのうちの１バイトを示す。最初
の２バイト３１および３２は、「長さ（下位）」および
「長さ（上位）」と記され、この長さのバイトそのもの
、ストップ・バイト４０、およびチェックサム・バイト
４１を含むメッセージ全体の長さを表す。長さ（下位）
バイトには、長さを表す２進数の下位８ビットが入り、
長さ（上位）バイトには、長さを表す２進数の上位８ビ
ットが入る。物理目標（簡略）バイト３３は、メッセー
ジが送られるべき特定の中央オフィスまたは遠隔アクセ
ス端末を指定する。物理目標（詳細）バイト３４は、メ
ッセージが送られる中央オフィスまたは遠隔アクセス端
末における特定の回路カードを示す。ファームウェア目
標（簡略）バイト３５は、メッセージを受信するファー
ムウェアまたはソフトウェアの広い範疇を指定する。フ
ァームウェア目標（詳細）３６は、伝送先のファームウ
ェア対象の特定の関数（例えば、周辺装置から登録情報
を受け付ける関数）を示す。物理的送信元（簡略）バイ
ト３７は、メッセージが送信される中央オフィスまたは
遠隔アクセス端末を指定し、物理的送信元（詳細）バイ
トは、メッセージを発する中央オフィスまたは遠隔アク
セス端末の中にある回路カードを示す。
【００１４】前記のヘッダー・バイトの後に、メッセー
ジのペイロード（即ち、伝送することが本発明の最終目
的であるようなデータのブロック）を収容する情報バイ
ト３９が続く。データおよび制御信号が別個のレジスタ
によって扱われるので、メッセージの情報部分は、ゼロ
から６５，５２５バイトまでの任意の長さを有し、任意
の内容を収容することができると考えることができる。 情報の後に、一定の値を有するストップ・バイトが続く
。このバイトは、メッセージの中で受信されたバイト数
が長さバイト（３１および３２）で指定されたバイト数
に等しいことを確認することによって、システムの誤り
検出機能の一部として作用する。誤り検出機能の他の部
分は、チェックサム・バイト４１によって与えられる。 チェックサム・バイトの各ビットは、長さバイト３１で
始まりストップ・バイト４０で終わるメッセージにおい
て前に受信されたすべてのバイトにおける対応するビッ
トの排他的ＯＲ関数である。従って、例えば、受信され
たバイトの各々の第１ビットの総和が奇数ならば、チェ
ックサム・バイトの第１ビットは１となるが、総和が偶
数ならば、チェックサム・バイトの第１ビットはゼロで
ある。同様に、チェックサム・バイトの他のビットに付
いても、それぞれ排他的ＯＲ関数が計算される。
ジのペイロード（即ち、伝送することが本発明の最終目
的であるようなデータのブロック）を収容する情報バイ
ト３９が続く。データおよび制御信号が別個のレジスタ
によって扱われるので、メッセージの情報部分は、ゼロ
から６５，５２５バイトまでの任意の長さを有し、任意
の内容を収容することができると考えることができる。 情報の後に、一定の値を有するストップ・バイトが続く
。このバイトは、メッセージの中で受信されたバイト数
が長さバイト（３１および３２）で指定されたバイト数
に等しいことを確認することによって、システムの誤り
検出機能の一部として作用する。誤り検出機能の他の部
分は、チェックサム・バイト４１によって与えられる。 チェックサム・バイトの各ビットは、長さバイト３１で
始まりストップ・バイト４０で終わるメッセージにおい
て前に受信されたすべてのバイトにおける対応するビッ
トの排他的ＯＲ関数である。従って、例えば、受信され
たバイトの各々の第１ビットの総和が奇数ならば、チェ
ックサム・バイトの第１ビットは１となるが、総和が偶
数ならば、チェックサム・バイトの第１ビットはゼロで
ある。同様に、チェックサム・バイトの他のビットに付
いても、それぞれ排他的ＯＲ関数が計算される。
【００１５】ストップ・バイトを認識すること、および
チェックサムを計算することは、比較的小さい処理能力
とメモリしか必要としない。従って、周辺装置ではプロ
セッサが小さく（８ビット）、メモリ空間が限られてい
る（一般に、ＲＡＭが２５６バイト以下で、ＲＯＭが４
Ｋバイト以下である）ので、トップ・バイトとチェック
サム・バイトとを結合することが、デジタル・ループ・
システムでは特に有用である。それ以上に、長さバイト
におけるエラーを見逃して検出しない可能性をさらに低
くするために、チェックサム・バイトに加えてストップ
・バイトを使用することが望ましい。
チェックサムを計算することは、比較的小さい処理能力
とメモリしか必要としない。従って、周辺装置ではプロ
セッサが小さく（８ビット）、メモリ空間が限られてい
る（一般に、ＲＡＭが２５６バイト以下で、ＲＯＭが４
Ｋバイト以下である）ので、トップ・バイトとチェック
サム・バイトとを結合することが、デジタル・ループ・
システムでは特に有用である。それ以上に、長さバイト
におけるエラーを見逃して検出しない可能性をさらに低
くするために、チェックサム・バイトに加えてストップ
・バイトを使用することが望ましい。
【００１６】バンク制御ユニット（ＢＣＵ）からバンク
周辺装置（ＢＰＤ）への典型的なメッセージ伝送を表１
にさらに詳細に示す。最初の欄はＢＣＵによって実行さ
れる関数を示し、第２の欄は、使用されるレジスタを示
し、第３の欄は、ＢＰＤによって実行される関数を示す
。欄の間の矢印は、制御信号バイトおよびデータ・バイ
トの伝送の方向を表す。実線の二重矢印は、ＢＰＤによ
って出されるサービス要求を示し、点線の二重矢印は、
サービス要求の取り下げを示す。
周辺装置（ＢＰＤ）への典型的なメッセージ伝送を表１
にさらに詳細に示す。最初の欄はＢＣＵによって実行さ
れる関数を示し、第２の欄は、使用されるレジスタを示
し、第３の欄は、ＢＰＤによって実行される関数を示す
。欄の間の矢印は、制御信号バイトおよびデータ・バイ
トの伝送の方向を表す。実線の二重矢印は、ＢＰＤによ
って出されるサービス要求を示し、点線の二重矢印は、
サービス要求の取り下げを示す。
【００１７】まず、ＢＣＵが、Ｒｅｑｕｅｓｔ ｔｏ
Ｓｅｎｄ（ＲＴＳ）信号をＢＰＤによって読み出される
ＳＩＧ＿ＯＵＴレジスタ（図２）に書き込む。次に、Ｂ
ＰＤが、Ｃｌｅａｒ ｔｏ Ｓｅｎｄ（ＣＴＳ）信号を
ＳＩＧ＿ＩＮレジスタに書き、これをＢＣＵが読み出す
。次に、ＢＣＵが、Ｓｔａｒｔ ｏｆ Ｍｅｓｓａｇｅ
Ｏｕｔ（ＳＭＯ）信号が、ＢＣＵによってＳＩＧ＿Ｏ
ＵＴレジスタに書き込まれ、ＢＰＤによって読み出され
る。そして、サービス要求を撤回するために、Ｉｄｌｅ
信号（ＩＤＬＥ）が、ＢＰＤによって送られる。次に、
ＢＣＵが、ＤＡＴＡ＿ＯＵＴレジスタにデータ・バイト
（図３に示した３１から４１まで）を一度に１バイトず
つ書き、これらが、ＢＰＤによって一度に１バイトずつ
読み出される。与えられたバイトに対してＢＰＤがビジ
ー検査符号によって応答すると、いかなる場合も、ＢＣ
Ｄは、そのバイトを保存して、後に再び試みる。最後の
（チェックサム）バイトが読み出されると、ＢＰＤは、
そのチェックサム・バイトをＢＰＤがメッセージを受信
したときに計算したチェックサムと比較する。エラーが
全く無いと仮定すると、ＢＰＤは、ＳＩＧ＿ＩＮレジス
タにＭｅｓｓａｇｅ Ａｃｋｎｏｗｌｅｄｇｅ（ＭＡＣ
Ｋ）を書き込むことによって、ＢＣＵにそのメッセージ
を承認する。そこで、ＢＣＵは、ＳＩＧ＿ＯＵＴレジス
タにＥｎｄ ｏｆ Ｍｅｓｓａｇｅ（メッセージの末尾
）を示し、さらにＢＰＤが、ＳＩＧ＿ＩＮレジスタにＩ
ｄｌｅ信号を書き込むことによってサービス要求を取り
下げる。
Ｓｅｎｄ（ＲＴＳ）信号をＢＰＤによって読み出される
ＳＩＧ＿ＯＵＴレジスタ（図２）に書き込む。次に、Ｂ
ＰＤが、Ｃｌｅａｒ ｔｏ Ｓｅｎｄ（ＣＴＳ）信号を
ＳＩＧ＿ＩＮレジスタに書き、これをＢＣＵが読み出す
。次に、ＢＣＵが、Ｓｔａｒｔ ｏｆ Ｍｅｓｓａｇｅ
Ｏｕｔ（ＳＭＯ）信号が、ＢＣＵによってＳＩＧ＿Ｏ
ＵＴレジスタに書き込まれ、ＢＰＤによって読み出され
る。そして、サービス要求を撤回するために、Ｉｄｌｅ
信号（ＩＤＬＥ）が、ＢＰＤによって送られる。次に、
ＢＣＵが、ＤＡＴＡ＿ＯＵＴレジスタにデータ・バイト
（図３に示した３１から４１まで）を一度に１バイトず
つ書き、これらが、ＢＰＤによって一度に１バイトずつ
読み出される。与えられたバイトに対してＢＰＤがビジ
ー検査符号によって応答すると、いかなる場合も、ＢＣ
Ｄは、そのバイトを保存して、後に再び試みる。最後の
（チェックサム）バイトが読み出されると、ＢＰＤは、
そのチェックサム・バイトをＢＰＤがメッセージを受信
したときに計算したチェックサムと比較する。エラーが
全く無いと仮定すると、ＢＰＤは、ＳＩＧ＿ＩＮレジス
タにＭｅｓｓａｇｅ Ａｃｋｎｏｗｌｅｄｇｅ（ＭＡＣ
Ｋ）を書き込むことによって、ＢＣＵにそのメッセージ
を承認する。そこで、ＢＣＵは、ＳＩＧ＿ＯＵＴレジス
タにＥｎｄ ｏｆ Ｍｅｓｓａｇｅ（メッセージの末尾
）を示し、さらにＢＰＤが、ＳＩＧ＿ＩＮレジスタにＩ
ｄｌｅ信号を書き込むことによってサービス要求を取り
下げる。
【００１８】ＢＣＵがＲＴＳをＳＩＧ＿ＯＵＴレジスタ
に書いたときに、ＢＰＤがメッセージを受け付けること
ができない場合（例えば、ＢＰＤが他の活動でビジーで
ある場合）、ＢＰＤは、ＳＩＧ＿ＩＮレジスタに「ＢＰ
Ｄ＿Ｂｕｓｙ」（ＢＰＤ＿ＢＳＹ）を書き込む。そこで
、ＢＣＵは、ＳＩＧ＿ＯＵＴレジスタにＥＯＭを書き込
み、メッセージを保存して、後に試行する。ＢＰＤは、
サービス要求を取り下げるために、ＳＩＧ＿ＩＮレジス
タにＩＤＬＥを書き込む。
に書いたときに、ＢＰＤがメッセージを受け付けること
ができない場合（例えば、ＢＰＤが他の活動でビジーで
ある場合）、ＢＰＤは、ＳＩＧ＿ＩＮレジスタに「ＢＰ
Ｄ＿Ｂｕｓｙ」（ＢＰＤ＿ＢＳＹ）を書き込む。そこで
、ＢＣＵは、ＳＩＧ＿ＯＵＴレジスタにＥＯＭを書き込
み、メッセージを保存して、後に試行する。ＢＰＤは、
サービス要求を取り下げるために、ＳＩＧ＿ＩＮレジス
タにＩＤＬＥを書き込む。
【表１】
【００１９】ＢＰＤからＢＣＵへの典型的なメッセージ
伝送を表２に示す。ＢＰＤが、ＤＡＴＡ＿ＩＮ１および
ＤＡＴＡ＿ＩＮ２の両方のレジスタに第１のデータ・バ
イトを書き込むことから始まる。次に、ＢＰＤが、Ｒｅ
ｑｕｅｓｔ ｔｏ Ｓｅｎｄ信号をＳＩＧ＿ＩＮレジス
タに書き、これをＢＣＵが読む。これに応じて、ＢＣＵ
が、Ｓｔａｒｔ ｏｆ Ｍｅｓｓａｇｅ Ｉｎ信号をＳ
ＩＧ＿ＯＵＴレジスタに書き、これをＢＰＤが読む。次
に、サービス要求を取り下げるために、Ｉｄｌｅ信号が
ＢＰＤによって送られる。そして、ＢＣＵが、前にＤＡ
ＴＡ＿ＩＮ１レジスタに書き込まれた最初のデータ・バ
イトを読む。続いて、ＢＰＤは、残りのデータ・バイト
を一度に１バイトずつＤＡＴＡ＿ＩＮ１レジスタに書き
込む。ＢＣＵがＤＡＴＡ＿ＩＮ１から読み出そうとする
と、直ちに、ＢＰＤは、新たなバイトをＤＡＴＡ＿ＩＮ
２にコピーする。ＢＣＵは、ＤＡＴＡ＿ＩＮ１からデー
タ・バイトを、それらがそこに書かれているとおりに読
み、エラーが検出されると、ＤＡＴＡ＿ＩＮ２からバイ
トが再読出しされる。ＤＡＴＡ＿ＩＮ２にあるデータ・
バイトが読み出されない場合、そのバイトは単に次のバ
イトで置き換えられる。 ＢＣＵは、最後のバイトを読んだ後、チェックサム・バ
イトをＢＣＵがメッセージを受信したときに計算したチ
ェックサムと比較し、一致した場合、ＳＩＧ＿ＯＵＴレ
ジスタにＭｅｓｓａｇｅ Ａｃｋｎｏｗｌｅｄｇｅ（Ｍ
ＡＣＫ）を書き込むことによってメッセージの承認を送
る。
伝送を表２に示す。ＢＰＤが、ＤＡＴＡ＿ＩＮ１および
ＤＡＴＡ＿ＩＮ２の両方のレジスタに第１のデータ・バ
イトを書き込むことから始まる。次に、ＢＰＤが、Ｒｅ
ｑｕｅｓｔ ｔｏ Ｓｅｎｄ信号をＳＩＧ＿ＩＮレジス
タに書き、これをＢＣＵが読む。これに応じて、ＢＣＵ
が、Ｓｔａｒｔ ｏｆ Ｍｅｓｓａｇｅ Ｉｎ信号をＳ
ＩＧ＿ＯＵＴレジスタに書き、これをＢＰＤが読む。次
に、サービス要求を取り下げるために、Ｉｄｌｅ信号が
ＢＰＤによって送られる。そして、ＢＣＵが、前にＤＡ
ＴＡ＿ＩＮ１レジスタに書き込まれた最初のデータ・バ
イトを読む。続いて、ＢＰＤは、残りのデータ・バイト
を一度に１バイトずつＤＡＴＡ＿ＩＮ１レジスタに書き
込む。ＢＣＵがＤＡＴＡ＿ＩＮ１から読み出そうとする
と、直ちに、ＢＰＤは、新たなバイトをＤＡＴＡ＿ＩＮ
２にコピーする。ＢＣＵは、ＤＡＴＡ＿ＩＮ１からデー
タ・バイトを、それらがそこに書かれているとおりに読
み、エラーが検出されると、ＤＡＴＡ＿ＩＮ２からバイ
トが再読出しされる。ＤＡＴＡ＿ＩＮ２にあるデータ・
バイトが読み出されない場合、そのバイトは単に次のバ
イトで置き換えられる。 ＢＣＵは、最後のバイトを読んだ後、チェックサム・バ
イトをＢＣＵがメッセージを受信したときに計算したチ
ェックサムと比較し、一致した場合、ＳＩＧ＿ＯＵＴレ
ジスタにＭｅｓｓａｇｅ Ａｃｋｎｏｗｌｅｄｇｅ（Ｍ
ＡＣＫ）を書き込むことによってメッセージの承認を送
る。
【表２】
【００２０】このバイト伝送プロトコルは、ゼロから６
５，５２５情報バイトを収容する１０から６５，５３５
バイトまでの任意の長さのメッセージを許し、かつ情報
バイトの内容を如何様にも制限しない点で重要である。
５，５２５情報バイトを収容する１０から６５，５３５
バイトまでの任意の長さのメッセージを許し、かつ情報
バイトの内容を如何様にも制限しない点で重要である。
【００２１】メッセージ伝送中、ＢＣＵまたはＢＰＤは
、適切な信号を発することによって、いつでも伝送を中
止することができる。即ち、送信側は、Ｅｎｄｏｆ Ｍ
ｅｓｓａｇｅ（ＥＯＭ）信号を送ることができ、受信側
は、Ｍｅｓｓａｇｅ Ｔｒａｎｓｍｉｔ Ａｂｏｒｔ（
ＭＴＡ）信号を発することができる。
、適切な信号を発することによって、いつでも伝送を中
止することができる。即ち、送信側は、Ｅｎｄｏｆ Ｍ
ｅｓｓａｇｅ（ＥＯＭ）信号を送ることができ、受信側
は、Ｍｅｓｓａｇｅ Ｔｒａｎｓｍｉｔ Ａｂｏｒｔ（
ＭＴＡ）信号を発することができる。
【００２２】メッセージの受信側が、ストップ・バイト
中に不正な値を検出するか、チェックサムの不一致を発
見した場合、受信側は、送信側に「Ｍｅｓｓａｇｅ Ｔ
ｒａｎｓｍｉｓｓｉｏｎ Ｅｒｒｏｒ」（ＭＴＥ）信号
をＳＩＧ＿ＩＮなりＳＩＧ＿ＯＵＴなり適切なレジスタ
を介して送る。
中に不正な値を検出するか、チェックサムの不一致を発
見した場合、受信側は、送信側に「Ｍｅｓｓａｇｅ Ｔ
ｒａｎｓｍｉｓｓｉｏｎ Ｅｒｒｏｒ」（ＭＴＥ）信号
をＳＩＧ＿ＩＮなりＳＩＧ＿ＯＵＴなり適切なレジスタ
を介して送る。
【００２３】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考えられるが、それらはいずれも本発明の技
術的範囲に包含される。
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考えられるが、それらはいずれも本発明の技
術的範囲に包含される。
【００２４】尚、特許請求の範囲に記載した参照番号は
、発明の容易なる理解のためで、その技術的範囲を制限
するように解釈されるべきではない。
、発明の容易なる理解のためで、その技術的範囲を制限
するように解釈されるべきではない。
【００２５】
【発明の効果】以上述べたように、本発明によれば、既
存のバンク制御装置ユニットのプロトコルと互換性を保
ちながら、任意の内容および長さのエラー保護されたメ
ッセージを伝送することができる。
存のバンク制御装置ユニットのプロトコルと互換性を保
ちながら、任意の内容および長さのエラー保護されたメ
ッセージを伝送することができる。
【図１】バンク制御ユニットとバンク周辺装置との間の
典型的なリンクを例示するブロック図である。
典型的なリンクを例示するブロック図である。
【図２】本発明の実施例による周辺装置の一部を例示す
るブロック図である。
るブロック図である。
【図３】同じ実施例によるデータ・ビット・ストリーム
のメッセージへの典型的な編成例を示す図である。
のメッセージへの典型的な編成例を示す図である。
【図４】従来の技術によるデータ・ビット・ストリーム
の典型的なフォーマットを示す図である。
の典型的なフォーマットを示す図である。
【図５】従来の技術によるデータ・ビット・ストリーム
の典型的なフォーマットを示す図である。
の典型的なフォーマットを示す図である。
１０ バンク制御ユニット（ＢＣＵ）１１、１９
マイクロプロセッサ １２ シリアル制御リンク・ドライバ（ＳＣＬＤ）１
３ 警報・表示ユニット（ＡＤＵ）１４ バンク周
辺装置（ＢＰＤ） １５ ＮＰ導線 １６ ＮＱ導線 １７ データ・バス（ＤＡＴＡ） １８ 終端器 ２１ ＳＩＧ＿ＯＵＴ ２２ ＤＡＴＡ＿ＯＵＴ ２３ ＳＩＧ＿ＩＮ ２４ ＤＡＴＡ＿ＩＮ１ ２５ ＤＡＴＡ＿ＩＮ２ ２６、２７ 制御回路
マイクロプロセッサ １２ シリアル制御リンク・ドライバ（ＳＣＬＤ）１
３ 警報・表示ユニット（ＡＤＵ）１４ バンク周
辺装置（ＢＰＤ） １５ ＮＰ導線 １６ ＮＱ導線 １７ データ・バス（ＤＡＴＡ） １８ 終端器 ２１ ＳＩＧ＿ＯＵＴ ２２ ＤＡＴＡ＿ＯＵＴ ２３ ＳＩＧ＿ＩＮ ２４ ＤＡＴＡ＿ＩＮ１ ２５ ＤＡＴＡ＿ＩＮ２ ２６、２７ 制御回路
Claims (18)
- 【請求項１】 ４個のレジスタを備え、第１のレジス
タ（２１）が、データ信号および制御信号の多数のバイ
トを含むデジタル・ストリームの一部である制御信号を
受信し、第２のレジスタ（２３）が、前記デジタル・ス
トリームの一部として制御信号を送信し、第３のレジス
タ（２２）が、前記デジタル・ストリームの一部である
データを受信し、第４のレジスタ（２４）が、前記デジ
タル・ストリームの一部としてデータを送信するよう適
合していることを特徴とするメッセージ指向のデジタル
・ストリーム伝送回路。 - 【請求項２】 前記第４のレジスタによって送信され
たデータを格納し、前記第４のレジスタからのデータの
伝送にエラーがあった場合、前記データを送信するよう
に適合させた第５のレジスタ（２５）をさらに備えたこ
とを特徴とする請求項１記載の回路。 - 【請求項３】 前記回路が、バンク制御ユニット（１
０）との間でデジタル・ストリームを送受信することを
特徴とする請求項１記載の回路。 - 【請求項４】 前記回路が、バンク周辺装置（１４）
の一部であることを特徴とする請求項３記載の回路。 - 【請求項５】 前記レジスタに結合されたマイクロプ
ロセッサ（１９）をさらに備えたことを特徴とする請求
項１記載の回路。 - 【請求項６】 バンク制御ユニット（１０）、および
前記バンク制御ユニットと通信を行う複数の周辺装置（
１４）を備え、前記周辺装置の各々が、４個のレジスタ
を含み、第１のレジスタ（２１）が、前記バンク制御ユ
ニットから制御信号を受信し、第２のレジスタ（２３）
が、前記バンク制御ユニットに制御信号を送信し、第３
のレジスタ（２２）が、前記バンク制御ユニットからデ
ータ・メッセージを受信し、第４のレジスタ（２４）が
、前記バンク制御ユニットにデータ・メッセージを送信
するよう適合することを特徴とするデジタル・ループ伝
送システム。 - 【請求項７】 前記第４のレジスタによって送信され
たデータ・メッセージを格納し、前記第４のレジスタか
らのデータの伝送にエラーがあった場合、前記データ・
メッセージを送信するように適合させた第５のレジスタ
（２５）をさらに備えたことを特徴とする請求項６記載
のシステム。 - 【請求項８】 前記周辺装置がチャネル・ユニットで
あることを特徴とする請求項６記載のシステム。 - 【請求項９】 前記データ・メッセージが、１０から
６５，５３５の範囲内のバイト長を有することを特徴と
する請求項６記載のシステム。 - 【請求項１０】 前記第２のレジスタに適切な信号が
ある時、バンク制御ユニットにサービス要求を出す手段
（２０）をさらに備えたことを特徴とする請求項６記載
のシステム。 - 【請求項１１】 前記レジスタのうちの１つがビジー
の場合、その事を示す所定の２ビットの信号をバンク制
御ユニットに送る手段をさらに備えたことを特徴とする
請求項６記載のシステム。 - 【請求項１２】 バンク制御ユニット（１０）と少な
くとも４個のレジスタ（２１〜２５）を含む周辺装置（
１４）との間で、制御信号およびデータ・メッセージか
らなるデジタル・ストリームを伝送するために、周辺装
置への制御信号を第１のレジスタ（２１）に書き込み、
バンク制御ユニットへの制御信号を周辺装置の第２のレ
ジスタ（２３）に書き込むステップと、周辺装置へのデ
ータ・メッセージを第３のレジスタ（２２）に書き込み
、バンク制御ユニットへのデータ・メッセージを第４の
レジスタ（２３）に書き込むステップとを備えたことを
特徴とするメッセージ指向のデジタル・ストリーム伝送
方法。 - 【請求項１３】 前記第４のレジスタからの伝送にエ
ラーがあった場合、バンク制御ユニットがそのデータ・
メッセージを読むことができるように、バンク制御ユニ
ットへのデータ・メッセージと同じものを第５のレジス
タ（２５）に書き込むステップをさらに備えたことを特
徴とする請求項１２記載の方法。 - 【請求項１４】 前記データ・メッセージが、複数の
ヘッダー・バイト（３１〜３８）、複数の情報バイト（
３９）、ストップ・バイト（４０）、およびチェックサ
ム・バイト（４１）からなり、かつ前記チェックサム・
バイトが、データ・メッセージの前のバイトにおいて全
て対応するビットの排他的ＯＲ関数であるようなビット
からなることを特徴とする請求項１２記載の方法。 - 【請求項１５】 データ・メッセージが、１０から６
５，５３５バイトからなることを特徴とする請求項１４
記載の方法。 - 【請求項１６】 前記ヘッダー・バイトが、メッセー
ジの長さを示す２つのバイト（３１、３２）、メッセー
ジの物理的目標を示す２つのバイト（３３、３４）、メ
ッセージのファームウェア目標を示す２つのバイト（３
５、３６）、およびメッセージの物理的送信元を示す２
つのバイト（３７、３８）を含むことを特徴とする請求
項１４記載の方法。 - 【請求項１７】 前記第２のレジスタに適切な信号が
ある場合、周辺装置からバンク制御ユニットにサービス
要求を出すステップをさらに備えたことを特徴とする請
求項１２記載の方法。 - 【請求項１８】 アクセスされているレジスタがビジ
ーのとき、この事を示す所定の２ビットの信号を周辺装
置からバンク制御ユニットに送るステップをさらに備え
たことを特徴とする請求項１２記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60349290A | 1990-10-26 | 1990-10-26 | |
| US603492 | 1990-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04266239A true JPH04266239A (ja) | 1992-09-22 |
| JPH088583B2 JPH088583B2 (ja) | 1996-01-29 |
Family
ID=24415677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3291970A Expired - Fee Related JPH088583B2 (ja) | 1990-10-26 | 1991-10-14 | ディジタルストリーム伝送回路およびディジタルループ伝送システム |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5479582A (ja) |
| EP (1) | EP0482828B1 (ja) |
| JP (1) | JPH088583B2 (ja) |
| KR (1) | KR100224519B1 (ja) |
| AU (1) | AU632003B2 (ja) |
| CA (1) | CA2050507C (ja) |
| DE (1) | DE69131550T2 (ja) |
| TW (1) | TW212837B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09105446A (ja) * | 1995-10-12 | 1997-04-22 | Teijin Seiki Co Ltd | 直進運動装置 |
| US6625674B1 (en) * | 1998-09-24 | 2003-09-23 | International Business Machines Corporation | Method and apparatus for state-independent non-interrupt-driven handshake with positive acknowledgement |
| US7308516B2 (en) * | 2004-04-26 | 2007-12-11 | Atmel Corporation | Bi-directional serial interface for communication control |
| DE102007061724A1 (de) * | 2007-12-20 | 2009-06-25 | Robert Bosch Gmbh | Verfahren zum Übertragen von Daten in einem zyklusbasierten Kommunikationssystem |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042962A (ja) * | 1983-08-19 | 1985-03-07 | Hitachi Ltd | デ−タ通信方式 |
| JPS62164348A (ja) * | 1986-01-16 | 1987-07-21 | Hitachi Ltd | 中継結合装置 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4218740A (en) * | 1974-10-30 | 1980-08-19 | Motorola, Inc. | Interface adaptor architecture |
| US4263650B1 (en) * | 1974-10-30 | 1994-11-29 | Motorola Inc | Digital data processing system with interface adaptor having programmable monitorable control register therein |
| US4071887A (en) * | 1975-10-30 | 1978-01-31 | Motorola, Inc. | Synchronous serial data adaptor |
| CA1151743A (en) * | 1980-03-13 | 1983-08-09 | Steven C. Andersen | Serial data bus communication system |
| GB2077468B (en) * | 1980-06-04 | 1984-10-24 | Hitachi Ltd | Multi-computer system with plural serial bus loops |
| US4562533A (en) * | 1981-12-03 | 1985-12-31 | Ncr Corporation | Data communications system to system adapter |
| US4458314A (en) * | 1982-01-07 | 1984-07-03 | Bell Telephone Laboratories, Incorporated | Circuitry for allocating access to a demand shared bus |
| US4590473A (en) * | 1982-07-28 | 1986-05-20 | Motorola, Inc. | Data signalling system |
| US4538224A (en) * | 1982-09-30 | 1985-08-27 | At&T Bell Laboratories | Direct memory access peripheral unit controller |
| US4621323A (en) * | 1983-03-28 | 1986-11-04 | Digital Equipment Corporation | Message transmission circuitry |
| GB2140177B (en) * | 1983-05-19 | 1986-09-17 | Elwyn Rees | Data entry interface assembly |
| US4922416A (en) * | 1984-12-14 | 1990-05-01 | Alcatel Usa, Corp. | Interface device end message storing with register and interrupt service registers for directing segmented message transfer between intelligent switch and microcomputer |
| JPS61223942A (ja) * | 1985-03-29 | 1986-10-04 | Hitachi Ltd | 情報検索制御方式 |
| DE3534216A1 (de) * | 1985-09-25 | 1987-04-02 | Bayerische Motoren Werke Ag | Datenbussystem fuer fahrzeuge |
| US4807183A (en) * | 1985-09-27 | 1989-02-21 | Carnegie-Mellon University | Programmable interconnection chip for computer system functional modules |
| US4805098A (en) * | 1986-05-05 | 1989-02-14 | Mips Computer Systems, Inc. | Write buffer |
| US4823312A (en) * | 1986-10-30 | 1989-04-18 | National Semiconductor Corp. | Asynchronous communications element |
| JP2559394B2 (ja) * | 1987-02-16 | 1996-12-04 | 株式会社日立製作所 | 通信制御装置 |
| JPS63292185A (ja) * | 1987-05-25 | 1988-11-29 | 日本電気株式会社 | デジタル入出力回路 |
| JPS63292747A (ja) * | 1987-05-25 | 1988-11-30 | Hitachi Ltd | バツフア管理方式 |
| US4965801A (en) * | 1987-09-28 | 1990-10-23 | Ncr Corporation | Architectural arrangement for a SCSI disk controller integrated circuit |
| US4954983A (en) * | 1987-10-13 | 1990-09-04 | Tektronix, Inc. | Data driver for multiple mode buffered processor-peripheral data transfer with selective return of data to processor |
| US4866609A (en) * | 1988-06-22 | 1989-09-12 | International Business Machines Corporation | Byte count handling in serial channel extender with buffering for data pre-fetch |
| US4974189A (en) * | 1988-08-16 | 1990-11-27 | Hewlett Packard Company | Magnetic tape packet assembler/disassembler safeguards existing data with pretries during appends |
| US5199105A (en) * | 1988-09-14 | 1993-03-30 | National Semiconductor Corporation | Universal asynchronous receiver/transmitter |
| US4995056A (en) * | 1989-01-13 | 1991-02-19 | International Business Machines Corporation | System and method for data communications |
| US5283877A (en) * | 1990-07-17 | 1994-02-01 | Sun Microsystems, Inc. | Single in-line DRAM memory module including a memory controller and cross bar switches |
-
1991
- 1991-09-03 CA CA002050507A patent/CA2050507C/en not_active Expired - Fee Related
- 1991-10-14 JP JP3291970A patent/JPH088583B2/ja not_active Expired - Fee Related
- 1991-10-17 DE DE69131550T patent/DE69131550T2/de not_active Expired - Fee Related
- 1991-10-17 EP EP91309605A patent/EP0482828B1/en not_active Expired - Lifetime
- 1991-10-21 AU AU86019/91A patent/AU632003B2/en not_active Ceased
- 1991-10-21 KR KR1019910018506A patent/KR100224519B1/ko not_active IP Right Cessation
- 1991-10-23 TW TW080108365A patent/TW212837B/zh active
-
1992
- 1992-11-06 US US07/973,585 patent/US5479582A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042962A (ja) * | 1983-08-19 | 1985-03-07 | Hitachi Ltd | デ−タ通信方式 |
| JPS62164348A (ja) * | 1986-01-16 | 1987-07-21 | Hitachi Ltd | 中継結合装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100224519B1 (ko) | 1999-10-15 |
| CA2050507C (en) | 1999-07-13 |
| KR920009124A (ko) | 1992-05-28 |
| AU8601991A (en) | 1992-04-30 |
| AU632003B2 (en) | 1992-12-10 |
| TW212837B (ja) | 1993-09-11 |
| EP0482828A3 (en) | 1995-02-01 |
| CA2050507A1 (en) | 1992-04-27 |
| EP0482828A2 (en) | 1992-04-29 |
| DE69131550D1 (de) | 1999-09-30 |
| JPH088583B2 (ja) | 1996-01-29 |
| DE69131550T2 (de) | 2000-03-23 |
| EP0482828B1 (en) | 1999-08-25 |
| US5479582A (en) | 1995-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420988A (en) | Establishing logical paths through a switch between channels and control units in a computer I/O system | |
| US4332027A (en) | Local area contention network data communication system | |
| US4439859A (en) | Method and system for retransmitting incorrectly received numbered frames in a data transmission system | |
| US4641307A (en) | Data packet transmission using shared channel | |
| KR930005191B1 (ko) | 일련 링크 통신 프로토콜 | |
| US4337465A (en) | Line driver circuit for a local area contention network | |
| EP0120889B1 (en) | Direct memory access peripheral unit controller | |
| US4852127A (en) | Universal protocol data receiver | |
| US5978865A (en) | System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted | |
| US4642630A (en) | Method and apparatus for bus contention resolution | |
| EP0496177A1 (en) | Method of transmitting data by buffer chaining between a host computer and a communication controller | |
| JPH0795767B2 (ja) | データ通信の最適化された方法と、その方法を使用するシステム | |
| JPS639786B2 (ja) | ||
| JPH04266239A (ja) | ディジタルストリーム伝送回路およびディジタルループ伝送システム | |
| US5388109A (en) | Data communications device with resident link adapter | |
| JPS62206942A (ja) | デ−タ伝送方式 | |
| AU544144B2 (en) | Input/output system and method of communication for peripheral devices in data processing system | |
| JPH0548017B2 (ja) | ||
| KR100211960B1 (ko) | 패리티 방식을 이용한 프레임 구별방법 | |
| JPS604353A (ja) | 通信制御装置 | |
| KR880000503B1 (ko) | 데이터전송의 인터페이스회로 | |
| JPH04278742A (ja) | 受信データの誤り検出方法 | |
| JPH02131066A (ja) | ファクシミリ応答装置 | |
| JPS63136851A (ja) | デ−タ通信装置 | |
| JPH02177639A (ja) | 通信制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |