KR880000503B1 - 데이터전송의 인터페이스회로 - Google Patents
데이터전송의 인터페이스회로 Download PDFInfo
- Publication number
- KR880000503B1 KR880000503B1 KR1019850002388A KR850002388A KR880000503B1 KR 880000503 B1 KR880000503 B1 KR 880000503B1 KR 1019850002388 A KR1019850002388 A KR 1019850002388A KR 850002388 A KR850002388 A KR 850002388A KR 880000503 B1 KR880000503 B1 KR 880000503B1
- Authority
- KR
- South Korea
- Prior art keywords
- personal computer
- data
- signal
- interface circuit
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 전체구성도.
제2도는 본 발명의 회로도.
제3도는 본 발명에 따른 송신플루우챠트.
제4도는 본 발명에 따른 수신플루우챠트.
제5도는 데이터프레임.
* 도면의 주요부분에 대한 부호의 설명
1 : 디코더 2 : UART
3 : 타이밍 제어회로 4 : 어드레스독출버퍼
5 : 라인드라이버 6 : D형 플립플롭
7 : 발진회로 10 : 주개인용컴퓨터
11,21~21n: 인터페이스회로 20~20n: 국소 개인용 컴퓨터
12 : 보조장치나 출력장치 IV1~IV3: 인버터
OR1~OR3: 오아게이트 L : 선로
S1,S2: 스위치
본 발명은 데이터전송의 인터페이스 회로에 관한 것으로, 특히 네트워크 구성이 버스 방식으로 된 대역캐리 어센스 다중억세스 방송 형식에서 여러개의 국소 개인용 컴퓨터에서 주 개인용 컴퓨터의 플로피디스크 다라이버나 프린터를 공용으로 사용할 수 있도록 한 선로를 통해 데이터의 송수신이 가능하도록 하는 데이터전송의 인터페이스 회로에 관한 것이다.
제한된 지역내에서 통신을 다루는 네트워크 국소지역 네트워크는 위상과 매체 및 엑세스 절차 등에 따라 정의 되어지는바, 여기서 위상은 주로 방송형과 순차형으로 대별할 수가 있고, 그중 모든 기기들이 거의 동시에 메세지를 전달받게되는 버스형과 방사형 네트워크가 방송형 위상에 속하고, 메세지가 기기로부터 다른 기기로 차례대로 전달되게 되는 원형네트워크가 순차형위상에 속한다. 또한, 국소지역 네트워크의 매체는 트위스 티드페어와 대역동축, 광대역동축, 광파이버등으로 구분된다. 또 국소지역 네트워크의 억세스절차는 충돌탐지 기능을 갖는 캐리어센스 다중 억세스 방식과 토큰전달 방식으로 구분되는데, 여기서 캐리어센스 다중 억세스 방식에서는 자료를 전송하고자 하는 기기에서 버스상에 현재 다른 메세지가 전송중에 있는가를 조사한뒤 전송이 없으면 자신의 자료전송을 시작하게 된다.
그런데, 메세지 전송중에 다른 기기로부터의 자료가 동시에 전달되고 있음을 발견하게 되면 일정시간 동안 메세지 전송을 중지한뒤 재전송을 시도하게 된다.
한편 토큰전달 방식에서는 한번에 한기기만이 전송을 할 수 있도록 되어 있으므로 기기들간에 토큰이라는 논리적매체를 주고 받음으로서 실현된다.
그러나, 개인용 컴퓨터를 여러대 설치하여 사용하는 회사나 학교 같은 곳에서는 그에 따른 보조 기억장치(플로피디스크 드라이버)나 출력장치(프린터)가 각각 필요하게 된다.
따라서, 본 발명은 위상과 매체, 엑세스 절차의 조합으로서 널리 쓰여지는 방식인 대역캐리어센스 다중 억세스 방송형으로서 주 개인용 컴퓨터에다 보조장치(플로피디시크 다라이버)나 출력장치(프린터)를 설치하고, 주 개인용 컴퓨터와 여러대의 국소 개인용 컴퓨터 사이를 한 선로로 연결시켜서 데이터를 송수신할 수 있도록 디코더, 어드레스 독출버퍼, 타이밍제어회로, 라인드라이버 및 UART(universal asynchronous receiver transmitter)로 구성된 인터페이스회로를 각각 설치해 놓음으로써, 선로 상의 데이터 유무를 체크하여 선로가 비었을 때 데이터를 송신하고, 또 보낸 데이터가 다른 곳에서 보낸 데이터와 충돌했는가를 고속으로 체크하는 버스방식으로 된 네트 워크로서, 한 선로를 통해 여러대의 국소 개인용 컴푸터에서 플로피디스크드라이버나 프린터를 공용으로 사용할 수 있도록 된 데이터 전송의 인터페이스 회로를 제공함에 발명의 목적이 있다.
이하 본 발명의 구성 및 작용, 효과를 예시도면에 의거하여 상세히 설명하면 다음과 같다.
본 발명은 어드레스(A1)(A2)에 따라 각각의 회로에 선택신호(
)를 공급하는 디코더(1)에다 프로그램이 가능하면서 비동기 직렬 데이터를 송수신하는 인터페이스 회로인 UART(2)와, 스위치(S2)에 의해 결정된 전송속도에 해당하는 클록신호를 모든 국소개인용 컴퓨터에 공급해주는 타이밍제어회로(3) 및 상기 디코더(1)의 출력단(Q1) 신호에 의해 오아게이트(OR3)를 통해 칩선택되어 스위치(S2)의 상태에 따라 주 개인용 컴퓨터에서는 전송속도를 출력시키고 국소 개인용 컴퓨터에서는 자신의 고유번호를 나타내는 어드레스독출버퍼(4)를 각각 연결하고, 상기 UART(2)에는 기록/독출신호
와 입출력요구신호를 조합하는 오아게이트(OR1)(OR2)의 출력단과 인버터(IV2)를 매개한 라인드라이버(5)를 연결함과 더불어 클록신호를 공급하는 2분주용 D플립플롭(6)을 연결하며, 상기 타이밍제어회로(3)에는 상기 라인드라이버(5)와 발진회로(7)를 연결하고, 상기 라인드라이버(5)에는 주 개인용 컴퓨터에서는 온, 국소 개인용 컴퓨터에서는 오프로 되는 스위치(S1)와 선로(L)을 연결시킨 구조로 되어있다.
미설명부호 A3~A5는 어드레스,
는 리셋트신호, Q1~Q4는 각 회로의 출력신호, D0~D7은 데이터,
와
는 외부기록 및 독출신호, TXD와 RXD는 송수신단, IN과 OT는 입출력단, 10은 주 개인용 컴퓨터, 11과 21~21n는 인터페이스회로, 20~20n는 국소개인용 컴퓨터, 12는 보조장치나 출력장치, H, OA, SA, S, DA, E, CH는 데이터프레임의 데이터등을 나타낸다.
제1도는 본 발명에 따른 전체구성도로서, 개인용 컴퓨터를 여러대 설치하여 사용하게 되는 회사나 학교같은 곳에서 각 개인용 컴퓨터에 대응하는 일정한 수의 보조장치(플로피디스크드라이버) 및 출력장치(프린터)가 필요하게 되던 것을 본 발명에서는 보조장치나 출력장치를 공용으로 사용함에 따라 그 사용댓수를 줄여주고 있는데, 이때 보조장치나 출력장치(12)가 연결된 주 개인용 컴퓨터(10)에 인터페이스회로(11)를 설치하여 국소 개인용 컴퓨터(20~20n)를 연결하기 위해 클록신호와 데이터가 전송되는 한선로(L)를 통해 국소 개인용 컴퓨터(20~20n)의 인터페이스(21~21n)를 각각 연결하게 되므로 한정된 보조장치나 출력장치(12)를 공용으로 사용할 수 있게되는 것이다.
즉, 한선로를 사용하는 버스방식의 네트워크 구성인 대역 캐리어센스 다중 억세스 방송형으로 선로(L)상에서의 데이터 충돌을 피하기 위해서 선로(L)상의 데이터 유무를 체크하여 선로(L)가 비었을 때에만 데이터를 송수신하게 하고, 또한 송신된 데이터가 다른 국소 개인용 컴퓨터(20*)에서 송신된 데이터와 충돌했는가를 체크하여 송신데이터가 이상없이 송신되었는지를 확인하게 된다.
그런데, A국소 개인용 컴퓨터(20)에서의 데이터를 보조장치나 출력장치(12)로 송출하여 기억시키거나 프린팅시키기 위해서는 인터페이스 회로(21)를 통해 국소 개인용 컴퓨터(20)에서의 전송 데이터가 선로(L)를 거쳐서 주 개인용 컴퓨터(10)에 있는 인터페이스 회로(11)로 공급되어 데이터가 이상없이 전송되었을 때 주 개인용 컴퓨터(10)의중앙처리 장치 통제하에 보조장치나 출력장치(12)로 데이터를 공급하게 되므로서 보조장치나 출력장치(12)를 공유할 수 있게 되는 것이다.
그러므로, A국소 개인용 컴퓨터(20)의 전송데이터가 선로(L)를 통해 주 개인용 컴퓨터(10)의 인터페이스회로(11)에 공급되고, 이 데이터는 주 개인용 컴퓨터(10)의 중앙처리 장치 통제하에 보조 장치나 출력장치(12)로 출력되게 되므로 A국소 개인용 컴퓨터(20)에서의 전송 데이터가 기록되거나 프린팅된다.
한편, B국소 개인용 컴퓨터(20n)에서 보조장치나 출력장치(12)를 사용하기 위해 인터페이스회로(11)측으로 데이터를 전송하고자 할 때에는 A 국소 개인용 컴퓨터(20)의전송 데이터의 처리가 끝날 때까지 데이터 전송을 대기하고 있다가 A국소 개인용 컴퓨터(20)의 전송데이터가 끝난 후에 B국소 개인용 컴퓨터(20n)의 전송 데이터를 처리하게 되므로 여러개의 보조장치나 출력장치(12)가 필요하지 않게 되고, 또 각각의 국소 개인용 컴퓨터(20~20n)에서 주 개인용 컴퓨터(10)의 인터페이스 회로(11)를 데이터 충돌없이 호출함에 따라 보조장치나 출력장치(12)를 사용할 수 있게 된다.
이상과 같은 전체 구성도의 신호 흐름에 의해서 동작하는 본 발명을 구체적인 회로동작에 입각하여 설명하면 다음과 같다.
제2도는 본 발명의 회로도를 나타내는 것으로서, 주 개인용 컴퓨터(10)와 각각의 국소 개인용 컴퓨터(20~20n)에 인터페이스 회로(11)(21~21n)로서 설치되되, 주 개인용 컴퓨터(10)의 인터페이스 회로(11)에는 제2도에 도시된 회로도가 스위치(S1)가 온된 상태에서 설치되고, 각 국소 개인용 컴퓨터(20~20n)의 인터페이스 회로(21~21n)에는 제2도에 도시된 회로도중 스위치(S1)가 오프되고 저항(R1)(R2)가 타이밍 제어회로(3)가 제거된 상태에서 설치되며 기타 구성 및 동작은 동일하게 된다.
즉, 주 개인용 컴퓨터(10)와 각 국소 개인용 컴퓨터(20~20n)에서 송수신될 데이터(D0~D7)는 UART(2)와 타이밍 제어회로(3)에 공급되고, 어드레스(A1~A5)는 실제 중앙 처리장치로 부터 나오는 어드레스로 부터 프로그램되는 어드레스를 사용하게 되며, 여기서는 편의상 어드레스(A1~A5)로 표시한다. 이 어드레스(A1~A5)는 디코더(1)와 UART(2) 및 타이밍 제어회로(3)에 각각 공급된다.
먼저, 주 개인용 컴퓨터(10)와 다른 국소 개인용 컴퓨터(20~20n)사이에 데이터 전송하기 위해서는 본 발명의 회로를 초기상태로 리셋트시키게 되는데, 이는 리셋트신호
가 UART(2)에 공급됨과 인버터(IV1)를 통해 타이밍 제어회로(3)에 공급되므로서 본 발명의 인터페이스 회로는 초기상태로 된다.
이로 부터 주 개인용 컴퓨터(10)나 국소 개인용 컴퓨터(20~20n)가 사용할 수 있는 상태로 되는데, 먼저 중앙처리 장치의 입출력 요구신호
가 디코더(1)에 칩 선택신호
로서 공급됨과 더불어 오아게이트(OR1)(OR2)에 공급된다.
디코더(1)가 칩선택되면 입력되는 어드레스 (A1)(A2)신호에 따라 표1과 같이 출력신호(Q1~Q4)를 송출시키므로서 UART(2)와 타이밍 제어회로(3) 및 어드레스 독출버퍼(4)에 칩선택신호
를 공급하게 되는데, 이와 같이 디코더(1)의 입출력 관계를 나타내는 표1은 다음과 같이 표시된다.
[표1]
디코더(1)의 입출력 관계
즉, 디코더(1)의 입력신호인 어드레스(A1)(A2)가 (00)일 때는 어드레스 독출버퍼(4)에, (01)일 때는 UART(2)에, (10)일 때는 타이밍 제어회로(3)에 각각 칩선택신호
가 공급된다.
여기서 어드레스(A1)(A2)가 (01)일 때는 UART(2)가 선택되는데, 어드레스(A3)의 상태에 따라 비동기 직렬 데이터를 병렬형식으로 변환하거나 그와 반대로 하는 UART(2)에 명령프로그램과 데이터가 구분되어 수신된다. 이는 제6도의 타이밍 챠트와 같이 (6-1)는 선택신호
, (6-2)는 입출력요구신호
, (6-3)는 독출 및 기록신호(
OR
), (6-4)는 외부독출 및 외부기록 신호(
OR
)로서 모두 로우상태일 때 (6-5)와 같은 어드레스 (A3)에 따라 UART(2) 내부의 명령레지스터와 데이터레지스터가 각각 선택된다.
여기서, 어드레스(A3)가 하이상태일 때는 UART(2)내부의 명령레지스터를 선택하여 외부 독출신호
나 외부 기록신호
에 의해 데이터를 독출시키거나 기록할 수 있고, 또한 어드레스(A3)가 로우상태일 때는 UART(2) 내부의 데이터 레지터를 선택하여 외부 독출신호
나 외부기록 신호
에 의해 데이터를 독출시키거나 기록할 수 있다.
한편, 전술한 입출력 요구신호
가 오아게이트(OR1)(OR2)에 로우레벨로 된 후 기록신호
가 오아게이트(OR1)에, 독출신호
가 오아게이트(OR2)에 각각 로우레벨로 공급되면 오아게이트(OR1)(OR2)의 로우레벨 출력신호가 UART(2)와 타이밍 제어회로(3)의 외부독출 및 외부 기록신호
로서 공급됨과 더불어 오아게이트 (OR3)의 입력단에 공급된다.
이때 전술한 디코더(1)의 출력신호(Q1~Q4)인 (0111)상태와 오아게이트(OR2)의 로우레벨 출력신호가 오아게이트(OR3)에 공급됨에 따라 어드레스 독출버퍼(4)에 칩선택신호
를 공급하게 되고, 이로부터 어드레스 독출버퍼(4)는 스위치(S2)의 상태를 출력시키게 되며, 이러한 출력신호는 주 개인용 컴퓨터(10)의 경우에 전송속도, 즉 BPS(bit/sec)를 나타낸 한편 국소 개인용 컴퓨터(20~20n)의 경우에는 자신의 고유번호가 되도록 설정된다.
전술한 디코더(1)의 출력신호(Q1~Q4)가 (1101)일 때는 타이밍 제어회로(3)에 칩선택신호
가 공급되고, 이후 중앙처리 장치의 어드레스(A4)(A5)에 의해 타이밍 제어회로(3)의 내부레지스터가 선택되어 스위치(S2)에 의해 설정된 전송속도에 대한 데이터가 저장된다.
이에 따라 타이밍 제어회로에서는 상기 설정전송 속도에 알맞는 클록신호를 출력시킨다.
또한 발진회로(7)의 일정한 발진주파수(4.915MHZ)는 타이밍 제어회로(3)와 D형 플립플롭(6)의 클록신호로서 공급되는데, 여기서 D형 플립플롭(6)에서는 상기 발진주파수가 2분주되어 그 출력신호가 UART(2)에 클록신호로서 공급된다.
그러나 타이밍 제어회로(3)는 주 개인용 컴퓨터(10)의 인터페이스회로(11)에만 설치되고, 전술한 어드레스 독출버퍼(4)에 연결된 스위치(S2)에 의해 결정된 전송속도로 프로그램되므로 타이밍 제어회로(3)의 출력신호는 라인드 드라이버(5)를 통해 국소 개인용 컴퓨터(20~20n)의 인터페이스회로(21~21n)에 데이터 송수신을 위한 클록신호를 공급해 주게되며, 이에 따라 라인드라이버(5)를 통한 데이터와 클록신호는 신호(L)을 통해 각각 국소 개인용 컴퓨터(20~20n)의 인터페이스 회로(21~21n)로 공급되게 된다.
상기와 같은 회로 동작에 입각해서 데이터 전송에 대해 설명하면 다음과 같다.
먼저 주 개인용 컴퓨터(10)에서 전송 하고자하는 국소 개인용 컴퓨터(20)로 데이터(D0~D7)를 전송하려면 제3도에서처럼 먼저 선로(L)상에 데이터가 있는가를 체크하게 되는데, 그러기 위해서는 프로그램이 가능한 인터페이스 집적회로인 UART(2)의 전송데이터 입력단(RXD)를 통해 수신되는 전송 데이터에 의해 셋트되는 수신데이터 플래그를 확인한다.
만일, 선로(L)상에 데이터 전송이 없어서 수신데이터플래그가 셋팅되어 있지 않으면 주 개인용 컴퓨터(10)로 부터 국소 개인용 컴퓨터(20)로 데이터 전송을 하게하고, 선로(L)상에 다른 국소 개인용 컴퓨터(20n)로 부터의 데이터 전송이 있으면 그에 의해 수신 데이터 플래그가 셋팅되므로 그 데이터 전송이 끝날 때까지 주 개인용 컴퓨터(10)의 데이터 전송을 대기시킨다.
이후, 선로(L)상에서 데이터 전송이 없어 선로가 비어있으면 UART(2)에서는 병렬데이터를 직렬데이터로 변경시켜 제5도와 같은 데이터프레임으로 구성한 다음 인버터(IV2)를 통해 반전되어 라인드라이버(5)로 공급되고, 이로부터 라인드라이버(5)의 출력단 (OT2)를 통한 데이터 프레임이 선로(L)상으로 송출되는데, 이때 선로(L)상으로 송출되는 데이터 프레임은 다시 출력단(OT2)을 통하여 UART(2)에도 수신되고, UART(2)에서는 보내고자하는 데이터와 선로(L)상에 보낸 데이터를 비교하므로서 데이터 충돌이 있는지를 확인하여 이상이 없을시 전송하고자 하는 국소 개인용 컴퓨터(20)의 인터페이스 회로(21)를 통해 데이터가 국소 개인용 컴퓨터(20)로 공급된다.
그 후 국소 개인용 컴퓨터(20)의 전송데이터 수신완료를 나타내는 인식신호가 주 개인용 컴퓨터(10)로 공급되게 되므로 국소 개인용 컴퓨터(20)에서는 보조장치인 플로피디스크드라이버로 부터의 프로그램된 데이터를 받게 된다.
이 때 주 개인용 컴퓨터(10)의 인터페이스 회로(11)에서는 타이밍 제어회로(3)로 부터의 데이터 송수신용 클록신호를 라인드라이버(5)와 온되어 있는 스위치(S1)를 차례로 통해 선로(L)상으로 공급한다.
한편, 국소 개인용 컴퓨터(20)에서 주 개인용 컴퓨터(10)의 출력장치나 보조장치(12)를 사용하여 프로그램된 데이터를 프린터로 프린팅 하거나 플로피 디스크 드라이버의 디스크에 기록하기 위해서는 국소 개인용 컴퓨터(20)의 중앙처리장치 통제하에 전송시킬 데이터(D0~D7)를 인터페이스회로(21)에 공급하고, 인터페이스회로(21)에서는 전술한 동작에 따라(단, 스위치(S1)가 오프상태, 타이밍 제어회로(3) 및 저항(R1)(R2)의 제거되어 있음)선로(L)를 통해 주 개인용 컴퓨터(10)의 인터페이스 회로(11)에 있는 UART(2)로 공급시킨다.
이에 따라 제4도에 의하면 주 개인용 컴퓨터(10)의 인터페이스 회로(11)에 있는 UART(2)에서 국소 개인용 컴퓨터(20)로부터 전송된 데이터를 수신하여 제5도에 도시된 데이터프레임의 헤드(H)인가를 체크한다.
그러면, UART(2)에서 수신된 데이터 프레임이 자신의 어드레스(SA)이면 정상적인 데이터 프레임임을 확인하게 되는데, 전술한 제5도의 데이터 프레임은 헤드(H), 상대편 어드레스(OA), 자기 어드레스(SA), 전송 데이터 시작정보(S), 일정한 바이트수의 데이터(DA), 전송데이터 시작정보(S), 일정한 바이트수의 데이터(DA), 전송데이터 끝정보(E) 및 체크합(CH)등으로 구성되어 있어서, 인터페이스 회로(11)내의 UART(2)에서는 수신된 데이터 프레임중 일정한 바이트수마다 전송 데이터 시작정보인 "S"가 나오면 다음 데이터가 계속되는 것이고, 그후 "S"가 나올자리에 전송 데이터 끝정보인 "E"가 나오면 데이터가 모두 수신되었다는 것을 의미하게 된다. 그리고, 데이터 프레임중 "S""E"가 나올자리에 그 이외의 데이터가 나오면 UART(2)에서는 데이터 프레임이 깨진 것으로 간주하며, 주 개인용 컴퓨터(20)에서 이를 인식하므로써 일정시간 동안 전송을 중지한다. 그 후, 국소 개인용 컴퓨터(20)에서는 데이터의 재전송을 시도하게 된다.
정상적인 데이터가 국소 개인용 컴퓨터(20)에서 송출되어 주 개인용 컴퓨터(10)의 인터페이스(11)를 통해 전부 수신되게 되면 주 개인용 컴퓨터(10)에서 국소 개인용 컴퓨터(20)로 전송 데이터 수신완료를 나타내는 인식신호를 송출하게 된다. 이와 같이하여 주 개인용 컴퓨터(10)와 국소 개인용 컴퓨터(20)사이에 데이터 송수신을 하도록 하므로써 보조장치나 출력장치를 공유하여 사용할 수 있게 되는 것이다.
상기한 바와 같이 본 발명은 대역 캐리어센스 다중 억세스 방송형의 버스 방식인 네트워크 구성으로서 한선로를 통해 주 개인용 컴퓨터와 각각의 국소 개인용 컴퓨터를 인터페이스 회로로 연결시켜 각각의 국소 개인용 컴퓨터에서 주 개인용 컴퓨터에 연결된 보조장치와 출력장치등을 공유할 수 있을 뿐만 아니라 개인용 컴퓨터를 사용하여 네트워크를 구성함에 있어 저렴한 가격으로 용이하게 구성할 수 있는 장점이 있다.
Claims (1)
- 어드레스(A1)(A2)에 따라 각각의 회로에 선택신호를 공급하는 디코더(1)에 프로그램이 가능하면서 비동기직렬 데이터를 송수신하는 인터페이스 회로인 UART(2)와, 스위치(S2)에 의해 결정된 전송속도에 해당하는 클록신호를 모든 국소 개인용 컴퓨터에 공급해 주는 타이밍 제어회로(3) 및 상기 디코더(1)의 출력단(Q1)신호에 의해 오아게이트 (OR3)를 통해 칩선택되어 스위치(S2)의 상태에 따라 주 개인용 컴퓨터에서는 전송속도를 출력시키고 국소 개인용 컴퓨터에서는 자신의 고유번호를 나타내는 어드레스 독출버퍼(4)가 각각 연결되고, 상기 UART(2)에는 기록/독출신호(WR)(RD)와 입력출력 요구신호를 (IORQ)를 조합하는 오아게이트(OR1)(OR2)의 출력단돠 인버터(IV2)를 매개한 라인드라이버(5)를 연결함과 더불어 클록신호를 공급하는 2분주용 D플립플롭(6)이 연결되며, 상기 타이밍 제어회로(3)에는 상기 라인 드라이버(5)와 발진회로(7)가 연결되고, 상기 라인드라이버(5)에는 주 개인용 컴퓨터에서는 온상태, 국소 개인용 컴퓨터에서는 오프상태로 되는 스위치(1)와 선로(L)가 연결되어 구성된 데이터 전송의 인터페이스 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850002388A KR880000503B1 (ko) | 1985-04-10 | 1985-04-10 | 데이터전송의 인터페이스회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850002388A KR880000503B1 (ko) | 1985-04-10 | 1985-04-10 | 데이터전송의 인터페이스회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR860008496A KR860008496A (ko) | 1986-11-15 |
| KR880000503B1 true KR880000503B1 (ko) | 1988-04-08 |
Family
ID=19240456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850002388A KR880000503B1 (ko) | 1985-04-10 | 1985-04-10 | 데이터전송의 인터페이스회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880000503B1 (ko) |
-
1985
- 1985-04-10 KR KR1019850002388A patent/KR880000503B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR860008496A (ko) | 1986-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2126593C1 (ru) | Контроллер связи с помощью инфракрасного направленного излучения с множеством протоколов | |
| US4106092A (en) | Interface system providing interfaces to central processing unit and modular processor-controllers for an input-output subsystem | |
| EP0120889B1 (en) | Direct memory access peripheral unit controller | |
| US4695952A (en) | Dual redundant bus interface circuit architecture | |
| US5978865A (en) | System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted | |
| US20050132137A1 (en) | Multiple mode communication system | |
| US4779190A (en) | Communication bus interface | |
| JPH0577103B2 (ko) | ||
| US4156931A (en) | Digital data communications device with standard option connection | |
| US5159684A (en) | Data communication interface integrated circuit with data-echoing and non-echoing communication modes | |
| US6779052B2 (en) | Electronic apparatus, system and method for controlling communication among devices coupled through different interfaces | |
| US5896549A (en) | System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register | |
| EP0097028A2 (en) | Multiple-microcomputer communications system | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| KR880000503B1 (ko) | 데이터전송의 인터페이스회로 | |
| CN111832090A (zh) | 一种基于多通道spi程序读写接口的安全电子装置 | |
| US4612541A (en) | Data transmission system having high-speed transmission procedures | |
| JPS62500555A (ja) | デジタル装置を時間多重リンクに接続するためのインタフエ−ス回路 | |
| US5163049A (en) | Method for assuring data-string-consistency independent of software | |
| JP3477306B2 (ja) | 拡張入出力インターフェイス | |
| US4937567A (en) | Communication adapter for store loop communication system | |
| GB2053533A (en) | Digital data communications device with standard option connection | |
| EP0482828B1 (en) | Message-oriented bank controller interface | |
| US6112259A (en) | Integrated circuit for direct memory access | |
| JP2000280582A (ja) | データ処理装置およびデータ処理方法並びにデータ処理制御プログラムを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980327 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |