JPH04264906A - インタフェース制御回路 - Google Patents
インタフェース制御回路Info
- Publication number
- JPH04264906A JPH04264906A JP3025904A JP2590491A JPH04264906A JP H04264906 A JPH04264906 A JP H04264906A JP 3025904 A JP3025904 A JP 3025904A JP 2590491 A JP2590491 A JP 2590491A JP H04264906 A JPH04264906 A JP H04264906A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- interface
- stopped
- interface signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 14
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000001629 suppression Effects 0.000 abstract description 7
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置に関し、
特にインタフェース制御回路に関する。
特にインタフェース制御回路に関する。
【０００２】
【従来の技術】従来、この種のインタフェース制御回路
は、ハードウェア（以下、ＨＷと略す）障害が発生する
と停止するクロックと、クロックに同期してインタフェ
ース信号を制御するインタフェース回路とから構成され
、クロックが停止した場合、インタフェース信号も動作
していた有効のままの状態で停止するようになっている
。
は、ハードウェア（以下、ＨＷと略す）障害が発生する
と停止するクロックと、クロックに同期してインタフェ
ース信号を制御するインタフェース回路とから構成され
、クロックが停止した場合、インタフェース信号も動作
していた有効のままの状態で停止するようになっている
。
【０００３】
【発明が解決しようとする課題】上述したように従来の
インタフェース制御回路は、インタフェース信号の出力
側のクロックが停止して入力側が動作している場合、イ
ンタフェース信号が有効のまま停止してしまい、入力側
が誤動作してしまうという欠点がある。
インタフェース制御回路は、インタフェース信号の出力
側のクロックが停止して入力側が動作している場合、イ
ンタフェース信号が有効のまま停止してしまい、入力側
が誤動作してしまうという欠点がある。
【０００４】本発明の目的は、従来のインタフェース制
御回路に、Ｈ／Ｗ障害が発生しても停止しない第二のク
ロックと、従来の第一のクロックを第二のクロックでサ
ンプリングして第一のクロックが停止したことを示すク
ロック監視フリップフロップと、クロック監視フリップ
フロップにより第一のクロックの停止の報告を受けると
従来の第一のインタフェース信号の出力を無効として第
二のインタフェース信号を生成するインタフェース抑止
回路とを有し、第一のクロックが停止したことを検出し
、第一のインタフェース信号を無効にして第二のインタ
フェース信号を生成し、入力側に送出することにより、
上記の欠点を解消し、出力側の第一のクロックが停止し
ても入力側の装置の誤動作を防ぐことができるインタフ
ェース制御回路を提供することにある。
御回路に、Ｈ／Ｗ障害が発生しても停止しない第二のク
ロックと、従来の第一のクロックを第二のクロックでサ
ンプリングして第一のクロックが停止したことを示すク
ロック監視フリップフロップと、クロック監視フリップ
フロップにより第一のクロックの停止の報告を受けると
従来の第一のインタフェース信号の出力を無効として第
二のインタフェース信号を生成するインタフェース抑止
回路とを有し、第一のクロックが停止したことを検出し
、第一のインタフェース信号を無効にして第二のインタ
フェース信号を生成し、入力側に送出することにより、
上記の欠点を解消し、出力側の第一のクロックが停止し
ても入力側の装置の誤動作を防ぐことができるインタフ
ェース制御回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明のインタフェース
制御回路は、Ｈ／Ｗ障害が発生すると停止する第一のク
ロックと、Ｈ／Ｗ障害が発生しても停止しない第二のク
ロックと、第一のクロックに同期して第一のインタフェ
ース信号の制御を行うインタフェース回路と、第一のク
ロックを第二のクロックでサンプリングして第一のクロ
ックが停止したことを示すクロック監視フリップフロッ
プと、クロック監視フリップフロップにより第一のクロ
ックの停止の報告を受けると第一のインタフェース信号
の出力を無効として第二のインタフェース信号を生成す
るインタフェース抑止手段とを有している。
制御回路は、Ｈ／Ｗ障害が発生すると停止する第一のク
ロックと、Ｈ／Ｗ障害が発生しても停止しない第二のク
ロックと、第一のクロックに同期して第一のインタフェ
ース信号の制御を行うインタフェース回路と、第一のク
ロックを第二のクロックでサンプリングして第一のクロ
ックが停止したことを示すクロック監視フリップフロッ
プと、クロック監視フリップフロップにより第一のクロ
ックの停止の報告を受けると第一のインタフェース信号
の出力を無効として第二のインタフェース信号を生成す
るインタフェース抑止手段とを有している。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例のインタフェース
制御回路のブロック図である。
制御回路のブロック図である。
【０００８】図１において、本実施例のインタフェース
制御回路は、クロック監視フリップフロップ（以下、ク
ロック監視Ｆ／Ｆと略す）１と、インタフェース回路２
と、インタフェース抑止回路３とから構成されている。
制御回路は、クロック監視フリップフロップ（以下、ク
ロック監視Ｆ／Ｆと略す）１と、インタフェース回路２
と、インタフェース抑止回路３とから構成されている。
【０００９】ここで、クロック監視Ｆ／Ｆ１は、ＨＷ障
害発生時に停止する第一のクロックａを停止しない第二
のクロックｂでサンプリングして第一のクロックａが停
止したことを示し、第一のクロックａが停止したことを
インタフェース抑止回路３に報告する。
害発生時に停止する第一のクロックａを停止しない第二
のクロックｂでサンプリングして第一のクロックａが停
止したことを示し、第一のクロックａが停止したことを
インタフェース抑止回路３に報告する。
【００１０】インタフェース回路２は、第一のクロック
ａに同期して第一のインタフェース信号ｃの制御を行う
。
ａに同期して第一のインタフェース信号ｃの制御を行う
。
【００１１】インタフェース抑止回路３は、第一のイン
タフェース信号ｃと第二のインタフェース信号ｄの制御
を行う回路で、クロック監視Ｆ／Ｆ１から第一のクロッ
クａの停止の報告を受けると、第一のインタフェース信
号ｃの出力を無効として第二のインタフェース信号ｄを
生成し、この第二のインタフェース信号ｄを入力側に送
出する。また、第一のクロックａが停止していない時は
、第一のインタフェース信号ｃが第二のインタフェース
信号ｄとなるよう制御する。
タフェース信号ｃと第二のインタフェース信号ｄの制御
を行う回路で、クロック監視Ｆ／Ｆ１から第一のクロッ
クａの停止の報告を受けると、第一のインタフェース信
号ｃの出力を無効として第二のインタフェース信号ｄを
生成し、この第二のインタフェース信号ｄを入力側に送
出する。また、第一のクロックａが停止していない時は
、第一のインタフェース信号ｃが第二のインタフェース
信号ｄとなるよう制御する。
【００１２】
【発明の効果】以上説明したように、本発明のインタフ
ェース制御回路は、従来のインタフェース制御回路に、
Ｈ／Ｗ障害が発生しても停止しない第二のクロックと、
従来の第一のクロックを第二のクロックでサンプリング
して第一のクロックが停止したことを示すクロック監視
フリップフロップと、クロック監視フリップフロップに
より第一のクロックの停止の報告を受けると従来の第一
のインタフェース信号の出力を無効として第二のインタ
フェース信号を生成するインタフェース抑止回路とを有
し、第一のクロックが停止したことを検出し、第一のイ
ンタフェース信号を無効にして第二のインタフェース信
号を生成し、入力側に送出することにより、出力側の第
一のクロックが停止しても入力側の装置の誤動作を防ぐ
ことができるという効果がある。
ェース制御回路は、従来のインタフェース制御回路に、
Ｈ／Ｗ障害が発生しても停止しない第二のクロックと、
従来の第一のクロックを第二のクロックでサンプリング
して第一のクロックが停止したことを示すクロック監視
フリップフロップと、クロック監視フリップフロップに
より第一のクロックの停止の報告を受けると従来の第一
のインタフェース信号の出力を無効として第二のインタ
フェース信号を生成するインタフェース抑止回路とを有
し、第一のクロックが停止したことを検出し、第一のイ
ンタフェース信号を無効にして第二のインタフェース信
号を生成し、入力側に送出することにより、出力側の第
一のクロックが停止しても入力側の装置の誤動作を防ぐ
ことができるという効果がある。
【図１】本発明の一実施例のインタフェース制御回路の
ブロック図である。
ブロック図である。
１ クロック監視フリップフロップ（クロック監
視Ｆ／Ｆ） ２ インタフェース回路 ３ インタフェース抑止回路 ａ 第一のクロック ｂ 第二のクロック ｃ 第一のインタフェース信号 ｄ 第二のインタフェース信号
視Ｆ／Ｆ） ２ インタフェース回路 ３ インタフェース抑止回路 ａ 第一のクロック ｂ 第二のクロック ｃ 第一のインタフェース信号 ｄ 第二のインタフェース信号
Claims (1)
- 【請求項１】 ハードウェア障害が発生すると停止す
る第一のクロックと、前記ハードウェア障害が発生して
も停止しない第二のクロックと、前記第一のクロックに
同期して第一のインタフェース信号の制御を行うインタ
フェース回路と、前記第一のクロックを前記第二のクロ
ックでサンプリングして前記第一のクロックが停止した
ことを示すクロック監視フリップフロップと、前記クロ
ック監視フリップフロップにより第一のクロックの停止
の報告を受けると第一のインタフェース信号の出力を無
効として第二のインタフェース信号を生成するインタフ
ェース抑止手段とを有することを特徴とするインタフェ
ース制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3025904A JPH04264906A (ja) | 1991-02-20 | 1991-02-20 | インタフェース制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3025904A JPH04264906A (ja) | 1991-02-20 | 1991-02-20 | インタフェース制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264906A true JPH04264906A (ja) | 1992-09-21 |
Family
ID=12178775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3025904A Pending JPH04264906A (ja) | 1991-02-20 | 1991-02-20 | インタフェース制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264906A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211120A (ja) * | 1983-05-16 | 1984-11-29 | Fujitsu Ltd | インタフエ−ス変換方式 |
| JPS63278414A (ja) * | 1987-05-09 | 1988-11-16 | Fujitsu Ltd | クロック断検出回路 |
-
1991
- 1991-02-20 JP JP3025904A patent/JPH04264906A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211120A (ja) * | 1983-05-16 | 1984-11-29 | Fujitsu Ltd | インタフエ−ス変換方式 |
| JPS63278414A (ja) * | 1987-05-09 | 1988-11-16 | Fujitsu Ltd | クロック断検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62219839A (ja) | 起動制御方式 | |
| JPH04264906A (ja) | インタフェース制御回路 | |
| JPH0213499B2 (ja) | ||
| KR0141292B1 (ko) | 전전자 교환기에 있어서 이중화 제어회로 | |
| JP3155507B2 (ja) | 無瞬断切替装置 | |
| JPH02122317A (ja) | クロック切り替え制御方式 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JPH02224531A (ja) | 伝送路切り替え方式 | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| JPH03258032A (ja) | 冗長切替時の警報発出保護回路 | |
| JP3106571B2 (ja) | 冗長系クロック切り戻し方式 | |
| JPS6373411A (ja) | クロツク供給装置 | |
| JP2705443B2 (ja) | 送信フレームタイミング発生回路 | |
| JP2513032B2 (ja) | マイクロコンピュ―タの入力制御回路 | |
| JP2806913B2 (ja) | 出力信号切替回路 | |
| JPH0573176A (ja) | リセツト回路 | |
| JP2730148B2 (ja) | 制御開始パルス発生回路 | |
| KR0119157Y1 (ko) | 교환기에서의 이중화 모듈 제어장치 | |
| JPH04312159A (ja) | システムクロック補償方式 | |
| JPH0387790A (ja) | 同期切替回路 | |
| JPH04137834A (ja) | 予備回路自己監視装置 | |
| JPS6086913A (ja) | クロツク選択回路 | |
| JPS61184619A (ja) | 電源制御装置 | |
| JPH02166832A (ja) | クロック発生装置のクロック位相制御回路 | |
| JPS59139423A (ja) | 汎用インタフエ−ス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970924 |