JP3106571B2 - 冗長系クロック切り戻し方式 - Google Patents
冗長系クロック切り戻し方式Info
- Publication number
- JP3106571B2 JP3106571B2 JP03200157A JP20015791A JP3106571B2 JP 3106571 B2 JP3106571 B2 JP 3106571B2 JP 03200157 A JP03200157 A JP 03200157A JP 20015791 A JP20015791 A JP 20015791A JP 3106571 B2 JP3106571 B2 JP 3106571B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- reference phase
- pulse
- standby system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はクロックの切り戻し方式
に関し、特に、冗長系を構成し、位相同期発振器を有す
るクロック生成方式に関する。
に関し、特に、冗長系を構成し、位相同期発振器を有す
るクロック生成方式に関する。
【０００２】
【従来の技術】従来の位相同期発振器を２重化したクロ
ックの切り戻し方式は、図３に示すように、第１切り戻
し信号Ｓ0 が制御部に入力されると、制御部の論理ゲー
トを通り、タイムリーに選択回路に第２切り戻し信号Ｓ
1を出力し、予備系から現用系に切り戻していた。
ックの切り戻し方式は、図３に示すように、第１切り戻
し信号Ｓ0 が制御部に入力されると、制御部の論理ゲー
トを通り、タイムリーに選択回路に第２切り戻し信号Ｓ
1を出力し、予備系から現用系に切り戻していた。
【０００３】
【発明が解決しようとする課題】従来の位相同期発振器
を２重化したクロックの切り戻し方式では、現用系と予
備系の機能が正常であるにもかかわらず、予備系から現
用系への切り戻しの際、瞬断が発生し、また、その瞬断
の状態は、切り戻し信号が制御部に入力されるタイミン
グに依存しているという問題点があった。
を２重化したクロックの切り戻し方式では、現用系と予
備系の機能が正常であるにもかかわらず、予備系から現
用系への切り戻しの際、瞬断が発生し、また、その瞬断
の状態は、切り戻し信号が制御部に入力されるタイミン
グに依存しているという問題点があった。
【０００４】本発明の目的は、瞬断の発生をなくし、切
り戻しの状態を常に同じにすることにある。
り戻しの状態を常に同じにすることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基準位相入力が加えられパルス及び基準
位相出力を出力する予備系と、基準位相入力が加えられ
パルス及び基準位相出力を出力する現用系と、第１切り
戻し信号が加えられ、予備系の基準位相出力が加えられ
ることにより制御信号を出力し、現用系の基準位相出力
が加えられることにより第２切り戻し信号を出力するタ
イミング回路と、予備系から出力されたパルスと制御信
号が加えられ一定の期間保持された予備系からのパルス
を出力する保持回路と、現用系から出力されたパルスと
保持回路から出力された一定の期間保持されたパルスを
選択回路に加え第２切り戻し信号を選択回路に加えるこ
とにより選択回路の出力を予備系から現用系に切り戻す
ようにしたものである。
に、本発明は、基準位相入力が加えられパルス及び基準
位相出力を出力する予備系と、基準位相入力が加えられ
パルス及び基準位相出力を出力する現用系と、第１切り
戻し信号が加えられ、予備系の基準位相出力が加えられ
ることにより制御信号を出力し、現用系の基準位相出力
が加えられることにより第２切り戻し信号を出力するタ
イミング回路と、予備系から出力されたパルスと制御信
号が加えられ一定の期間保持された予備系からのパルス
を出力する保持回路と、現用系から出力されたパルスと
保持回路から出力された一定の期間保持されたパルスを
選択回路に加え第２切り戻し信号を選択回路に加えるこ
とにより選択回路の出力を予備系から現用系に切り戻す
ようにしたものである。
【０００６】その際、予備系を位相ロック発振器と基準
位相検出回路で構成し、現用系を位相ロック発振器と基
準位相検出回路と遅延回路で構成したものである。
位相検出回路で構成し、現用系を位相ロック発振器と基
準位相検出回路と遅延回路で構成したものである。
【０００７】
【実施例】次に、本発明について、図面を参照して説明
する。
する。
【０００８】図１は本発明の一実施例を示す図である。
図１において、予備系５は、位相ロック発振器６と基準
位相検出回路７とから構成されている。また、現用系１
は、位相ロック発振器２と基準位相検出回路３と遅延回
路４とから構成されている。
図１において、予備系５は、位相ロック発振器６と基準
位相検出回路７とから構成されている。また、現用系１
は、位相ロック発振器２と基準位相検出回路３と遅延回
路４とから構成されている。
【０００９】予備系５の位相ロック発振器６の入力端に
基準位相入力が加えられると、基準位相検出回路７の出
力端に予備系の基準位相出力が現れる。現用系１の位相
ロック発振器２の入力端に基準位相入力が加えられる
と、遅延回路４の出力端に現用系の基準位相出力が現れ
る。現用系の基準位相出力は、遅延回路４により、予備
系の基準位相出力よりも遅れる。
基準位相入力が加えられると、基準位相検出回路７の出
力端に予備系の基準位相出力が現れる。現用系１の位相
ロック発振器２の入力端に基準位相入力が加えられる
と、遅延回路４の出力端に現用系の基準位相出力が現れ
る。現用系の基準位相出力は、遅延回路４により、予備
系の基準位相出力よりも遅れる。
【００１０】予備系の基準位相出力は、タイミング回路
８に入力され、第１切り戻し信号Ｓ0 がタイミング回路
８に入力されているので、タイミング回路８から制御信
号Ａが出力される。保持回路９には、位相ロック発振器
６からの出力が加えられているので、保持回路９に信号
Ａが加えられることにより、保持回路９から一定の期間
保持されたパルスが出力される。
８に入力され、第１切り戻し信号Ｓ0 がタイミング回路
８に入力されているので、タイミング回路８から制御信
号Ａが出力される。保持回路９には、位相ロック発振器
６からの出力が加えられているので、保持回路９に信号
Ａが加えられることにより、保持回路９から一定の期間
保持されたパルスが出力される。
【００１１】現用系の基準位相出力は、タイミング回路
８に入力され、第１切り戻し信号Ｓ0 がタイミング回路
８に入力されているので、タイミング回路８から第２切
り戻し信号Ｓ1 が出力される。
８に入力され、第１切り戻し信号Ｓ0 がタイミング回路
８に入力されているので、タイミング回路８から第２切
り戻し信号Ｓ1 が出力される。
【００１２】選択回路１０には、保持回路９から出力さ
れた一定の期間保持されたパルスと、位相ロック発振器
２から出力されたパルスが加えられており、その結果、
保持回路９から出力されたパルスが、選択回路１０から
出力されているが、第２切り戻し信号Ｓ1 が選択回路１
０に加えられることにより、位相ロック発振器２からの
出力が、選択回路１０から出力される。すなわち、第２
切り戻し信号Ｓ1 を選択回路１０に加えることにより、
予備系から現用系へと出力を切り戻すことができる。
れた一定の期間保持されたパルスと、位相ロック発振器
２から出力されたパルスが加えられており、その結果、
保持回路９から出力されたパルスが、選択回路１０から
出力されているが、第２切り戻し信号Ｓ1 が選択回路１
０に加えられることにより、位相ロック発振器２からの
出力が、選択回路１０から出力される。すなわち、第２
切り戻し信号Ｓ1 を選択回路１０に加えることにより、
予備系から現用系へと出力を切り戻すことができる。
【００１３】以上の動作をタイムチャートで示すと、図
２のようになる。
２のようになる。
【００１４】
【発明の効果】以上説明したように、本発明は、位相ロ
ック発振器６から出力されたパルスと制御信号Ａを保持
回路９に加えることにより、位相ロック発振器６から出
力されたパルスを、制御信号Ａを加えたときから一定の
期間保持し、一定の期間保持されたパルスを保持回路９
から出力し、このパルスと位相ロック発振器２から出力
されたパルスを選択回路１０に加え、保持回路９から出
力されたパルスのうち、パルスを一定時間保持している
期間に、第２切り戻し信号Ｓ1を選択回路１０に加えた
ので、予備系から現用系に切り戻す際、瞬断が発生しな
いという効果が得られる。
ック発振器６から出力されたパルスと制御信号Ａを保持
回路９に加えることにより、位相ロック発振器６から出
力されたパルスを、制御信号Ａを加えたときから一定の
期間保持し、一定の期間保持されたパルスを保持回路９
から出力し、このパルスと位相ロック発振器２から出力
されたパルスを選択回路１０に加え、保持回路９から出
力されたパルスのうち、パルスを一定時間保持している
期間に、第２切り戻し信号Ｓ1を選択回路１０に加えた
ので、予備系から現用系に切り戻す際、瞬断が発生しな
いという効果が得られる。
【図１】本発明の一実施例を示す図である。
【図２】本発明の一実施例のタイムチャートを示す図で
ある。
ある。
【図３】従来のクロック切り戻し方式を示す図である。
１ 現用系 ２，６ 位相ロック発振器 ３，７ 基準位相検出回路 ４ 遅延回路 ５ 予備系 ８ タイミング回路 ９ 保持回路 １０ 選択回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−65540（ＪＰ，Ａ) 特開 平４−51716（ＪＰ，Ａ) 特開 昭63−73411（ＪＰ，Ａ) 特開 平４−148403（ＪＰ，Ａ) 特開 平３−288916（ＪＰ，Ａ) 特開 平３−126114（ＪＰ，Ａ) 特開 平１−189220（ＪＰ，Ａ) 特開 平３−224311（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/00 G06F 1/04 303 H03K 5/00
Claims (2)
- 【請求項１】基準位相入力が加えられパルス及び基準位
相出力を出力する予備系と、基準位相入力が加えられパ
ルス及び基準位相出力を出力する現用系と、第１切り戻
し信号が加えられ、予備系の基準位相出力が加えられる
ことにより制御信号を出力し、現用系の基準位相出力が
加えられることにより第２切り戻し信号を出力するタイ
ミング回路と、予備系から出力されたパルスと制御信号
が加えられ一定の期間保持された予備系からのパルスを
出力する保持回路と、現用系から出力されたパルスと保
持回路から出力された一定の期間保持されたパルスを選
択回路に加え第２切り戻し信号を選択回路に加えること
により選択回路の出力を予備系から現用系に切り戻すこ
とを特徴とする冗長系クロック切り戻し方式。 - 【請求項２】予備系が位相ロック発振器と基準位相検出
回路とから構成され、現用系が位相ロック発振器と基準
位相検出回路と遅延回路とから構成されている請求項１
記載の冗長系クロック切り戻し方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03200157A JP3106571B2 (ja) | 1991-08-09 | 1991-08-09 | 冗長系クロック切り戻し方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03200157A JP3106571B2 (ja) | 1991-08-09 | 1991-08-09 | 冗長系クロック切り戻し方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548445A JPH0548445A (ja) | 1993-02-26 |
| JP3106571B2 true JP3106571B2 (ja) | 2000-11-06 |
Family
ID=16419741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03200157A Expired - Fee Related JP3106571B2 (ja) | 1991-08-09 | 1991-08-09 | 冗長系クロック切り戻し方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106571B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040083870A (ko) * | 2003-03-25 | 2004-10-06 | 유티스타콤코리아 유한회사 | 클럭 보드 이중화 방법 |
-
1991
- 1991-08-09 JP JP03200157A patent/JP3106571B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548445A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5036221A (en) | Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal | |
| JP2954773B2 (ja) | システムクロックの位相制御方式 | |
| US4811282A (en) | Retiming circuit for pulse signals, particularly for microprocessor peripherals | |
| US5760612A (en) | Inertial delay circuit for eliminating glitches on a signal line | |
| JP3524577B2 (ja) | 動的クロック切り換え回路 | |
| JP3106571B2 (ja) | 冗長系クロック切り戻し方式 | |
| EP0225512B1 (en) | Digital free-running clock synchronizer | |
| JPH04357713A (ja) | 切換機能を有する基準信号発生回路 | |
| EP0595195A2 (en) | Chip select speedup circuit for a memory | |
| US4928290A (en) | Circuit for stable synchronization of asynchronous data | |
| JPH063461B2 (ja) | トリガ信号発生器及びトリガ信号発生方法 | |
| JP3260483B2 (ja) | 外部制御信号入力回路 | |
| SU1192177A1 (ru) | Резервированный генератор импульсов | |
| JPH04132413A (ja) | チャタリング防止回路およびクロック生成回路 | |
| JP2806661B2 (ja) | 二重ループ形ｐｌｌ回路 | |
| JP2770352B2 (ja) | ウィンドウパルス位相制御回路 | |
| JPH07225631A (ja) | クロック切替方法とその回路 | |
| JP2806913B2 (ja) | 出力信号切替回路 | |
| JPH03258032A (ja) | 冗長切替時の警報発出保護回路 | |
| JPH0712140B2 (ja) | 信号切替回路 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JP3443154B2 (ja) | 非同期リセット方式 | |
| JPS6324665Y2 (ja) | ||
| JPH04307610A (ja) | クロック切替え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |