JPH04307610A - クロック切替え回路 - Google Patents
クロック切替え回路Info
- Publication number
- JPH04307610A JPH04307610A JP7186791A JP7186791A JPH04307610A JP H04307610 A JPH04307610 A JP H04307610A JP 7186791 A JP7186791 A JP 7186791A JP 7186791 A JP7186791 A JP 7186791A JP H04307610 A JPH04307610 A JP H04307610A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- pulse
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003708 edge detection Methods 0.000 claims abstract description 12
- 230000007257 malfunction Effects 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、論理回路等に供給す
るクロックが現用系および待機系の2重系の構成となっ
ているとき、外部からの切替え信号に従って、現用系の
クロックから待機系のクロックへ支障なく切替えるクロ
ック切替え回路に関するものである。
るクロックが現用系および待機系の2重系の構成となっ
ているとき、外部からの切替え信号に従って、現用系の
クロックから待機系のクロックへ支障なく切替えるクロ
ック切替え回路に関するものである。
【0002】
【従来の技術】図3は、例えば特公平1−189220
に示された従来のクロック切替え回路を示し、図におい
て、1は第1のクロック源、2は第2のクロック源、3
は前記第1のクロック源1からのクロックパルスAと第
2のクロック源からのクロックパルスBを入力とし、後
記するDtypeフリップフロップ6から出力される同
期化系切替え信号Dにより、現用系のクロックパルスを
選択する現用系クロック選択回路、4はDtypeフリ
ップフロップ6の出力を反転させるインバータ、5はイ
ンバータ4の出力に従って、待機系のクロックパルスを
選択する待機系クロック選択回路、6は外部からの系切
替え信号Cを待機系のクロックパルスでラッチするDt
ypeフリップフロップである。
に示された従来のクロック切替え回路を示し、図におい
て、1は第1のクロック源、2は第2のクロック源、3
は前記第1のクロック源1からのクロックパルスAと第
2のクロック源からのクロックパルスBを入力とし、後
記するDtypeフリップフロップ6から出力される同
期化系切替え信号Dにより、現用系のクロックパルスを
選択する現用系クロック選択回路、4はDtypeフリ
ップフロップ6の出力を反転させるインバータ、5はイ
ンバータ4の出力に従って、待機系のクロックパルスを
選択する待機系クロック選択回路、6は外部からの系切
替え信号Cを待機系のクロックパルスでラッチするDt
ypeフリップフロップである。
【0003】次に動作について説明する。現用系クロッ
ク選択回路3は、第1のクロック源1からのクロックパ
ルスAと第2のクロック源2からのクロックパルスBを
入力とし、Dtypeフリップフロップ6から出力され
る同期化系切替え信号Dが“L”の時、第1のクロック
源1から出力されるクロックパルスAを選択し、同期化
系切替え信号Dが“H”の時には、第2のクロック源2
から出力されるクロックパルスBを選択する。待機系ク
ロック選択回路5は、第1のクロック源1からのクロッ
クパルスA,及び,第2のクロック源2からのクロック
パルスBを入力とし、インバータ4の出力信号が“H”
の時、第2のクロック源2からのクロックパルスBを選
択し、インバータ4の出力信号が“L”の時には、第1
のクロック源1からのクロックパルスAを選択する。D
typeフリップフロップ6は、外部からの系切替え信
号Cを、待機系クロック選択回路5からの出力でラッチ
し、現用系クロック選択回路3とインバータ4へ出力す
る。
ク選択回路3は、第1のクロック源1からのクロックパ
ルスAと第2のクロック源2からのクロックパルスBを
入力とし、Dtypeフリップフロップ6から出力され
る同期化系切替え信号Dが“L”の時、第1のクロック
源1から出力されるクロックパルスAを選択し、同期化
系切替え信号Dが“H”の時には、第2のクロック源2
から出力されるクロックパルスBを選択する。待機系ク
ロック選択回路5は、第1のクロック源1からのクロッ
クパルスA,及び,第2のクロック源2からのクロック
パルスBを入力とし、インバータ4の出力信号が“H”
の時、第2のクロック源2からのクロックパルスBを選
択し、インバータ4の出力信号が“L”の時には、第1
のクロック源1からのクロックパルスAを選択する。D
typeフリップフロップ6は、外部からの系切替え信
号Cを、待機系クロック選択回路5からの出力でラッチ
し、現用系クロック選択回路3とインバータ4へ出力す
る。
【0004】図4は、図3における各部信号のタイミン
グチャートである。
グチャートである。
【0005】前述したように、Aは第1のクロック源1
からのクロックパルス、Bは第2のクロック源2からの
クロックパルス、Cは外部からの系切替え信号、DはD
typeフリップフロップ6から出力される同期化系切
替え信号、Eは現用系クロック選択回路3から出力され
るクロックパルスである。
からのクロックパルス、Bは第2のクロック源2からの
クロックパルス、Cは外部からの系切替え信号、DはD
typeフリップフロップ6から出力される同期化系切
替え信号、Eは現用系クロック選択回路3から出力され
るクロックパルスである。
【0006】今、第1のクロック源1から出力されるク
ロックパルスAと、第2のクロック源2から出力される
クロックパルスBの位相が、図4のA、Bに示す関係に
ある時で、外部からの系切替え信号Cが、時刻20aで
“L”から“H”へ変化した場合について以下に説明す
る。
ロックパルスAと、第2のクロック源2から出力される
クロックパルスBの位相が、図4のA、Bに示す関係に
ある時で、外部からの系切替え信号Cが、時刻20aで
“L”から“H”へ変化した場合について以下に説明す
る。
【0007】Dtypeフリップフロップ6に入力され
る待機系クロック選択回路5からの出力信号は、時刻2
0a以前は、第2のクロック源2から出力されるクロッ
クパルスBであるため、時刻20a以降で最初に外部か
らの系切替え信号Cをラッチするのは、時刻20bとな
る。このため、Dtypeフリップフロップ6から出力
される同期化系切替え信号Dは、時刻20bで“L”か
ら“H”へ変化する信号となる。従って、現用系クロッ
ク選択回路3から出力されるクロックパルスは、同図E
のようになり、系切替えによる支障はない。
る待機系クロック選択回路5からの出力信号は、時刻2
0a以前は、第2のクロック源2から出力されるクロッ
クパルスBであるため、時刻20a以降で最初に外部か
らの系切替え信号Cをラッチするのは、時刻20bとな
る。このため、Dtypeフリップフロップ6から出力
される同期化系切替え信号Dは、時刻20bで“L”か
ら“H”へ変化する信号となる。従って、現用系クロッ
ク選択回路3から出力されるクロックパルスは、同図E
のようになり、系切替えによる支障はない。
【0008】次に、第1のクロック源1のクロックパル
スAと第2のクロック源2のクロックパルスBの位相が
図5に示す関係にあるとき、時刻20cにおいて、外部
からの系切替え信号Cが“L”から“H”へ変化した場
合について、以下に説明する。
スAと第2のクロック源2のクロックパルスBの位相が
図5に示す関係にあるとき、時刻20cにおいて、外部
からの系切替え信号Cが“L”から“H”へ変化した場
合について、以下に説明する。
【0009】Dtypeフリップフロップ6に入力され
る待機系クロック選択回路5からの出力信号は、時刻2
0c以前は第2のクロック源2から出力されるクロック
パルスBであるため、時刻20c以降で、最初に外部か
らの系切替え信号Cをラッチするのは、時刻20dとな
る。このため、Dtypeフリップフロップ6から出力
される、同期化系切替え信号Dは、時刻20dで“L”
から“H”へ変化する信号となる。
る待機系クロック選択回路5からの出力信号は、時刻2
0c以前は第2のクロック源2から出力されるクロック
パルスBであるため、時刻20c以降で、最初に外部か
らの系切替え信号Cをラッチするのは、時刻20dとな
る。このため、Dtypeフリップフロップ6から出力
される、同期化系切替え信号Dは、時刻20dで“L”
から“H”へ変化する信号となる。
【0010】従って、現用系クロック選択回路3から出
力されるクロックパルスは、図5の信号Eのようになり
、時刻20cから時刻20dの間で本来としない論理値
“0”の時間幅の短いパルス(所謂“ひげ”)が発生す
る。
力されるクロックパルスは、図5の信号Eのようになり
、時刻20cから時刻20dの間で本来としない論理値
“0”の時間幅の短いパルス(所謂“ひげ”)が発生す
る。
【0011】
【発明が解決しようとする課題】しかしながら、従来の
クロック切替え回路は、以上のように構成されていたの
で、現用系のクロックから待機系のクロックへ系切替え
をすると、時間幅の短いパルス、所謂“ひげ”が発生す
るという問題点があった。
クロック切替え回路は、以上のように構成されていたの
で、現用系のクロックから待機系のクロックへ系切替え
をすると、時間幅の短いパルス、所謂“ひげ”が発生す
るという問題点があった。
【0012】この発明は上記のような問題点を解消する
ためになされたもので、現用系のクロックから待機系の
クロックへ系切替えを行っても、“ひげ”を生じないク
ロック切替え回路を得ることを目的としている。
ためになされたもので、現用系のクロックから待機系の
クロックへ系切替えを行っても、“ひげ”を生じないク
ロック切替え回路を得ることを目的としている。
【0013】
【課題を解決するための手段】この発明に係るクロック
切替え回路は、外部からの系切替え信号を待機系のクロ
ックパルスでラッチすることにより、外部からの系切替
え信号が変化する前まで、現用系であったクロックパル
スに外部からの系切替え信号の切替えタイミングを同期
させ、且つ、系切替え時に発生する“ひげ”を無意にす
るマスクパルスを生成するものである。
切替え回路は、外部からの系切替え信号を待機系のクロ
ックパルスでラッチすることにより、外部からの系切替
え信号が変化する前まで、現用系であったクロックパル
スに外部からの系切替え信号の切替えタイミングを同期
させ、且つ、系切替え時に発生する“ひげ”を無意にす
るマスクパルスを生成するものである。
【0014】
【作用】この発明におけるクロック切替え回路は、クロ
ックの系切替え時に発生する“ひげ”をマスクパルスで
無意にするので、クロック切替えを行っても“ひげ”の
発生がない。
ックの系切替え時に発生する“ひげ”をマスクパルスで
無意にするので、クロック切替えを行っても“ひげ”の
発生がない。
【0015】
【実施例】以下、この発明の一実施例を図について説明
する。図1において、1は第1のクロック源、2は第2
のクロック源、3は現用系クロック選択回路、4はイン
バータ、5は待機系クロック選択回路であり、図3に同
一符号を付した従来のそれらと同一、あるいは相当部分
であるため詳細な説明は省略する。
する。図1において、1は第1のクロック源、2は第2
のクロック源、3は現用系クロック選択回路、4はイン
バータ、5は待機系クロック選択回路であり、図3に同
一符号を付した従来のそれらと同一、あるいは相当部分
であるため詳細な説明は省略する。
【0016】7は外部からの系切替え信号Cを待機系の
クロックパルスでラッチする第1のフリップフロップ、
8は第1のフリップフロップの出力が“L”から“H”
、或いは、“H”から“L”へ変化した時、時間幅の十
分短いセットパルスGを出力するエッジ検出回路、9は
D端子を“L”(接地)し、エッジ検出回路8から出力
されるセットパルスG,及び,現用系のクロックパルス
を入力とする第2のフリップフロップ、10は第1のク
ロック源1からのクロックパルスA,及び,第2のクロ
ック源からのクロックパルスBを入力とし、第1のフリ
ップフロップの出力信号に従ったクロックパルスを出力
する出力クロック選択回路、11は第2のフリップフロ
ップからの出力信号,及び,出力クロック選択回路10
からの出力信号をオア結合するオアゲートである。
クロックパルスでラッチする第1のフリップフロップ、
8は第1のフリップフロップの出力が“L”から“H”
、或いは、“H”から“L”へ変化した時、時間幅の十
分短いセットパルスGを出力するエッジ検出回路、9は
D端子を“L”(接地)し、エッジ検出回路8から出力
されるセットパルスG,及び,現用系のクロックパルス
を入力とする第2のフリップフロップ、10は第1のク
ロック源1からのクロックパルスA,及び,第2のクロ
ック源からのクロックパルスBを入力とし、第1のフリ
ップフロップの出力信号に従ったクロックパルスを出力
する出力クロック選択回路、11は第2のフリップフロ
ップからの出力信号,及び,出力クロック選択回路10
からの出力信号をオア結合するオアゲートである。
【0017】次に動作について説明する。図1において
、第1のフリップフロップ7は、外部からの系切替え信
号Cを、待機系クロック選択回路5から出力されるクロ
ックパルスでラッチし、エッジ検出回路8と出力クロッ
ク選択回路10へ出力する。エッジ検出回路8は、第1
のフリップフロップの出力が“L”から“H”、或いは
、“H”から“L”へ変化した時のみ、時間幅の十分短
いセットパルスGを出力する。エッジ検出回路8は、例
えば、単安定マルチバイブレータ等で構成される。第2
のフリップフロップは、D端子が接地されており、エッ
ジ検出回路8から出力されるセットパルスGでセットさ
れ、このセットパルスGが“L”となった時刻以後で、
最初の現用系クロック選択回路3から出力されるクロッ
クパルスの立ち上がりでリセットされるマスクパルスH
をオアゲートに出力する。出力クロック選択回路10は
、第1のクロック源1から出力されるクロックパルスA
と、第2のクロック源2から出力されるクロックパルス
Bを入力とし、第1のフリップフロップ7の出力が“L
”の時には、第1のクロック源1から出力されるクロッ
クパルスAを選択し、“H”の時には、第2のクロック
源2から出力されるクロックパルスBを選択し、オアゲ
ート11へ出力する。
、第1のフリップフロップ7は、外部からの系切替え信
号Cを、待機系クロック選択回路5から出力されるクロ
ックパルスでラッチし、エッジ検出回路8と出力クロッ
ク選択回路10へ出力する。エッジ検出回路8は、第1
のフリップフロップの出力が“L”から“H”、或いは
、“H”から“L”へ変化した時のみ、時間幅の十分短
いセットパルスGを出力する。エッジ検出回路8は、例
えば、単安定マルチバイブレータ等で構成される。第2
のフリップフロップは、D端子が接地されており、エッ
ジ検出回路8から出力されるセットパルスGでセットさ
れ、このセットパルスGが“L”となった時刻以後で、
最初の現用系クロック選択回路3から出力されるクロッ
クパルスの立ち上がりでリセットされるマスクパルスH
をオアゲートに出力する。出力クロック選択回路10は
、第1のクロック源1から出力されるクロックパルスA
と、第2のクロック源2から出力されるクロックパルス
Bを入力とし、第1のフリップフロップ7の出力が“L
”の時には、第1のクロック源1から出力されるクロッ
クパルスAを選択し、“H”の時には、第2のクロック
源2から出力されるクロックパルスBを選択し、オアゲ
ート11へ出力する。
【0018】次に、図2を用いて詳細に説明する。図2
は図1における各部信号のタイミングチャートである。 図2において、Fは第1のフリップフロップ7から出力
する同期化系切替え信号、Gはエッジ検出回路8から出
力されるセットパルス、Hは第2のフリップフロップ9
から出力されるマスクパルス、Iは出力クロック選択回
路10から出力されるクロックパルス、Jはオアゲート
11から出力されるクロックパルスである。
は図1における各部信号のタイミングチャートである。 図2において、Fは第1のフリップフロップ7から出力
する同期化系切替え信号、Gはエッジ検出回路8から出
力されるセットパルス、Hは第2のフリップフロップ9
から出力されるマスクパルス、Iは出力クロック選択回
路10から出力されるクロックパルス、Jはオアゲート
11から出力されるクロックパルスである。
【0019】今、第1のクロック源1から出力されるク
ロックパルスAと、第2のクロック源2から出力される
クロックパルスBの位相が図2に示す関係にある時で、
外部からの系切替え信号Cが時刻20Cで“L”から“
H”へ変化した場合(即ち、図5に示した従来例と条件
と同一の場合)について、以下に説明する。
ロックパルスAと、第2のクロック源2から出力される
クロックパルスBの位相が図2に示す関係にある時で、
外部からの系切替え信号Cが時刻20Cで“L”から“
H”へ変化した場合(即ち、図5に示した従来例と条件
と同一の場合)について、以下に説明する。
【0020】第1のフリップフロップ7に入力されるク
ロックは、時刻20c以前までは第2のクロック源2か
らのクロックパルスBであるが、時刻20c以後は第1
のクロック源1から出力されるクロックパルスAとなる
。
ロックは、時刻20c以前までは第2のクロック源2か
らのクロックパルスBであるが、時刻20c以後は第1
のクロック源1から出力されるクロックパルスAとなる
。
【0021】従って、同期化系切替え信号Hは、時刻2
0eで“L”から“H”へ変化する信号となる。エッジ
検出回路では、時刻20eにおいて、第1のフリップフ
ロップの出力が“L”から“H”へ変化したのを検出し
、時間幅の十分せまいリッセトパルスGを出力する。
0eで“L”から“H”へ変化する信号となる。エッジ
検出回路では、時刻20eにおいて、第1のフリップフ
ロップの出力が“L”から“H”へ変化したのを検出し
、時間幅の十分せまいリッセトパルスGを出力する。
【0022】現用系クロック選択回路3からは、時刻2
0c以後は第2のクロック源2の出力するクロックパル
スBを出力する。
0c以後は第2のクロック源2の出力するクロックパル
スBを出力する。
【0023】従って、第2のフリップフロップ9は、時
刻20eでセットされ、時刻20fでリセットされるマ
スクパルスHが出力される。
刻20eでセットされ、時刻20fでリセットされるマ
スクパルスHが出力される。
【0024】出力クロック選択回路10は、時刻20e
において第1のクロック源1から出力されるクロックパ
ルスAから、第2のクロック源2の出力されるクロック
パルスBへ変化するので、出力波形は同図に示すIのよ
うになる。
において第1のクロック源1から出力されるクロックパ
ルスAから、第2のクロック源2の出力されるクロック
パルスBへ変化するので、出力波形は同図に示すIのよ
うになる。
【0025】ここで、出力クロック選択回路からのクロ
ックパルスIには、時刻20eから、時刻20g間には
“ひげ”が存在する。
ックパルスIには、時刻20eから、時刻20g間には
“ひげ”が存在する。
【0026】しかし、第2のフリップフロップ9から出
力されるマスクパルスHと、出力クロック選択回路10
のクロックパルスIはオアゲート11で、オア結合され
るので、最終的にオアゲート11から出力されるクロッ
クパルスは、同図のJで示すように“ひげ”を生じない
クロックパルスとなる。
力されるマスクパルスHと、出力クロック選択回路10
のクロックパルスIはオアゲート11で、オア結合され
るので、最終的にオアゲート11から出力されるクロッ
クパルスは、同図のJで示すように“ひげ”を生じない
クロックパルスとなる。
【0027】
【発明の効果】以上のように、この発明によれば、クロ
ックの系切替えの時、生じる“ひげ”をマスクパルスで
無意にすることにより発生を防止したので、クロックの
系切替え時“ひげ”が発生せず、論理回路等に支障のな
いクロックの系切替えが得られる効果がある。
ックの系切替えの時、生じる“ひげ”をマスクパルスで
無意にすることにより発生を防止したので、クロックの
系切替え時“ひげ”が発生せず、論理回路等に支障のな
いクロックの系切替えが得られる効果がある。
【図1】この発明の一実施例によるクロック切替え回路
である。
である。
【図2】この発明の一実施例によるクロック切替え回路
の各部信号のタイミングチャートである。
の各部信号のタイミングチャートである。
【図3】従来のクロック切替え回路である。
【図4】従来のクロック切替え回路の各部信号のタイミ
ングチャートである。
ングチャートである。
【図5】従来のクロック切替え回路の各部信号のタイミ
ングチャートである。
ングチャートである。
1 第1のクロック源
2 第2のクロック源
3 現用系クロック選択回路
4 インバータ
5 待機系クロック選択回路
7 第1のフリップフロップ
8 エッジ検出回路
9 第2のフリップフロップ
10 出力クロック選択回路
11 オアゲート
Claims (1)
- 【請求項1】 外部から入力される所定の系切替え信
号に従って、第1のクロック源と第2のクロック源の系
切替えを行うクロック切替え回路において、前記第1の
クロック源からのクロックパルスと前記第2のクロック
源からのクロックパルスを入力し、前記外部からの系切
替え信号に従って、現用系のクロックパルスを選択する
現用系クロック選択回路と、前記第1のクロック源から
のクロックパルスと前記第2のクロック源からのクロッ
クパルスを入力し、待機系のクロックパルスを選択する
待機系クロック選択回路と、前記外部からの系切替え信
号を、前記待機系クロックパルス選択回路の出力でラッ
チする第1のフリップフロップと、前記第1のフリップ
フロップの出力信号が“L”から“H”、或いは、“H
”から“L”へ変化した時、変化点を検出して、時間幅
の十分短いパルスを出力するエッジ検出回路と、D端子
が“L”に固定され、前記エッジ検出回路からのパルス
によりセットされ、前記現用系クロック選択回路からの
出力でラッチする第2のフリップフロップと、前記第1
のクロック源からのクロックパルスと前記第2のクロッ
ク源からのクロックパルスを入力とし、前記第1のフリ
ップフロップの出力に従って、クロックパルスを選択す
る出力クロック選択回路と、前記第2のフリップフロッ
プの出力,及び,前記出力クロック選択回路の出力をオ
ア結合するオアゲートとを備えたことを特徴とするクロ
ック切替え回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7186791A JPH04307610A (ja) | 1991-04-04 | 1991-04-04 | クロック切替え回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7186791A JPH04307610A (ja) | 1991-04-04 | 1991-04-04 | クロック切替え回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04307610A true JPH04307610A (ja) | 1992-10-29 |
Family
ID=13472898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7186791A Pending JPH04307610A (ja) | 1991-04-04 | 1991-04-04 | クロック切替え回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04307610A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761253A (en) * | 1993-06-30 | 1998-06-02 | Hitachi, Ltd. | Method and apparatus for signal transmission |
-
1991
- 1991-04-04 JP JP7186791A patent/JPH04307610A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761253A (en) * | 1993-06-30 | 1998-06-02 | Hitachi, Ltd. | Method and apparatus for signal transmission |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0534129B1 (en) | Interface circuit for data transfer | |
US4317053A (en) | High speed synchronization circuit | |
US5185537A (en) | Gate efficient digital glitch filter for multiple input applications | |
JPH04307610A (ja) | クロック切替え回路 | |
JPH08330915A (ja) | クロック信号切替回路 | |
EP0766392B1 (en) | Edge detection circuit with improved detection reliability | |
KR0131431Y1 (ko) | 신호 디바운스회로 | |
JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
SU1550602A1 (ru) | Генератор импульсов | |
JPH0543544Y2 (ja) | ||
JP3084856B2 (ja) | 双方向バッファ回路 | |
JP2679471B2 (ja) | クロック切替回路 | |
SU1443154A1 (ru) | Устройство дл контрол импульсов | |
JP2000307393A (ja) | 集積回路用入力回路 | |
JPH0256853B2 (ja) | ||
JPH01116815A (ja) | クロック切換え回路 | |
JPS6359017A (ja) | パルス発生回路 | |
JPH0690144A (ja) | レジスタ | |
KR19990048767A (ko) | 글리치 제거 기능을 구비한 게이티드 클럭 회로 | |
JPH0354897B2 (ja) | ||
JPH0537306A (ja) | フリツプフロツプ回路 | |
JPH0712140B2 (ja) | 信号切替回路 | |
JPH04292011A (ja) | パルス発生回路 | |
JPH0661805A (ja) | 同期化回路 | |
JPS62131623A (ja) | パルスノイズ除去回路 |