JPS62131623A - パルスノイズ除去回路 - Google Patents
パルスノイズ除去回路Info
- Publication number
- JPS62131623A JPS62131623A JP60271781A JP27178185A JPS62131623A JP S62131623 A JPS62131623 A JP S62131623A JP 60271781 A JP60271781 A JP 60271781A JP 27178185 A JP27178185 A JP 27178185A JP S62131623 A JPS62131623 A JP S62131623A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse noise
- low
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理集積回路に関し、特に入力信号にパルス
ノイズを含む場合、これによる誤動作を防止するための
機能を有するパルスノイズ除去回路に関する。
ノイズを含む場合、これによる誤動作を防止するための
機能を有するパルスノイズ除去回路に関する。
従来の技術を図面を使って説明する。まず、第４図は順
序回路を用しることによってパルスノイズを除去する回
路、第５図は第４図におけるパルスノイズ除去動作を示
すタイミングチャートである。
序回路を用しることによってパルスノイズを除去する回
路、第５図は第４図におけるパルスノイズ除去動作を示
すタイミングチャートである。
そこで、第４図の動作を第５図を使って説明する。あら
かじめ入力信号９に発生するパルスノイズを予測し、そ
のパルスノイズに対し順序回路１１を用いることによシ
、第５図の様に制御信号１０にて除去を行なっていた。
かじめ入力信号９に発生するパルスノイズを予測し、そ
のパルスノイズに対し順序回路１１を用いることによシ
、第５図の様に制御信号１０にて除去を行なっていた。
上述した従来の技術では、順序回路を使用するため、第
６図の様に制御信号のタイミングを取シ違えたシ、予期
せぬパルスノイズが発生した場合、パルスノイズを除去
することができない。また、順序回路の周期分の時間的
遅れが起きる。
６図の様に制御信号のタイミングを取シ違えたシ、予期
せぬパルスノイズが発生した場合、パルスノイズを除去
することができない。また、順序回路の周期分の時間的
遅れが起きる。
本発明の目的は、入力信号に発生するパルスノイズをタ
イミングを取ることなく容易に除去することにある。
イミングを取ることなく容易に除去することにある。
本発明のパルスノイズ除去回路はロウ−ハイ−ロウのパ
ルスノイズ除去回路とバイ−ロウ−バイのパルスノイズ
除去回路とを有している。
ルスノイズ除去回路とバイ−ロウ−バイのパルスノイズ
除去回路とを有している。
次に本発明につめて図面を参照して説明する。
第１図は、本発明の一実施例のパルスノイズ除去回路で
ある。第１図において、インバータ１〜４は第１の遅延
回路を構成し、ＡＮＤ回路５は第１の遅延回路の出力と
入力信号９とを入力としている。また、インバータ６〜
７は、前記ＡＮＤ回路５の出力を入力とする第２の遅延
回路を構成し、ＯＲ回路８は第２の遅延回路の出力と前
記ＡＮＤ 回路５の出力とを入力としている。
ある。第１図において、インバータ１〜４は第１の遅延
回路を構成し、ＡＮＤ回路５は第１の遅延回路の出力と
入力信号９とを入力としている。また、インバータ６〜
７は、前記ＡＮＤ回路５の出力を入力とする第２の遅延
回路を構成し、ＯＲ回路８は第２の遅延回路の出力と前
記ＡＮＤ 回路５の出力とを入力としている。
なお、ＡＮＤ回路５とＯＲ回路８は入れかわっても構わ
ない。また、第１の遅延回路及び第２の遅延回路を構成
するインバータの順列の数は、パルスノイズの予期され
る幅と通常信号の幅とを考慮し、通常信号に対する影響
を極力おさえ、なおかつパルスノイズが除去できる様に
決定すれば良い。
ない。また、第１の遅延回路及び第２の遅延回路を構成
するインバータの順列の数は、パルスノイズの予期され
る幅と通常信号の幅とを考慮し、通常信号に対する影響
を極力おさえ、なおかつパルスノイズが除去できる様に
決定すれば良い。
第１図の動作を第２図を使って説明する。入力信号９に
ロウ−ハイ−ロウのパルスノイズが発生した時、ａ点に
おける信号は第２図の様に、また、ｂ点における信号は
インバータ１〜４によってａ点の信号より遅れた信号と
なる。そこで、ａ点とｂ点の信号をＡＮＤ 回路５の入
力とするのでＣ点においては、ロウ−ハイ−ロウのパル
スノイズは除去される。
ロウ−ハイ−ロウのパルスノイズが発生した時、ａ点に
おける信号は第２図の様に、また、ｂ点における信号は
インバータ１〜４によってａ点の信号より遅れた信号と
なる。そこで、ａ点とｂ点の信号をＡＮＤ 回路５の入
力とするのでＣ点においては、ロウ−ハイ−ロウのパル
スノイズは除去される。
次に、第１図の動作を第３図を使って説明する。
入力信号９にバイ−ロウ−バイのパルスノイズが発生し
た時、ａ点、ｂ点における信号は第３図の様になる。こ
こで、ａ点とｂ点の信号をＡＮＤ 回路５の入力とする
が、Ｃ点においては第３図の様になシパルスノイズは除
去されない。そこで、次にＣ点での信号をインバータ６
〜７によって遅らせるとｄ点での信号は第３図の様にな
る。つづいてＣ点とｄ点の信号をＯＲ回路８の入力とす
るので０点においてはバイ−ロウ−バイのパルスノイズ
は除去される。
た時、ａ点、ｂ点における信号は第３図の様になる。こ
こで、ａ点とｂ点の信号をＡＮＤ 回路５の入力とする
が、Ｃ点においては第３図の様になシパルスノイズは除
去されない。そこで、次にＣ点での信号をインバータ６
〜７によって遅らせるとｄ点での信号は第３図の様にな
る。つづいてＣ点とｄ点の信号をＯＲ回路８の入力とす
るので０点においてはバイ−ロウ−バイのパルスノイズ
は除去される。
以上説明したように本発明は、組合せ回路な利用するこ
とによってパルスノイズを除去することができる。この
ことによシ、論理集積回路においてパルスノイズによる
誤動作をなくす効果がある。
とによってパルスノイズを除去することができる。この
ことによシ、論理集積回路においてパルスノイズによる
誤動作をなくす効果がある。
また、あらかじめ予測されるパルスノイズがロウ−ハイ
−ロウのみ又はノ・イーロウーノ１イのみの場合は、そ
れぞれのパルスノイズ除去回路を単独で使用しても有効
であることは言うまでもない。
−ロウのみ又はノ・イーロウーノ１イのみの場合は、そ
れぞれのパルスノイズ除去回路を単独で使用しても有効
であることは言うまでもない。
第１図は本発明の一実施例の回路図、第２図は第１図に
おいてロウ−ハイ−ロウのパルスノイズ除去動作を示す
タイミングチャート図、第３図は第１図においてバイ−
ロウ−バイのパルスノイズ除去動作を示すタイミングチ
ャート図、第４図は従来の技術によるパルスノイズ除去
回路図、第５図は第４図におけるパルスノイズ除去動作
を示すタイミングチャート図、第６図は第４図において
パルスノイズ除去を誤った場合の動作を示すタイミング
チャート図である。 １、２．３．４．６．７・・・・・・インバータ、５・
・・・・・ＡＮＤ 回路、８・・・・・・ＯＲ回路、
９・・・・・・入力信号、１０・・・・・・制御信号、
１１・・・・・・順序回路。
おいてロウ−ハイ−ロウのパルスノイズ除去動作を示す
タイミングチャート図、第３図は第１図においてバイ−
ロウ−バイのパルスノイズ除去動作を示すタイミングチ
ャート図、第４図は従来の技術によるパルスノイズ除去
回路図、第５図は第４図におけるパルスノイズ除去動作
を示すタイミングチャート図、第６図は第４図において
パルスノイズ除去を誤った場合の動作を示すタイミング
チャート図である。 １、２．３．４．６．７・・・・・・インバータ、５・
・・・・・ＡＮＤ 回路、８・・・・・・ＯＲ回路、
９・・・・・・入力信号、１０・・・・・・制御信号、
１１・・・・・・順序回路。
Claims (1)
- 第１の遅延回路と前記第１の遅延回路の入力側及び出力
側をそれぞれ入力とする組合せ回路、そして前記組合せ
回路の出力側を入力とする第２の遅延回路と、前記第２
の遅延回路の入力側及び出力側をそれぞれ入力とする組
合せ回路とで構成することを特徴とするパルスノイズ除
去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271781A JPS62131623A (ja) | 1985-12-02 | 1985-12-02 | パルスノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271781A JPS62131623A (ja) | 1985-12-02 | 1985-12-02 | パルスノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62131623A true JPS62131623A (ja) | 1987-06-13 |
Family
ID=17504761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60271781A Pending JPS62131623A (ja) | 1985-12-02 | 1985-12-02 | パルスノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62131623A (ja) |
-
1985
- 1985-12-02 JP JP60271781A patent/JPS62131623A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740891A (en) | Asynchronous state machine | |
| JPS62131623A (ja) | パルスノイズ除去回路 | |
| JPS63227113A (ja) | 伝播回路 | |
| JPS62168415A (ja) | ラツチ間伝送方式 | |
| JPH052016B2 (ja) | ||
| JPH01212018A (ja) | パルスノイズ除去回路 | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| JP2705174B2 (ja) | 発振回路 | |
| JP2680299B2 (ja) | 同期式カウンタのリセット回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JPS59207724A (ja) | 入力回路 | |
| JPH07200363A (ja) | ウォッチドッグタイマー制御回路 | |
| JP2666529B2 (ja) | 雑音除去回路 | |
| JPH04307610A (ja) | クロック切替え回路 | |
| KR20000031866A (ko) | 디지털 노이즈 제거회로 | |
| SU1190520A1 (ru) | Синхронный счетчик | |
| JPH0256853B2 (ja) | ||
| JPS62120116A (ja) | 信号検出器 | |
| JPH05191226A (ja) | スパイクノイズ除去回路 | |
| JPS6354034A (ja) | 複数バルス列検出回路 | |
| JPS6363215A (ja) | チヤタリング除去装置 | |
| JPH037291B2 (ja) | ||
| JPH01116815A (ja) | クロック切換え回路 | |
| JPH0336812A (ja) | 同期回路 |