SU1192177A1 - Резервированный генератор импульсов - Google Patents

Резервированный генератор импульсов Download PDF

Info

Publication number
SU1192177A1
SU1192177A1 SU833640570A SU3640570A SU1192177A1 SU 1192177 A1 SU1192177 A1 SU 1192177A1 SU 833640570 A SU833640570 A SU 833640570A SU 3640570 A SU3640570 A SU 3640570A SU 1192177 A1 SU1192177 A1 SU 1192177A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
generator
unit
switch
Prior art date
Application number
SU833640570A
Other languages
English (en)
Inventor
Владимир Петрович Пономаренко
Сергей Павлович Ковита
Александр Николаевич Медведев
Original Assignee
Предприятие П/Я В-2203
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2203 filed Critical Предприятие П/Я В-2203
Priority to SU833640570A priority Critical patent/SU1192177A1/ru
Application granted granted Critical
Publication of SU1192177A1 publication Critical patent/SU1192177A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

1. РЕЗЕРВИРОВАННЫЙ ГЕНЕРАТОР ИМПУЛЬСОВ, содержащий основной эталонньм генератор, подключенный йыходом к первому входу блока фазировани , к второму «входу которого подключен выход резервного генератора , и к входу блока переключени , выход которого соединен с управл ющим входом коммутатора, первый информаЩ1ОННЫЙ вход которого св зан свыходом блока фазировани , а второй информационный вход - с выходом основного эталонного генератора, и делитель частоты, подключенный входом к выходу коммутатора, отличающийс  тем, что, с целью упрощени  генератора и уменьшени  фазовой ошибки при переключении на резерв , выход блока фазировани  соединен со своим третьим входом. 2. Генератор по п.1, отличающийс  тем, что блок переключени  содержит ключевой усилитель, вход которого  вл етс  входом блока, выход ключевого усилител  соединен с первым выводом накопительного конi денсатора, подключенного вторым выводом к общей шине, и выходной клю (Л чевой элемент, выход которого  вл етс  выходом блока, а вход подключен к первому выводу накопительного конденсатора. :о to ius. /

Description

Изобретение относитс  к имцульсной технике и может быть использова но дл  повышени  надежности цифровы систем, в частности, высокочастотны хранителей времени. Цель изобретени  - упрощение ген ратора и уменьшение фазовой ошибки при переключении на резерв. На фиг. 1 изображена функциональ на  схема предлагаемого устройства на фиг. 2 - построение блока переключени ; на фиг. 3 - структурна  схема блока фазировани . Устройство содержит резервный генератор 1, блок 2 фазировани , ос новной эталонный генератор 3, блок 4 переключени , коммутатор 5, делитель 6 частоты, ключевой усилитель выходной ключевой элемент 8, накопи тельный конденсатор 9, вход 10 блока переключени , выход 11 блока переключени , фазовый детектор 12, ли ни  13 задержки, реверсивный счетчик 14, мультиплексор 15. Резервированный генератор импуль сов имеет низкочастотный выход (пос ле делител  6 частоты) и высокочастотный выход (непосредственно после коммутатора 5). В качестве ключевого усилител  7 используют стандартный логический элемент И, на один из входов которого подают сигнал логической единицы (фиг.2). Устройство работает следующим образом. .. . Нормальный режим работы осуществл етс  от основного эталонного генератора 3. При этом синхроимпульсы с его выхода поступают на вход блока 4 переключени , который фиксирует их наличие или отсутствие. Наличие синхроимпульсов приводит к по влению на его выходе сигнала логической единицы. В блоке 4 имеет с  ключевой усилитель 7 (фиг.2), который при поступлении на вход 10 блока 4 каждого синхроимпульса подзар жает накопительный конденсатор 9, при этом сигнал логической единицы через выходной ключевой элемент 8 подаетс  на выход 11. Накопи тельный конденсатор 9 при попадании на него хот  бы одного синхроимпуль са разр жаетс  до такого уровн , что на выходе 11 выходной ключевой элемент 8 формирует сигнал логического нул . С выхода блока 4 переклю чени  сигнал подводитс  к управл ю772 щему входу коммутатора 5, на первый информационный вход которого подводитс  сигнал от блока 2 фазировани , а на второй информационньй вход от основного эталонного генератора 3. Логическа  единица на управл ющем входе коммутатора 5 обеспечивает подключение на его выход сигнала основного эталонного генератора 3, в то врем , как сигнал логического нул  - подключение на его выход сфазированного блоком 2 фазировани  сигнала резервного генератора 1. Делитель 6 частоты обеспечивает деление частоты следовани  импульсов в нужных пределах. При необходимости могут быть использованы сигналы высокой частоты непосредственно с выхода коммутатора 5. В процессе нормашьного режима работы осуществл етс  синхронизаци  фазы сигналов резервного генератора 1 синхроимпульсами основного эталонного генератора 3. Эту задачу вьшолн ет блок 2 фазировани  (фиг.З), который осуществл ет цифровую фазовую автоподстройку частоты и фазы. На первый вход блока подаю с  синхроимпульсы с основного эталонного генератора 3, а на второй сигналы от резервного генератора 1. После подстройки фазы сигналов резервного генератора 1 к фазе сигналов основного эталонного генератора 3 они по вл ютс  на выходе блока 2 фазировани  и вновь подвод тс  к его третьему входу, с которого попадают на один из. входов фазового детектора 12. На другом входе фазового де|тектора 12 присутствуют сигналы основного эталонного генератора 3.Фазовой детектор 12 сравнивает фазы двух сигналов-и в случае их расхождени  формирует сигнал знака рассогласовани  (плюс или минус в дискретной форме) и соответственно сигнал ошибки в виде пачки импульсов . Сигнал знака рассогласовани  и сигнал ошибки подвод тс  к реверсивному счетчику 14, которьй осуществл ет счет в одном или другом направлении до согласовани  фаз, которое осуществл ет мультиплексор 15 совместно с линией 13 задержки. С отводов линии 13 задержки снимаютс  сигналы резервного генератора 1, задержанные друг относительно друга на определенную величину. В. зависимости от состо ни  управл ющих входов мультиплексора 15 (входы V), определенного реверсивным счетчиком 14, к выходу мультиплексора подключаетс  тот или иной отвод линии задержки, чем обеспечива етс  дискретна  подстройка фазы им пульсного сигнала резервного генератора 1 к фазе основного эталонного генератора 3. Оличие предлагаемого резервного генератора импульсов от прототипа заключаетс  в том, что подстройка фазы осуществл етс  не между сигналом делител  6 и сигналом эталон 774 кого генератора 3, а непосредственно между генераторами 1 и 3 на их рабочей частоте, что уменьшает фазовую ошибку и упрощает блок 4 переключени . При переключении с исходного режима работы на резервный генератор в тракт делени  вноситс  ошибка (частота 5 мггц), на 70% меньша , чем в прототипе. Таким образом, устройство обеспечивает большую точность, что позвол ет примен ть его в хранител х времени. Кроме того, оно проще в реализации, чем прототип.
фиг. 2

Claims (2)

1. РЕЗЕРВИРОВАННЫЙ ГЕНЕРАТОР ИМПУЛЬСОВ, содержащий основной эталонный генератор, подключенный выходом к первому входу блока фазирования, к второму .входу которого подключен выход резервного генератора, и к входу блока переключения, выход которого соединен с управляющим входом коммутатора, первый информационный вход которого связан с выходом блока фазирования, а второй информационный вход - с выходом ос новного эталонного генератора, и делитель частоты, подключенный входом к выходу коммутатора, отличаю щийся тем, что, с целью упрощения генератора и уменьшения фазовой ошибки при переключении на резерв, выход блока фазирования соединен со своим третьим входом.
2. Генератор по п.1, отличающийся тем, что блок переключения содержит ключевой усилитель, вход которого является входом блока, выход ключевого усилителя соединен с первым выводом накопительного конденсатора, подключенного вторым выводом к общей шине, и выходной ключевой элемент, выход которого является выходом блока, а вход подключен к первому выводу накопительного конденсатора.
Фиг. 1
1 . 1
SU833640570A 1983-06-06 1983-06-06 Резервированный генератор импульсов SU1192177A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833640570A SU1192177A1 (ru) 1983-06-06 1983-06-06 Резервированный генератор импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833640570A SU1192177A1 (ru) 1983-06-06 1983-06-06 Резервированный генератор импульсов

Publications (1)

Publication Number Publication Date
SU1192177A1 true SU1192177A1 (ru) 1985-11-15

Family

ID=21081161

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833640570A SU1192177A1 (ru) 1983-06-06 1983-06-06 Резервированный генератор импульсов

Country Status (1)

Country Link
SU (1) SU1192177A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2661354C1 (ru) * 2017-08-23 2018-07-16 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Устройство контроля работы генератора

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US.№ 3562661, кл.331-10, опублик. 1971. Авторское свидетельство СССР . 824479, кл. Н 04 N 5/04, 1979. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2661354C1 (ru) * 2017-08-23 2018-07-16 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Устройство контроля работы генератора

Similar Documents

Publication Publication Date Title
US4412342A (en) Clock synchronization system
US4692932A (en) Triplicated clock distribution device for use when each clock signal comprises a synchonization signal
US4005479A (en) Phase locked circuits
EP0558514B1 (en) Precision phase shift system
US5457428A (en) Method and apparatus for the reduction of time interval error in a phase locked loop circuit
US5041798A (en) Time reference with proportional steering
US5881113A (en) Redundancy clock supply module for exchange system
SU1192177A1 (ru) Резервированный генератор импульсов
US4804928A (en) Phase-frequency compare circuit for phase lock loop
JPH02285832A (ja) 直列データ受信器
GB2227136A (en) Frequency tracking system
USRE31551E (en) Digital delay generator
US4242754A (en) Clock recovery system for data receiver
US5459764A (en) Clock synchronization system
SU1619440A1 (ru) Резервированный генератор импульсов
JPS60191535A (ja) 位相ロツクル−プ同期方式
JPH0157539B2 (ru)
SU1674245A1 (ru) Устройство дл синхронизации канала воспроизведени данных
SU1525930A1 (ru) Устройство дл приема относительного биимпульсного сигнала
SU886254A2 (ru) Синтезатор частот
SU1675943A1 (ru) Устройство дл синхронизации и выделени данных
SU1062878A1 (ru) Устройство дискретной автоподстройки фазы тактовых импульсов
JPS6324665Y2 (ru)
SU1332553A1 (ru) Устройство фазовой синхронизации
JP3106571B2 (ja) 冗長系クロック切り戻し方式